CN107507768B - 半导体装置的制造方法、热处理装置以及存储介质 - Google Patents

半导体装置的制造方法、热处理装置以及存储介质 Download PDF

Info

Publication number
CN107507768B
CN107507768B CN201710448108.0A CN201710448108A CN107507768B CN 107507768 B CN107507768 B CN 107507768B CN 201710448108 A CN201710448108 A CN 201710448108A CN 107507768 B CN107507768 B CN 107507768B
Authority
CN
China
Prior art keywords
film
substrate
recess
etching
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710448108.0A
Other languages
English (en)
Other versions
CN107507768A (zh
Inventor
冈田充弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107507768A publication Critical patent/CN107507768A/zh
Application granted granted Critical
Publication of CN107507768B publication Critical patent/CN107507768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Abstract

本发明提供一种半导体装置的制造方法、热处理装置以及存储介质。提供一种当在形成于基板的凹部形成由硅构成的导电路时形成导电性优异的硅膜的技术。在形成于表面的凹部的下层形成单晶硅层，通过各向异性蚀刻使单晶硅层相对于晶圆露出，该晶圆在凹部的底面和侧面自下层侧起依次形成有SiN膜、SiO2膜以及第一Si膜。并且，在通过湿蚀刻去除了第一Si膜的表面的自然氧化膜之后，利用HBr气体去除第一Si膜的表面的杂质和损伤层，之后形成第二Si膜。因此，第二Si膜与SiO2膜紧密接合，且以厚且均匀的膜厚形成。因而，在对晶圆进行加热时，第二Si膜的粒子尺寸变大，从而导电性变得良好。

Description

半导体装置的制造方法、热处理装置以及存储介质
技术领域
本发明涉及一种在形成于基板的表面的凹部内形成由硅构成的导电路的技术。
背景技术
近年来，为了支承半导体器件的立体化，对于半导体制造工艺也要求各种研究。例如，作为形成3D NAND的沟道的工序，存在如下工序：在高纵横比的凹部内形成用于形成导电路的硅(例如多晶硅)膜，并对该硅膜进行干蚀刻。作为具体例，是如下一种工序：在氧化硅层形成凹部，在凹部的底部形成单晶硅层，在用硅膜将凹部内覆盖之后，通过干蚀刻的各向异性蚀刻将底部的硅膜去除来使单晶硅层露出。
在干蚀刻之后需要将干蚀刻时的残渣去除，但是例如在专利文献1、2所示的湿蚀刻中，当纵横比高且凹部的截面微小时，难以在深度方向上保持高均匀性地对凹部内的硅膜进行蚀刻来去除蚀刻残渣。因此，在残留有蚀刻残渣的状态下在硅膜的表面进一步层叠相同的硅(例如多晶硅)膜来形成与单晶硅层电连接的硅膜，但为了使硅膜的导电性良好而需要进行退火来使硅的粒径增大。
硅膜的膜厚越大则粒径越大，但当在附着有蚀刻残渣等杂质的硅膜的表面进一步形成硅膜时，膜厚减小与存在杂质的部分相应的量，作为结果，导致粒径的增大受到抑制。
专利文献3中记载了使用氯(Cl2)气体的硅的干蚀刻工艺。然而，在形成于晶圆的凹部的内表面的蚀刻中使用了Cl2气体的情况下，凹部的开口附近的蚀刻量变大，导致被削成V字形而难以在深度方向上保持高均匀性。并且，存在如下问题：当被作为蚀刻气体使用的氯附着于壁面时，在蚀刻之后进一步形成了硅膜时，硅被蚀刻，导致成膜速度降低或成膜后的表面粗糙度劣化。
专利文献1：日本特许第5813495号公报
专利文献2：日本特开2008-166513号公报
专利文献3：日本特许第5514162号公报
发明内容
发明要解决的问题
本发明是在这种情形之下完成的，目的在于提供一种当在形成于基板的凹部形成由硅构成的导电路时形成导电性优异的硅膜的技术。
用于解决问题的方案
本发明的半导体装置的制造方法用于在基板上形成半导体装置，所述半导体装置的制造方法的特征在于，包括以下工序：将对在基板上的凹部内形成的硅膜的一部分进行了干蚀刻后的该基板搬入到处理容器内；蚀刻工序，接着一边对所述基板进行加热一边向真空环境的处理容器内供给从溴化氢气体和碘化氢气体中选择的蚀刻气体，来将残留于所述凹部内的侧壁的硅膜的一部分或全部去除；成膜工序，接下来在所述凹部内形成硅膜；以及加热工序，之后对基板进行加热，以使所述硅膜的粒径增大。
关于本发明的热处理装置，在设置于所述热处理装置中的用于形成真空环境的处理容器内的载置部载置半导体装置制造用的基板，所述热处理装置对处理容器内进行真空排气并且一边对基板进行加热一边供给处理气体来对基板进行热处理，所述热处理装置的特征在于：具备控制部，所述控制部输出控制信号，以执行以下步骤：将对在基板上的凹部内形成的硅膜的一部分进行了干蚀刻后的该基板搬入到所述处理容器内；蚀刻步骤，接着一边对所述基板进行加热一边向真空环境的处理容器内供给从溴化氢气体和碘化氢气体中选择的蚀刻气体，来将残留于所述凹部内的侧壁的硅膜的表面部的蚀刻残渣或该硅膜去除；成膜步骤，接下来在所述凹部内形成硅膜；以及加热步骤，之后对基板进行加热，以使所述硅膜的粒径增大。
本发明的存储介质存储有热处理装置中使用的计算机程序，其中，在设置于所述热处理装置中的用于形成真空环境的处理容器内的载置部载置半导体装置制造用的基板，所述热处理装置对处理容器内进行真空排气并且一边对基板进行加热一边供给处理气体来对基板进行热处理，所述存储介质的特征在于，所述计算机程序嵌入有步骤群，以执行上述的半导体装置的制造方法。
发明的效果
本发明形成为，利用从溴化氢气体和碘化氢气体中选择的蚀刻气体将通过对在基板上的凹部内形成的硅膜的一部分进行干蚀刻而残留于凹部内的侧壁且表面附着有蚀刻残渣的硅膜的一部分或全部去除。因此，沿深度方向以高均匀性去除表面附着有杂质的硅膜，因此能够在接下来的成膜工序中在凹部的内表面以厚的膜厚形成硅膜。因而，在对基板进行加热来对硅膜进行了退火时，硅膜的粒子的尺寸变大，从而导电性变得良好。
附图说明
图1是示出第一实施方式所涉及的晶圆的表面附近的截面图。
图2是示出各向异性蚀刻后的晶圆的表面附近的说明图。
图3是示意性地示出去除凹部内的自然氧化膜的说明图。
图4是示意性地示出去除第一Si膜的说明图。
图5是示出去除了第一Si膜后的晶圆的表面附近的截面图。
图6是示出形成第二Si膜后的晶圆的表面附近的截面图。
图7是示出退火处理后的晶圆的表面附近的截面图。
图8是示出纵型热处理装置的截面图。
图9是示出第二实施方式所涉及的纵型热处理装置的截面图。
图10是示出凹部的深度方向上的蚀刻量的特性图。
图11是示出利用HBr气体蚀刻的蚀刻速度的特性图。
图12是示出Si膜的膜厚与粒子尺寸之间的关系的特性图。
附图标记说明
1：纵型热处理装置；2：反应容器；3：内管；4：外管；9：盖体；10：晶圆舟；11：舟升降机；13：升温用加热器；90：控制部；100：SiO2层；101：单晶硅层；102：SiN膜；103：SiO2膜；104：第一Si膜；107：残渣；110：凹部；111：第二Si膜。
具体实施方式
[第一实施方式]
对第一实施方式所涉及的半导体装置的制造方法所使用的半导体装置制造用的基板即晶圆W的表面构造的一例进行说明。图1示出半导体装置的制造工序的中途阶段的晶圆W的表面构造。关于该表面构造，在氧化硅层(SiO2层)100形成凹部110，单晶硅层101位于凹部110的下方。在凹部110的内周面自下层侧起依次形成氮化硅膜(SiN膜)102、氧化硅膜(SiO2膜)103以及多晶硅的第一硅(Si)膜104。
并且，例如通过CMP(Chemical Mechanical Polishing：化学机械研磨)对晶圆W的表面进行研磨，来去除表面的SiN膜102、SiO2膜103以及第一Si膜104，从而SiO2层100露出。图1示出研磨后的晶圆W的表面构造。此外，在晶圆W中的没有形成凹部110的区域嵌入有SiN层105。关于氮化硅膜，理论上用Si3N4表示，但在本申请说明书中略记为“SiN膜”。这样形成的凹部110(被第一Si膜104包围的部分)的纵横比(深度/线宽)例如为50～150。
上述的晶圆W被搬送到干蚀刻装置。在干蚀刻装置中，如图2所示那样形成于凹部110的底部的第一Si膜104、SiO2膜103以及SiN膜102在真空环境下依次被处理气体的等离子体蚀刻，从而形成于凹部110的下方的单晶硅层101露出。一系列的蚀刻是以各向异性蚀刻的方式进行的，因此形成于凹部110的侧壁的第一Si膜104没有被去除而残留。另外，在凹部110的侧面(第一Si膜104的表面)附着有在蚀刻时产生的残渣107，另外，在凹部110的底面(单晶硅层101的露出面)由于在蚀刻处理后与大气环境接触而形成自然氧化膜。因此，在晶圆W被搬入到后述的纵型热处理装置的规定时间内，晶圆W被搬入到例如进行公知的湿蚀刻的液处理装置。
被搬入到液处理装置的晶圆W如图3所示那样被供给例如稀氟酸液(HF)，由此凹部110的内表面形成的自然氧化膜、特别是成为导电路的电阻的单晶硅层101的表面的自然氧化膜被HF蚀刻而被去除。作为蚀刻处理的方法，能够列举一边使旋转卡盘吸附着晶圆W进行旋转一边从上方的喷嘴向晶圆W供给蚀刻液的方法、或者将多个晶圆W成批地浸渍于贮存有HF的蚀刻槽中的方法等。
之后，将晶圆W搬送到例如后述的纵型热处理装置，进行第一Si膜104的蚀刻、第二Si膜的形成及加热退火各工艺，但关于各工艺的详细的条件，在纵型热处理装置的动作说明的部分详细叙述。首先，如图4所示那样对晶圆W供给HBr气体并且例如以550℃进行加热。如后述的验证试验1所示，利用HBr对形成于凹部110的侧壁的第一Si膜104沿凹部110的深度方向以高均匀性进行蚀刻。因而，附着于凹部110的侧壁的蚀刻残渣107、接近表面的蚀刻时的损伤层(由于暴露于蚀刻气体成分中而变得粗糙的层)沿凹部110的深度方向以高均匀性被去除。另外，如后述的验证试验2所示，HBr气体能够以相对于SiO2和SiN而言极高的选择性对Si进行蚀刻。因此，第一Si膜104的下层的SiO2膜103或SiN膜102实质上不被蚀刻。由此，如图5所示，在凹部110中成为第一Si膜104被去除的状态。
之后，在真空环境下，例如以450℃以上的工艺温度形成多晶硅的第二Si膜111。在凹部110的侧面，SiO2膜103露出，在凹部110的底面，单晶硅层101露出。如图6所示，以与SiO2膜103和单晶硅层101紧密接合的方式形成第二Si膜111。
并且，将晶圆W加热至例如450℃～950℃，如图7所示那样使第二Si膜111内的Si的粒径增大。图7中的用附图标记112表示的部分表示处于加热后粒径增大的状态的第二Si膜。这样，在凹部110内构成由多晶硅(第二Si膜112)构成的、例如NAND电路的沟道(导电路)。此外，之后，晶圆W例如被搬送到CMP装置，晶圆W的表面的Si膜被去除，从而SiO2层100露出。
本发明的实施方式所涉及的半导体装置的制造方法由包括例如已经叙述的液处理装置以及纵型热处理装置的半导体制造系统进行，该纵型热处理装置进行第一Si膜104的蚀刻、第二Si膜111的形成以及第二Si膜111的退火化。在此，对纵型热处理装置和使用了该装置的工艺的例子进行叙述。如图8所示，纵型热处理装置1具备石英制的反应容器2，该反应容器2构成为沿垂直方向延伸的有顶的圆筒形。反应容器2具备圆筒状的内管3以及有顶的圆筒形的外管4，该外管4以覆盖内管3的方式设置，并且以与内管3之间隔着间隙的方式配置。另外，反应容器2的周围被隔热体12包围，在隔热体12的内表面遍及整周地设置有用于对晶圆W进行加热的升温用加热器13。
在外管4的下方设置有与外管4气密地连接的不锈钢制的筒状的歧管5，歧管5的下端形成有凸缘7。另外，在歧管5的内侧形成有环状的支承部6，与已经叙述的内管3的下端连接。被凸缘7包围的区域被开口为基板搬入搬出口8，利用石英制的圆形的盖体9而被气密地封闭。作为基板保持部的晶圆舟10以沿垂直方向(纵向)延伸的方式被支承于盖体9的中央部，该晶圆舟10构成为将晶圆W以在垂直方向上隔开间隔的方式载置的架状。
盖体9以通过舟升降机11而升降自如的方式构成，当使舟升降机11下降时，盖体9远离凸缘7，从而基板搬入搬出口8被打开并且晶圆舟10下降至收纳晶圆W的高度位置。而且，在将晶圆W收纳到晶圆舟10之后，通过使舟升降机11上升，晶圆舟10上升至图8所示的反应容器2内的高度位置，并且盖体9与凸缘7接触，从而基板搬入搬出口8被气密地堵住。
在歧管5的靠支承部6的上方侧的侧面形成有排气口15，排气口15经由排气管17而与真空排气部19相连接。此外，设置于排气管17上的18是阀。
另外，歧管5的靠支承部6的下方侧的侧面与蚀刻气体供给管20的一端、三根成膜气体供给管21～23的一端以及吹扫气体供给管33的一端相连接。蚀刻气体供给管20的另一端侧与作为蚀刻气体的HBr气体供给源24相连接，成膜气体供给管21的另一端侧与二丙基氨基硅烷(DIPAS)气体供给源25相连接，成膜气体供给管22的另一端侧与乙硅烷(Si2H6)气体供给源26相连接，成膜气体供给管23的另一端侧与甲硅烷(SiH4)气体供给源27相连接。另外，吹扫气体供给管33的另一端侧与作为吹扫气体的氮(N2)气体供给源34相连接。此外，图8中的29～32和36是流量调整部，V1～V5是阀。
另外，对纵型热处理装置1设置有例如由计算机构成的控制部90。该控制部90具备由程序、存储器、CPU构成的数据处理部等，程序中嵌入有命令(各步骤)，以从控制部90向纵型热处理装置1的各部发送控制信号来使纵型热处理装置1进行执行例如蚀刻处理、成膜处理的各步骤。该程序被保存在计算机存储介质、例如软盘、光盘、硬盘、MO(光磁盘)等存储部中来被安装到控制部90。
对上述的纵型热处理装置1的作用进行说明。例如通过湿蚀刻去除了自然氧化膜后的晶圆W例如在被湿蚀刻之后在预先设定的时间内被载置于晶圆舟10，并被搬入到反应容器2内。接着，将晶圆W加热至250℃～750℃、例如550℃，并且将反应容器2内的压力设定为0.1Torr～400Torr、例如20Torr(2666Pa)，以50sccm～5000sccm、例如500sccm的流量供给HBr气体。HBr气体从支承部6的下方在内管3的内侧上升而被供给到晶圆W，经由内管3与外管4之间的间隙而从排气口15排出。其结果，晶圆W上的第一Si膜104被蚀刻而被去除。
接着，停止供给HBr气体并且供给非活性气体例如氮气，来将反应容器2内置换为非活性气体例如氮气。另外，将晶圆W的温度设定为380℃并且将反应容器2内的压力设定为1Torr(133Pa)。之后，停止供给N2气体，以200sccm的流量向反应容器2内供给氨基硅烷系气体例如DIPAS气体。由此，在晶圆W的表面形成作为Si的核的晶种层。
接着，停止供给DIPAS气体，以350sccm的流量向反应容器2内供给Si2H6气体。由此，形成于晶圆W的表面的晶种层成长，第二Si膜111例如成长为
Figure BDA0001321738400000071
的膜厚。接着，停止供给Si2H6气体，在将晶圆W的温度设定为470℃、将反应容器2内的压力设定为0.45Torr(60Pa)之后，以1500sccm的流量供给SiH4气体。由此，在形成于晶圆W的表面的第二Si膜111进一步层叠Si，从而第二Si膜111的膜厚例如成长至
Figure BDA0001321738400000081
然后，停止供给SiH4气体，使N2气体流过反应容器2内，停止Si膜的形成，并且以450℃～950℃、例如550℃对晶圆W进行加热。由此，在第二Si膜112中，Si的粒径增大。
根据上述的实施方式，针对图2所示的膜构造，利用HBr气体对多晶硅的第一Si膜104进行了蚀刻，因此即使是纵横比高的凹部110，也能够沿深度方向以高均匀性进行蚀刻。而且，如已经叙述的那样，HBr气体能够以相对于SiO2和SiN而言极高的选择性对Si进行蚀刻。因此，能够抑制对第一Si膜104的下层的SiO2膜103或SiN膜102的蚀刻(实质上不被蚀刻)。
另外，如后述的验证试验3所示，由于第二Si膜111的膜厚变厚而具有Si的结晶的尺寸变大的倾向。在上述的实施方式中，不存在蚀刻残渣等杂质层，因此第二Si膜111的膜厚增加相应的厚度，在对晶圆W进行了加热时，在加热后的结晶化的第二Si膜112中，Si的结晶的尺寸变大。因此能够得到高的导电性。
并且，如验证试验4所示，在利用HBr气体去除了第一Si膜104之后，在形成了第二Si膜111时第二Si膜111的成膜速度不会变慢，第二Si膜111的表面粗糙度也不会变差。
另外，能够在同一纵型热处理装置1中进行将第一Si膜104的表面的残渣107和损伤层去除的工序、形成第二Si膜111的工序以及对晶圆W进行加热来使第二Si膜112结晶化的工序。因此，能够抑制搬送晶圆W时的有机物的附着、自然氧化膜的生成。
[第二实施方式]
另外，作为第二实施方式所涉及的半导体装置的制造方法，也可以通过干蚀刻将第一Si膜104的表面的自然氧化膜去除，也可以进一步在纵型热处理装置1内进行干蚀刻。例如图9所示那样构成为向纵型热处理装置1供给HF气体和NH3气体。此外，图9中将图8所示的纵型热处理装置1进行了略记，HF气体和NH3气体例如被供给到图8所示的歧管5中的支承部6的下方侧。
在第二实施方式中，将图2所示的各向异性蚀刻后的晶圆W搬入到图9所示的纵型热处理装置1。然后，向反应容器2内供给HF气体和NH3气体。由此，HF和NH3吸附于晶圆W中的凹部110内的自然氧化膜的表面。这些气体与自然氧化膜(SiO2)发生反应而生成(NH4)2SiF6(氟硅酸铵)，因此通过对晶圆W进行加热使该(NH4)2SiF6升华，自然氧化膜被去除(即，相当于进行化学氧化膜去除(COR)处理)。之后，通过供给HBr气体来对第一Si膜104的损伤层进行蚀刻并且在之后进行第二Si膜111的形成即可。在第二实施方式中，在去除了自然氧化膜之后，不将晶圆W从装置中取出就能够继续通过供给HBr气体来对第一Si膜104的损伤层进行蚀刻并且在之后进行第二Si膜111的形成。因此，能够抑制在装置之间搬送晶圆W时的有机物的附着、自然氧化膜的生成。
并且，能够使用包含含有氮、氢、氟的化合物的处理气体例如氟化铵(NH4F)气体来对Si的自然氧化膜进行蚀刻，在该情况下，该气体也与Si的自然氧化膜发生反应而生成(NH4)2SiF6。因而，也可以在对Si的自然氧化膜进行蚀刻时供给氟化铵(NH4F)(或NH4FHF)气体。此外，处理气体也可以是NH3气体、HF气体以及NH4F气体(或NH4FHF)的混合气体。
并且，关于通过供给HBr进行的第一Si膜104的去除，也可以构成为，只将第一Si膜104中的附着有蚀刻残渣107且包含由于各向异性蚀刻而受到了损伤的损伤层的表层部分去除，使第一Si膜104的一部分留下。另外，在将第一Si膜104中的损伤层和包含杂质的层去除时，使用碘化氢(HI)气体来代替HBr气体也能够期待同样的效果。
[验证试验1]
为了验证本发明的效果，对使用HBr气体对在形成于晶圆W的SiO2层100的凹部110内形成的第一Si膜104进行了蚀刻时的凹部110的深度方向上的蚀刻量的均匀性进行了调查。利用了如图10的(a)所示那样在晶圆W形成深度为1500nm、宽度为40nm的大小的凹部110并且在表面形成了第一Si膜104的晶圆W。
使用第一实施方式所示的纵型热处理装置1，使用HBr气体对晶圆W进行蚀刻，并在高度位置P1～P5这五个地点测定了蚀刻量。P1表示晶圆W的表面，P2～P4分别表示凹部110的侧壁上的、在凹部110的深度方向上距晶圆W的表面的高度为300nm、600nm、900nm以及1200nm的高度位置。
图10的(b)示出该结果，示出将在各晶圆W测定出的各高度位置P1～P5处的蚀刻量按P1～P5进行平均所得到的值。根据该结果，晶圆W的表面的P1处的蚀刻量为
Figure BDA0001321738400000101
当将P1处的蚀刻量设为100时，凹部110的内部的P2～P4处的蚀刻量为95.3～110.9。
如根据该结果可知的那样，可以说通过使用HBr气体对形成于凹部110的侧壁的第一Si膜104进行蚀刻，能够沿凹部110的深度方向均匀地进行蚀刻。
[验证试验2]
另外，为了验证本发明的效果，对利用HBr气体对Si膜、SiO2膜及SiN膜进行蚀刻的选择比进行了调查。首先，在检查用晶圆的表面分别形成Si膜、SiO2膜以及SiN膜，使用第一实施方式所示的纵型热处理装置1以550℃进行加热并供给HBr气体来进行了蚀刻。另外，以530℃对形成了Si膜的检查用晶圆进行加热并供给HBr气体来进行了蚀刻。
图11示出该结果，示出与检查用晶圆的加热温度相对应的Si膜、SiO2膜及SiN膜的蚀刻速度
Figure BDA0001321738400000102
在以550℃对检查用晶圆进行加热来进行了蚀刻的情况下，Si膜被蚀刻，但SiO2膜和SiN膜几乎没有被蚀刻(实质上没有被蚀刻)。另外，在以550℃对检查用晶圆进行了加热的情况下，Si膜也大幅度地被蚀刻。
根据该结果，可以说在对晶圆W进行加热并供给了HBr气体时能够以相对于SiO2膜和SiN膜而言高的选择比对Si层进行蚀刻。
[验证试验3]
并且，对在检查用晶圆形成Si膜并进行加热来使Si结晶化时的Si膜的膜厚与结晶的大小之间的关系进行了调查。利用第一实施方式所示的纵型热处理装置1，以550℃对形成为
Figure BDA0001321738400000103
的检查用晶圆和形成为
Figure BDA0001321738400000104
的检查用晶圆分别进行加热，并对各结晶尺寸进行了调查。图12示出该结果，是示出所形成的Si膜的膜厚与Si的结晶的大小之间的关系的特性图。如图12所示，可知Si的结晶的尺寸随着Si膜的膜厚变厚而变大。
[验证试验4]
根据干蚀刻气体的种类不同而存在如下情况：由于在蚀刻后残留于晶圆W的气体的成分而在蚀刻后形成的膜观察到表面的粗糙度等的劣化。因此，当在检查用的晶圆形成第一次的Si膜之后，利用HBr气体对所有的Si膜进行蚀刻，之后进行第二次的Si层的形成，对表面粗糙度和所形成的Si膜的膜厚进行了调查。
关于第一次的Si层的形成，使用第一实施方式所示的纵型热处理装置1，将5.0nm设定为目标膜厚来进行了成膜。接着，在相同的纵型热处理装置1内，在供给HBr气体来将Si层全部去除之后，在相同的纵型热处理装置1内，将3.5nm设定为目标膜厚来形成了Si膜。
在第一次的Si膜的成膜中，Si膜形成为5.1nm，表面粗糙度Ra为0.167。而且，对第一次的Si膜进行了蚀刻后的表面粗糙度Ra为0.198，在第二次的Si膜的成膜中，Si膜形成为3.62nm，表面粗糙度Ra为0.141。
根据该结果，在利用HBr进行蚀刻并再次形成了Si膜时，表面粗糙度Ra没有降低。另外，Si层的膜厚也大致以目标膜厚形成，在利用HBr对Si膜进行了蚀刻后，成膜效率也没有降低。

Claims (10)

1.一种半导体装置的制造方法，在基板上形成半导体装置，所述半导体装置的制造方法的特征在于，包括以下工序：
将对在基板上的凹部内形成的硅膜的一部分进行了干蚀刻后的该基板搬入到处理容器内；
蚀刻工序，接着一边对所述基板进行加热一边向真空环境的处理容器内供给从溴化氢气体和碘化氢气体中选择的蚀刻气体，来将残留于所述凹部内的侧壁的硅膜的一部分或全部去除；
成膜工序，接下来在所述凹部内形成硅膜；以及
加热工序，之后对基板进行加热，以使硅膜的粒径增大。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
向所述处理容器内搬入的基板的氧化硅膜的一部分露出。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
向所述处理容器内搬入的基板的氮化硅膜的一部分露出。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在向所述处理容器搬入的基板的凹部的底面，单晶硅露出，该单晶硅与在所述成膜工序中形成的所述硅膜一起形成导电路。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在同一处理容器内依次进行所述蚀刻工序、成膜工序以及加热工序。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述蚀刻工序之前进行以下工序：在同一所述处理容器内进行化学氧化膜去除处理，来去除所述硅膜的表面的自然氧化膜。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述蚀刻工序的工艺温度被设定为250℃～750℃。
8.一种热处理装置，在设置于所述热处理装置中的用于形成真空环境的处理容器内的载置部载置半导体装置制造用的基板，所述热处理装置对处理容器内进行真空排气并且一边对基板进行加热一边供给处理气体来对基板进行热处理，所述热处理装置的特征在于：
具备控制部，所述控制部输出控制信号，以执行以下步骤：将对在基板上的凹部内形成的硅膜的一部分进行了干蚀刻后的该基板搬入到所述处理容器内；蚀刻步骤，接着一边对所述基板进行加热一边向真空环境的处理容器内供给从溴化氢气体和碘化氢气体中选择的蚀刻气体，来将残留于所述凹部内的侧壁的硅膜的表面部的蚀刻残渣或该硅膜去除；成膜步骤，接下来在所述凹部内形成硅膜；以及加热步骤，之后对基板进行加热，以使硅膜的粒径增大。
9.根据权利要求8所述的热处理装置，其特征在于，
所述控制部在执行将所述基板搬入到所述处理容器内的步骤之后，在所述蚀刻步骤之前还执行进行化学氧化膜去除来去除所述硅膜的表面的自然氧化膜的步骤。
10.一种存储介质，存储有热处理装置中使用的计算机程序，其中，在设置于所述热处理装置中的用于形成真空环境的处理容器内的载置部载置半导体装置制造用的基板，所述热处理装置对处理容器内进行真空排气并且一边对基板进行加热一边供给处理气体来对基板进行热处理，所述存储介质的特征在于，
所述计算机程序嵌入有步骤群，以执行根据权利要求1至7中的任一项所述的半导体装置的制造方法。
CN201710448108.0A 2016-06-14 2017-06-14 半导体装置的制造方法、热处理装置以及存储介质 Active CN107507768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-118196 2016-06-14
JP2016118196A JP6623943B2 (ja) 2016-06-14 2016-06-14 半導体装置の製造方法、熱処理装置及び記憶媒体。

Publications (2)

Publication Number Publication Date
CN107507768A CN107507768A (zh) 2017-12-22
CN107507768B true CN107507768B (zh) 2021-11-23

Family

ID=60573027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710448108.0A Active CN107507768B (zh) 2016-06-14 2017-06-14 半导体装置的制造方法、热处理装置以及存储介质

Country Status (5)

Country Link
US (1) US9997365B2 (zh)
JP (1) JP6623943B2 (zh)
KR (1) KR102138961B1 (zh)
CN (1) CN107507768B (zh)
TW (1) TWI675416B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
CN112041688B (zh) * 2018-04-24 2022-05-24 株式会社电装 半导体装置的制造方法
WO2020082358A1 (en) * 2018-10-26 2020-04-30 Yangtze Memory Technologies Co., Ltd. Structure of 3d nand memory device and method of forming the same
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN112582255A (zh) 2019-09-27 2021-03-30 香港科技大学 使用应力控制制造厚电介质膜的方法
CN112542466A (zh) * 2020-12-09 2021-03-23 长江存储科技有限责任公司 三维存储器制造方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295837A (ja) * 2008-06-06 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
CN102254807A (zh) * 2010-05-20 2011-11-23 东京毅力科创株式会社 硅膜的形成方法及其形成装置
CN102569201A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 制造具有掩埋位线的半导体器件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514162B2 (zh) 1972-09-04 1980-04-14
US3979334A (en) 1975-04-16 1976-09-07 Universal Oil Products Company Manufacture of spheroidal alumina particles
JP5105866B2 (ja) 2006-12-28 2012-12-26 東京エレクトロン株式会社 キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
KR101683072B1 (ko) * 2010-09-13 2016-12-21 삼성전자 주식회사 반도체 소자의 형성 방법
JP5813495B2 (ja) 2011-04-15 2015-11-17 東京エレクトロン株式会社 液処理方法、液処理装置および記憶媒体
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
KR102003526B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP6239365B2 (ja) * 2013-12-11 2017-11-29 東京エレクトロン株式会社 シリコン層をエッチングする方法
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295837A (ja) * 2008-06-06 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
CN102254807A (zh) * 2010-05-20 2011-11-23 东京毅力科创株式会社 硅膜的形成方法及其形成装置
CN102569201A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 制造具有掩埋位线的半导体器件的方法

Also Published As

Publication number Publication date
KR102138961B1 (ko) 2020-07-28
JP2017224684A (ja) 2017-12-21
TWI675416B (zh) 2019-10-21
US9997365B2 (en) 2018-06-12
JP6623943B2 (ja) 2019-12-25
US20170358458A1 (en) 2017-12-14
CN107507768A (zh) 2017-12-22
KR20170141135A (ko) 2017-12-22
TW201810418A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN107507768B (zh) 半导体装置的制造方法、热处理装置以及存储介质
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
KR102441239B1 (ko) 에칭 방법
KR20170018817A (ko) 기판 처리 시스템 및 기판 처리 방법
TWI710669B (zh) 半導體裝置之製造方法及半導體製造裝置
US11390944B2 (en) Film-forming device and method for cleaning same
JP7142611B2 (ja) 処理装置
US20150037975A1 (en) Method and apparatus for forming silicon film
US20160126337A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
WO2020189288A1 (ja) 成膜方法および成膜装置
TWI756425B (zh) 蝕刻方法
JP5807511B2 (ja) 成膜装置及びその運用方法
US9824919B2 (en) Recess filling method and processing apparatus
TW202017666A (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI836499B (zh) 用於磊晶生長的整合濕式清潔
KR101022567B1 (ko) 에피택셜 웨이퍼 제조 방법
TW202314802A (zh) 用於磊晶生長的整合濕式清潔
US20190259599A1 (en) Film forming method and substrate processing apparatus
US9093274B2 (en) Method of manufacturing semiconductor device using inert, material, and oxidation-reduction gases
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2001068421A (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant