JP2001068421A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法

Info

Publication number
JP2001068421A
JP2001068421A JP24436599A JP24436599A JP2001068421A JP 2001068421 A JP2001068421 A JP 2001068421A JP 24436599 A JP24436599 A JP 24436599A JP 24436599 A JP24436599 A JP 24436599A JP 2001068421 A JP2001068421 A JP 2001068421A
Authority
JP
Japan
Prior art keywords
wafer
gas
film
inner tube
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24436599A
Other languages
English (en)
Inventor
Takuya Futase
卓也 二瀬
Tsutomu Udo
勉 有働
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP24436599A priority Critical patent/JP2001068421A/ja
Publication of JP2001068421A publication Critical patent/JP2001068421A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 特殊なウェハ支持治具を用いることなくウェ
ハ面内の膜厚均一性を向上する。 【解決手段】 z軸方向のガス流速v(r)を、ガス流
量の増加、またはウェハ3と内管2との間隔a−bの減
少により増加する。v(r)は、r方向に速度勾配を有
し、ベルヌーイの定理からr方向に圧力差を生じる。こ
の圧力差により反応ガスはr方向に移動し、r方向に−
dC/drの濃度勾配を生じる。これゆえウェハ3の周
辺部に付着し堆積しようとする反応ガスはr方向に移動
され、周辺部のガス濃度が低下し、ウェハ周辺部分の堆
積膜厚が減少して膜厚均一性を向上する。ガス流量はz
方向の圧力差ΔPが1Pa/mol以上好ましくは4P
a/mol以上となるようにする。また、間隔a−bを
40mm以下好ましくは20mm以下となるようにす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造装置お
よびそれを用いた半導体装置の製造技術に関し、特に、
付着性の高いガスを原料ガスに用いた場合の化学気相成
長法(CVD法)による被膜形成の膜厚均一性の向上に
適用して有効な技術に関するものである。
【0002】
【従来の技術】LSI(Large Scaled Integration cir
cuits )の製造工程で用いられる薄膜形成装置につい
て、たとえば1983年7月25日、株式会社工業調査
会発行、「最新LSIプロセス技術」、p227〜p2
29に記載されているように、各種のCVD(Chemical
Vapor Deposition )装置が知られている。
【0003】また、たとえば特公平7−27870号公
報には、縦型CVD装置の膜厚均一化に関する技術が記
載されている。同公報に記載の技術は、反応管の内部に
複数の支柱を有する治具を内装し、該支柱に、ウェハ支
持用突起とオリエンテーションフラットに合わせた直線
部とを有する耐熱性リング状治具を多数固定し、前記突
起で基板ウェハの裏面が当接するように支持し、基板ウ
ェハの成長面(表面)が隣接するリング状治具に間隔付
けて面するようにし、加熱しつつ反応ガスを導入してウ
ェハ上に被膜を気相成長させるものである。このような
技術によれば、従来ウェハの周辺部が厚く形成され、膜
厚均一性が害されていたのに対し、基板ウェハをリング
状治具に間隔付けて面するようにすることによりウェハ
エッジ部(周辺部)の膜成長が抑制されてウェハ上に均
一な膜が形成できる。
【0004】
【発明が解決しようとする課題】しかし、前記公報記載
の技術においては、以下の問題があることを本発明者ら
は認識した。
【0005】すなわち、ジシラン(Si2 6 )ガスを
用いてアモルファスシリコン膜を堆積するような場合、
ジシランガスのように反応性の高いガス、すなわち基板
への付着確率の高いガスを用いると、ガスはウェハ周辺
部に多く付着し堆積する。このため、ウェハ周辺部の膜
厚が厚くなり、ウェハ面内の膜厚均一性が良くないとい
う問題がある。このような問題を解決する手段として前
記した公報記載の技術であるリング状治具を用いる手段
がある。
【0006】しかし、前記のようなリング状治具(リン
グボート)を用いれば、複数枚設置するウェハの間隔
(ウェハピッチ)が大きくなり、1バッチあたりの処理
枚数が少なくなる。また、ウェハを支持する治具の形状
が複雑となりメンテナンス等の管理が難しくなるという
問題がある。
【0007】さらに、ウェハピッチを最適化してウェハ
面内の膜厚均一性を向上する手法が考え得るが、本発明
者らの検討によれば、図15に示すように、ジシランガ
スによるアモルファスシリコン膜の成膜においてはウェ
ハピッチを3倍程度変化させても有意な膜厚均一性の向
上結果が得られないという知見を得ている。
【0008】本発明の目的は、特殊なウェハ支持治具を
用いることなくウェハ面内の膜厚均一性を向上する手法
を提供することにある。
【0009】また、本本発明の他の目的は、ウェハピッ
チを小さくして1バッチあたりの処理枚数、すなわちウ
ェハのスループットを向上することにある。
【0010】さらに、本発明の目的は、ウェハピッチに
よらずウェハ面内の膜厚均一性を向上することにある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0013】本発明の半導体製造装置は、上下方向に離
間して複数枚のウェハがその主面を上面として支持され
る支持部材と、支持部材がその内部に配置される円筒状
の内管と、支持部材および内管がその内部に配置される
反応室と、ウェハが加熱される加熱手段とを有する縦型
の半導体製造装置であって、内管の内部においてウェハ
の主面に垂直な方向にガスを流し、ウェハの中心から周
辺に向かう方向に圧力勾配または濃度勾配を有するよう
にしたものである。
【0014】このような半導体製造装置によれば、ウェ
ハの中心部から周辺部に向かうガスの排気(圧力勾配に
よるガスの流れ)が生じ、周辺部への膜堆積を抑制し、
ウェハ周辺部の膜厚を薄くできる。この結果ウェハ内の
膜厚均一性を向上できる。
【0015】なお、本発明者らの検討によれば、このよ
うな圧力勾配は、縦型CVD装置の反応室内の内管と基
板との間の寸法の最適化および反応室内を流れるガス流
の流速を増加させることにより実現できる。ガス流速
は、キャリアガス(たとえば窒素ガス)の導入と排気速
度の向上により増加できる。すなわち、このような半導
体製造装置を用いれば、ウェハの設置間隔によらず、ま
た、特殊なウェハ支持用治具を用いることなくウェハ面
内の膜厚均一性を向上できる。
【0016】このような手段により圧力勾配を生じさせ
た場合、所定の(たとえば5%以内の)膜厚均一性を得
るためには、本発明者らの検討によれば、ウェハに垂直
な方向のガス流による支持部材の上下端間の圧力差は1
Pa/mol以上、より好ましくは4Pa/mol以上にするのが良
い。また、本発明者らの検討によれば、ウェハ半径と内
管の内半径との差は40mm以下、より好ましくは20mm
以下にするのが良い。
【0017】また、本発明の半導体装置の製造方法は、
上記した半導体製造装置を用いる製造方法である。すな
わち、内管を反応室内に有する縦型化学気相成長装置を
用い、内管内に上下方向に離間して複数枚のウェハを配
置し、ウェハの主面に対して垂直方向にガスを流し、ウ
ェハの中心から周辺に向かう方向に低くなる圧力勾配ま
たは濃度勾配が生じるような雰囲気で成膜するものであ
る。この場合、ガスにはキャリアガスとしてたとえば窒
素ガスを含むことができる。また、ウェハに垂直な方向
のガス流による支持部材上下端間の圧力差は1Pa/mol以
上、より好ましくは4Pa/mol以上にするのが良く、ウェ
ハ半径と内管の内半径との差は40mm以下、より好まし
くは20mm以下にするのが良い。
【0018】また、被膜は、ジシランガスを原料ガスに
含む非晶質シリコン膜、または、シランおよび酸化二窒
素を原料ガスに含むシリコン酸化膜、または、シランガ
スを原料ガスに含む非晶質又は多結晶シリコン膜、の何
れかの被膜とすることができる。本発明は、ジシランガ
ス等反応性の高い(付着確率の高い)ガスを用いた被膜
形成に適用して、特に効果が大きい。
【0019】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0020】(実施の形態1)図1は、本発明の一実施
の形態である半導体製造装置の一例を示す概念図であ
る。なお、図1では、ウェハおよびウェハボートが下降
している状態すなわちウェハのロード/アンロード時の
状態を示している。
【0021】本実施の形態1の半導体製造装置は、たと
えば石英ガラスからなる反応管1を有し、反応管1で囲
まれた反応室内に内管2を有している。内管2の内部に
は複数の半導体ウェハ3を支持するウェハボート(支持
部材)4が設置される。ウェハボート4はウェハボート
支持台5に支持され、半導体ウェハ3はその主面すなわ
ち素子形成面を上面として水平に保持される。反応管1
の外側には加熱手段であるヒータ6が設置されている。
【0022】反応管1には、圧力調整用バルブ(APC
バルブ)7を介してモレキュラードラッグポンプ(MD
P)8およびドライポンプ(DP)9が接続され、反応
管1内を減圧雰囲気に排気できるようにしている。ドラ
イポンプ9の排気側はスクラバーに接続され、希釈用窒
素(N2 )が導入されて排気処理される。また反応管1
にはガスポート10が接続され、ガスポート10を介し
て原料ガスが導入される。導入された原料ガスの圧力は
イオンゲージ11で測定され、圧力調整用バルブ7で自
動的に調整される。
【0023】反応管1の下部にはウェハ移載機12が設
置され、カセット棚13に載置されたカセット内のウェ
ハ3をウェハボート4に移載する。カセット棚13には
カセット移載機14を用いてカセットを移載する。
【0024】同図の矢印で示すようにウェハボート支持
台5はウェハボート4とともに上昇し、反応管1の底部
を密閉して反応室を形成し、反応管1内(反応室内)を
減圧に排気できるようになる。
【0025】図2(a)は、反応管1内にウェハボート
4を配置した状態すなわちウェハボート支持台5が上昇
した状態を示す断面概念図である。ウェハボート4には
ウェハ3が載置されている。反応管1の底部はウェハボ
ート支持台5のフランジ部分で密閉され、反応空間が形
成される。反応空間にはガスポート10を介して反応ガ
スが供給される。なお、反応ガスに希釈ガスたとえば窒
素等の不活性ガスを含めることができるのは勿論であ
る。
【0026】ガスポート10から供給された反応ガス
は、図示するように、内管2の内側すなわちウェハ3が
載置されたウェハボート4の存在する領域を上昇し、ウ
ェハボート4の上部に達した反応ガスは内管2と反応管
1との間を下降して排気される。このガスの流れは、同
図において矢印で示している。内管2内の反応ガスは、
ウェハ3の存在により流れが阻害されるため、主にウェ
ハ3と内管2との間を流れることになる。このようなウ
ェハ3と内管2との間のガス流によりこのガスの流れ方
向(上下方向)に垂直なガス流(水平方向すなわちウェ
ハ3の主面に平行な方向のガス流)を発生させることが
できる。このような水平方向のガス流により被膜の膜厚
均一性を改善できる点に本発明の技術思想があるが、こ
の点は後に詳述する。
【0027】図2(b)は、内管2の内部に設置された
ウェハ3とウェハボート4の一部を示した斜視図であ
る。同図ではウェハボート4の上部を示している。ウェ
ハボート4は天板4aと支柱4bとを有し、図ではその
下部に配置される底板を省略している。天板4a、支柱
4bおよび底板はたとえば石英ガラスからなる。
【0028】図2(c)は、ウェハボート4の支柱4b
の一部を拡大して示した斜視図である。支柱4bにはウ
ェハ3を支持する突起部4cを有する。図示するよう
に、突起部4cの形状は単純であり、ウェハ3に形成さ
れる被膜の膜厚均一性を向上させるための特殊な形状加
工を施していない。すなわち、本実施の形態の半導体製
造装置では、リング状の保持治具を有するような特殊治
具を用いることなく、ごく一般的なウェハ保持用のウェ
ハボート4を用いている。このように構造の単純なウェ
ハボート4を用いることにより半導体製造装置のメンテ
ナンス等管理を容易にすることができる。また、特殊治
具を用いないことによりウェハ3を上下方向に密に配
置、つまり上下方向のウェハ設置ピッチを最小限に狭く
することができる。すなわち、リング形状等の特殊治具
を用いると、その特殊形状に起因してウェハの配置間隔
(ピッチ)を広くせざるを得ないが、本実施の形態の場
合にはそのような制約がない。このため、被膜形成が可
能な限度においてウェハ3を密につまりピッチを狭く配
置することができ、1バッチあたりのウェハ処理枚数を
向上して処理のスループットが向上できる。
【0029】このような単純なウェハボート4を用いて
ウェハ3上に被膜を形成する場合、従来と同様の成膜方
法を用いれば、ウェハ3の周辺部分の被膜が中心部に比
較して厚く形成され膜厚均一性が阻害される問題が存在
することは前記した通りである。よって、本実施の形態
では、以下に説明するような膜厚均一性を向上する成膜
方法を用いる。
【0030】図3は、内管2内にウェハ3が配置された
様子を単純化して示した斜視図である。以下の説明にお
いてウェハボート4の形状は単純なため考察の対象から
除外する。よって同図ではウェハボート4を省略して示
している。
【0031】図示するように、反応管1内の中心軸zか
らの距離をrとして座標をとれば、z軸方向のガス流速
vはrの関数として与えられる。なお、lnは自然対数
を示す演算子である。
【0032】
【数1】
【0033】ここで、aは内管2の内半径、bはウェハ
3の半径、ηは反応管を流れるガスの粘性率、lはウェ
ハボート4のz軸方向の長さである。また、ΔPはz方
向に生じる圧力差であり、ポアズイユの法則より次式で
与えられる。
【0034】
【数2】
【0035】ここで、mは流入ガスの流量であり単位は
mol/sで与えられる。また、I0 は内管2とウェハ
3の寸法で決まる関数であり、次式で与えられる。
【0036】
【数3】
【0037】このように、z軸方向のガス流速v(r)
は、rが大きいほど、すなわちウェハ3の外周から離れ
るほど大きくなる。つまり、r方向に速度勾配を生じ
る。このような速度勾配の発生は、ベルヌーイの定理か
らr方向に圧力差を生じる。よって、この圧力差により
反応ガスはr方向に移動し、図示するように、r方向に
−dC/drの濃度勾配を生じる(ここでCは反応ガス
濃度である)。これゆえウェハ3の周辺部に付着し堆積
しようとする反応ガスはr方向に移動され、周辺部のガ
ス濃度が低下し、ウェハ周辺部分の堆積膜厚が減少して
膜厚均一性を向上できる。すなわち、膜厚均一性の向上
は、内管2とウェハ3の寸法を調整することにより、あ
るいは、流速vを大きくすることにより、積極的に濃度
勾配(−dC/dr)を発生させ、ウェハ3周辺部の反
応ガスをr方向に排出させることにより実現できる。
【0038】z軸方向のガス流速v(r)を大きくすれ
ば、より大きく−dC/drの濃度勾配を生じさせるこ
とができる。つまり数1より、v(r)はΔPに比例す
るから、ウェハ周辺部の堆積抑制は、ΔPを大きくする
ことにより実現できる。ΔPは、数2および数3より、
内管2の内半径aとウェハ3の半径bとの差(a−b)
を小さくすることにより実現できる。すなわち、ΔPを
大きくすることにより、あるいは、a−bを小さくする
ことにより、被膜の膜厚均一性を改善できる。なお、Δ
Pは、ガス流量m、粘性率η、ウェハボート長lにも比
例するから、ガス流量を大きくし、高い粘性率のガスを
用い、あるいはウェハボート長を長くすることによって
も、膜厚均一性を改善することができる。
【0039】図4は、前記知見に基づき、従来通りのウ
ェハボート4(特殊な治具ではない)および内管2を用
いた場合に、ガス流量を増加させたときの被膜膜厚の実
験結果(ラインA)を示すグラフである。ここではジシ
ランガス(Si2 6 )を用いたアモルファスシリコン
膜を被膜として用いている。堆積したウェハ内の膜厚均
一性を表すために、横軸にウェハ内の膜厚測定位置を、
縦軸に相対膜厚を示している。また、比較のために特殊
治具(たとえばリング状治具)を用いた場合のデータ
(ラインB)と特殊治具を用いず従来の被膜形成条件
(流量が本実施の形態より少ない)の場合のデータ(ラ
インC)とを併記している。特殊治具を用いない従来の
場合(ラインC)では、膜厚均一性は10%以上と悪い
のに比較して、本実施の形態の場合(ラインA)は、特
殊治具を用いないにもかかわらず、均一性は4%以下と
良好である。また本実施の形態の場合(ラインA)は特
殊治具を用いる場合(ラインB)と比較しても遜色のな
い膜厚均一性を有する。このように膜厚均一性が改善さ
れるのは、前記したとおり、ガス流量を増加させΔPを
増加させたことにより、ウェハ3の主面と平行な方向
(水平方向)のガス拡散を促進してウェハ3周辺部の被
膜堆積を抑制できたためと推察できる。
【0040】図5は、ΔPを変化させたときの膜厚均一
性の実験結果を示すグラフである。実験は、原料ガスに
ジシランを用い、ジシラン流量を30sccm、圧力を
15Paの条件で行っている。ΔPを変化させるには、
原料ガスにキャリアガスとして窒素を添加し、ガス流量
を増加させてΔPを大きくしている。図示するように、
ΔPの増加とともに均一性が向上(数値は低下)してい
る。ガス流量の条件を除く他の条件を従来技術と同様に
した場合、前記図4からもわかるように均一性は10%
以上と悪い。この従来技術の条件では、本発明者の検討
によればΔPは0.5Pa/mol程度である。よっ
て、図5から明らかにΔP=1Pa/mol程度で膜厚
均一性は4%程度が確保でき、十分な効果を有している
ことがわかる。膜厚均一性をさらに低下するにはΔPを
4Pa/mol以上にすればよい。すなわち、ΔPの範
囲は1Pa/mol以上、好ましくは4Pa/mol以
上になるようにすればよい。なお、本明細書において膜
厚均一性は、測定膜厚の最大値をdmax、最小値をd
minとした場合に、均一性=(dmax−dmin)
/(dmax+dmin)×100〔%〕として定義す
る。図中、白丸で示したデータは特殊治具を用いた場合
の均一性データである。ΔPを大きくすれば、特殊治具
を用いた場合と遜色のない均一性が確保できることがわ
かる。
【0041】図6は、内管2の内半径aとウェハ3の半
径bの差a−bを変化させたときの膜厚均一性の実験結
果(ラインD)を示すグラフである。また、同図にはa
−bを変化させたときΔPの変化を併記している。同図
から明らかなとおり、a−bの値が小さくなるに従いΔ
Pが増加し、膜厚均一性が向上する(数値は低下す
る)。同図から、均一性の改善が見られ始めるのはa−
bの値が40mmより小さくなる領域からであり、a−
bの値が40mm以下で均一性改善の効果が得られるこ
とがわかる。さらに、膜厚均一性が5%以下になるのは
a−bの値が20mm程度の領域である。すなわち、a
−bの値つまりウェハ3の半径と内管2の内半径との差
は40mm以下、好ましくは20mm以下にするのがよ
い。
【0042】表1は、本発明者が検討した各種パラメー
タを変化させたときのΔPの値をまとめた数値表であ
る。
【0043】
【表1】
【0044】同表には、ウェハ3として12インチウェ
ハを用いた場合、または8インチウェハを用いた場合の
パラメータを示している。
【0045】第1の例を表1の第2カラムに示す。ウェ
ハ3として12インチウェハを用い、内管2の内半径a
を165mmとする。ウェハ半径bは152mmである
から内管とウェハの間隔a−bは12.6mmである。
すなわち、本例ではa−bの値を従来例より小さくして
いる。ウェハボート4の長さlを884mmとし、ガス
流入量を従来同様に0.0804mol/sとすると、
前記数2および数3を用いてΔPは7.52となる。前
記図6のデータより十分に改善された膜厚均一性を得る
ことができる。
【0046】第2の例を表1の第3カラムに示す。ウェ
ハ3として8インチウェハを用い、内管2の内半径aを
112mmとする。ウェハ半径bは102mmであるか
ら内管とウェハの間隔a−bは10.4mmである。す
なわち、本例ではa−bの値を従来例より小さくしてい
る。ウェハボート4の長さlを650mmとし、ガス流
入量を従来同様に0.0804mol/sとすると、前
記数2および数3を用いてΔPは14.6となる。前記
図6のデータより十分に改善された膜厚均一性を得るこ
とができる。
【0047】第3の例を表1の第4カラムに示す。ウェ
ハ3として8インチウェハを用い、内管2の内半径aを
従来同様に130mmとする。ウェハ半径bは102m
mであるから内管とウェハの間隔a−bは28.4mm
である。ウェハボート4の長さlは650mmである。
本例ではガス流入量を従来より多い0.884mol/
sとする。前記数2および数3を用いてΔPは7.28
となる。前記図5のデータより十分に改善された膜厚均
一性を得ることができる。
【0048】比較例として表1の第4カラムに従来技術
のパラメータ示す。ウェハ3として8インチウェハ、内
管2の内半径aは130mm、ウェハ半径bは102m
m、ウェハボート4の長さlは650mmである。内管
とウェハの間隔a−bは28.4mmであり、ガス流入
量は0.0804mol/sであるから、ΔPは0.6
62となる。このような低いΔPでは、図4のラインC
に示したように膜厚均一性は良くない。
【0049】本実施の形態によれば、ガス流量mを増加
させることにより、あるいは、ウェハ3と内管2との間
隔a−bを小さくすることにより、ウェハ3主面に垂直
な方向(z方向)のガス流速vを増加し、このガス流速
の増加に基づくr方向の圧力勾配あるいはガス濃度勾配
を発生させて、ウェハ3周辺の被膜堆積を抑制すること
が可能となる。これにより、従来においてウェハ周辺部
分の膜厚が厚く形成されていた状況を改善してウェハ上
の膜厚均一性を向上できる。このような膜厚向上手段で
は、ウェハボートに特殊治具を用いる必要はなく、メン
テナンスの容易な一般的なウェハボート4を用いること
が可能である。この結果、メンテナンス等の装置管理を
容易にすることができる。また、特殊治具を用いる必要
がないので、ウェハ3の配置間隔(ウェハピッチ)に制
約がなく、被膜形成が可能な限りにおいてウェハピッチ
を小さくできる。この結果、ウェハの処理スループット
を向上できる。
【0050】なお、本実施の形態において、ΔPを増加
させる手段としてガス流量mの増加、あるいはウェハ3
と内管2との間隔a−bの低下を例示したが、ウェハボ
ート4の長さlの増加、あるいは、粘性率ηの高いガス
を用いてΔPを増加させても良い。
【0051】(実施の形態2)図7〜図9を用いて、本
発明の一実施の形態である半導体装置の製造方法を説明
する。図7〜図9は、実施の形態2の製造方法を工程順
に示す要部断面図である。
【0052】図7に示すように、たとえばp型で比抵抗
が10Ωcm程度の単結晶シリコンからなる半導体基板2
1を用意し、たとえば850℃程度でウェット酸化して
形成した膜厚10nm程度の薄いシリコン酸化膜22およ
びたとえばCVD(ChemicalVapor Deposition )法で
形成した膜厚140nm程度のシリコン窒化膜23を半導
体基板21上に堆積する。ここでは単結晶シリコンの半
導体基板を例示するが、表面に単結晶シリコン層を有す
るSOI(Silicon On Insulator)基板、あるいは、表
面に多結晶シリコン膜を有するガラス、セラミックス等
の誘電体基板であってもよい。
【0053】次に、フォトレジスト膜24をマスクにし
て、シリコン窒化膜23およびシリコン酸化膜22をド
ライエッチングすることにより素子分離溝25を形成す
る。素子分離溝25の深さは300〜400nm程度とす
る。
【0054】次に、前記フォトレジスト膜24を除去し
た後、図8に示すように、前記のエッチングによって素
子分離溝25の内壁に生じたダメージ層を除去するため
に、たとえば850〜900℃程度のウェット酸化によ
る薄い(膜厚10nm程度の)シリコン酸化膜26を素子
分離溝25の内壁に形成し、さらに、素子分離溝25を
埋め込むシリコン酸化膜27を堆積する。
【0055】このシリコン酸化膜27の堆積には、実施
の形態1で説明した半導体製造装置および被膜形成方法
を用いる。すなわち、実施の形態1の装置を用い、ウェ
ハ(半導体基板21)をロードした後、真空排気を行
う。次に、原料ガスとしてシラン(SiH4 )ガスおよ
び一酸化二窒素(N2 O)を各々50sccmおよび1
750sccmの流量で導入する。ガス圧力はたとえば
90Paに調整する。基板温度はたとえば800℃とす
る。このような条件でシリコン酸化膜27を成膜でき
る。ΔPが4Pa/mol以上、あるいは、a−bが20mm
以下となる条件を満足して、シリコン酸化膜27の膜厚
均一性が5%以下にできることはいうまでもない。
【0056】次に、図9に示すように、CMP(Chemic
al Mechanical Polishing )法を用いてシリコン酸化膜
27を研磨し、素子分離溝25の内部に素子分離用の絶
縁膜28を形成する。このようにして半導体基板21の
表面に浅溝素子分離構造を形成できる。この後、任意の
半導体素子、たとえばMISFET等を形成して、DR
AM、SRAM、ロジックLSI、システムLSI等を
形成できる。
【0057】本実施の形態によれば、シリコン酸化膜2
7を膜厚均一性良く形成できるので、シリコン酸化膜2
7の膜厚を必要最低限に抑制することが可能となる。こ
のため、CMP法による研磨工程の工程負荷を低減でき
る。
【0058】(実施の形態3)図10〜図14を用い
て、本発明の一実施の形態であるDRAMの製造方法を
説明する。図10〜図14は、実施の形態3の製造方法
を工程順に示す要部断面図である。なお、同図では、D
RAMキャパシタの部分のみを説明し、選択MISFE
T、ビット線、プラグ、層間絶縁膜、周辺回路、配線等
の説明は省略する。
【0059】半導体基板上にメモリセルの選択MISF
ET、周辺回路のMISFET等を形成した後、DRA
Mのビット線および第1層配線を形成し、これらビット
線、第1層配線を覆う絶縁膜31,32,33を図10
に示すように形成する。絶縁膜31は、たとえばSOG
膜を、絶縁膜32,33には、例えばO3 とTEOSと
をソースガスに用いたプラズマCVD法によるシリコン
酸化膜を例示できる。その後、絶縁膜31,32,33
にフォトリソグラフィおよびドライエッチング技術を用
いてスルーホール34を形成し、スルーホール34内に
たとえば多結晶シリコン膜からなるプラグ35を形成す
る。プラグ35は、絶縁膜33の上層にn型不純物、例
えばPを導入した多結晶シリコン膜をCVD法で堆積し
た後、この多結晶シリコン膜をエッチバックしてスルー
ホール34に残すことにより形成する。
【0060】次に、絶縁膜33の上層に膜厚100nm
程度の窒化シリコン膜36をCVD法で堆積した後、レ
ジストパターンをマスクにしたドライエッチングで周辺
回路の窒化シリコン膜36を除去する。メモリアレイに
残った窒化シリコン膜36は、後述する情報蓄積用容量
素子の下部電極42を形成する工程で下部電極42の間
のシリコン酸化膜をエッチングする際のエッチングスト
ッパとして利用される。
【0061】次に、図10に示すように、窒化シリコン
膜36の上層に膜厚1.3μm程度のシリコン酸化膜3
7を堆積し、レジストパターンをマスクにしたドライエ
ッチングでシリコン酸化膜37および窒化シリコン膜3
6を順次除去することにより、スルーホール34の上部
に溝38を形成する。シリコン酸化膜37は、例えばO
3 とTEOSとをソースガスに用いたプラズマCVD法
で堆積する。なお、溝38内にはDRAMキャパシタの
下部電極が形成される。
【0062】次に、図11に示すように、シリコン酸化
膜37の上層にn型不純物、例えばPを導入した膜厚5
0nm程度の多結晶シリコン膜39をCVD法で堆積
し、続いて多結晶シリコン膜39の上層に非晶質シリコ
ン膜40を堆積する。この多結晶シリコン膜39および
非晶質シリコン膜40は、情報蓄積用容量素子の下部電
極材料として使用される。多結晶シリコン膜39の厚さ
は、例えば50nmであり、非晶質シリコン膜40の厚
さは、例えば20nmである。なお、多結晶シリコン膜
39は必須ではない。この場合、非晶質シリコン膜40
の厚さは、例えば70nmである。
【0063】この非晶質シリコン膜40の堆積には、実
施の形態1で説明した半導体製造装置および被膜形成方
法を用いる。すなわち、実施の形態1の装置を用い、ウ
ェハをロードした後、真空排気を行ない、窒素等不活性
ガスで反応室内(反応管1内)を置換する。基板(ウェ
ハ)導入後、プレヒートとしてたとえば45分間、51
0℃の温度に維持する。次に、原料ガスとしてジシラン
(Si2 6 )ガスをキャリアガスとして窒素(N2
を各々30sccmおよび500sccmの流量で導入
する。ガス圧力はたとえば15Paに調整する。膜堆積
中の基板温度は510℃に維持する。このような条件で
非晶質シリコン膜40を成膜できる。ΔPが4Pa/mol以
上、あるいは、a−bが20mm以下となる条件を満足
して、非晶質シリコン膜40の膜厚均一性が5%以下に
できることはいうまでもない。
【0064】次に、図12に示すように、非晶質シリコ
ン膜40の上層にSOG膜49をスピン塗布した後、S
OG膜49をエッチバックする。
【0065】さらに、図13に示すように、シリコン酸
化膜37の上面に堆積された非晶質シリコン膜40およ
び多結晶シリコン膜39をエッチバックすることによ
り、溝38,38aの内壁面(底面部分および側壁部
分)に非晶質シリコン膜40および多結晶シリコン膜3
9を残す。
【0066】次に、周辺回路のシリコン酸化膜37を覆
うレジストパターンをマスクにして溝38の内部のSO
G膜49および溝38の隙間のシリコン酸化膜37をウ
ェットエッチングで除去する。このとき、溝38の隙間
の下には窒化シリコン膜36が残っているので、窒化シ
リコン膜36の下の絶縁膜33がエッチングされること
はない。
【0067】次に、図14に示すように、多結晶シリコ
ン膜39および非晶質シリコン膜40の各表面をHF系
の溶液を使って洗浄した後、CVD装置を用いて1Pa
以下の真空中でSiH4 ガスを約150秒程度照射し
て、多結晶シリコン膜39の表面および非晶質シリコン
膜40の表面にシリコンの結晶核(図示せず)を形成す
る。次いで、10-5Pa以下の真空中で、例えば620
℃程度の温度で約150秒程度熱処理して、非晶質シリ
コン膜40の表面のシリコンの結晶核を成長させて、直
径約50nm程度のシリコン粒41を形成し、多結晶シ
リコン膜39、非晶質シリコン膜40およびシリコン粒
41からなる情報蓄積用容量素子の下部電極42を形成
する。
【0068】なお、下部電極42を構成する多結晶シリ
コン膜39、非晶質シリコン膜40およびシリコン粒4
1の酸化を防止するために、半導体基板をアンモニア雰
囲気中、800℃程度で熱処理して多結晶シリコン膜3
9および非晶質シリコン膜40の表面を窒化してもよ
い。
【0069】この後、下部電極42の上層に膜厚20n
m程度の酸化タンタル膜を堆積し、その後酸化タンタル
膜の酸素欠陥を回復する酸化熱処理を行ってキャパシタ
絶縁膜を形成し、さらに、窒化チタン膜等からなる上部
電極(プレート電極)を形成できる。さらに、層間絶縁
膜の形成および第2層配線、さらに上層の配線を形成で
きるが、詳細な説明は省略する。
【0070】本実施の形態によれば、実施の形態1で説
明した半導体製造装置および半導体装置の製造方法を用
いて、非晶質シリコン膜40を膜厚均一性良く形成でき
る。この結果、シリコン粒41の粒径を均一にし、信頼
性の高い下部電極42を形成できる。
【0071】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0072】たとえば、実施の形態1においては、ΔP
を増加させる方法として、ガス流量mの増加、間隔a−
bの減少、長さlおよび粘性率ηの増加を例示している
が、これらの手段を各々組み合わせてもよい。
【0073】また、実施の形態2では、素子分離領域の
形成に用いられるシリコン酸化膜に本発明を適用した場
合を説明しているが、素子分離領域形成のためのシリコ
ン酸化膜には限られず、その他の部位に用いられるシリ
コン酸化膜にも適用できる。たとえば、フラッシュメモ
リの浮遊ゲートと制御ゲートとを絶縁する絶縁膜(シリ
コン酸化膜とシリコン窒化膜との積層膜)を構成するシ
リコン酸化膜にも適用できる。この場合、絶縁膜の膜厚
が均一の形成されるため、制御ゲートと浮遊ゲート間の
カップリングのばらつきを低減し、フラッシュメモリの
制御信頼性を向上できる。
【0074】また、実施の形態3では、非晶質シリコン
膜に本発明を適用した場合を説明したが、その他の被
膜、たとえばシリコン窒化膜等にも本発明を適用でき
る。
【0075】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【0076】すなわち、特殊なウェハ支持治具を用いる
ことなくウェハ面内の膜厚均一性を向上できる。
【0077】また、ウェハピッチを小さくして1バッチ
あたりの処理枚数、すなわちウェハのスループットを向
上することができる。
【0078】さらに、ウェハピッチによらずウェハ面内
の膜厚均一性を向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体製造装置の
一例を示す概念図である。
【図2】(a)は、反応管内にウェハボートを配置した
状態を示す断面概念図、(b)は、内管内部に設置され
たウェハとウェハボートの一部を示した斜視図、(c)
は、ウェハボートの支柱の一部を拡大して示した斜視図
である。
【図3】内管内にウェハが配置された様子を単純化して
示した斜視図である。
【図4】ガス流量を増加させたときの膜厚均一性の実験
結果を示すグラフである。
【図5】ΔPを変化させたときの膜厚均一性の実験結果
を示すグラフである。
【図6】内管半径aとウェハ半径bの差a−bを変化さ
せたときの膜厚均一性の実験結果を示すグラフである。
【図7】本発明の一実施の形態(実施の形態2)である
半導体装置の製造方法を工程順に示す要部断面図であ
る。
【図8】実施の形態2の製造方法を工程順に示す要部断
面図である。
【図9】実施の形態2の製造方法を工程順に示す要部断
面図である。
【図10】本発明の一実施の形態(実施の形態3)であ
るDRAMの製造方法を工程順に示す要部断面図であ
る。
【図11】実施の形態3の製造方法を工程順に示す要部
断面図である。
【図12】実施の形態3の製造方法を工程順に示す要部
断面図である。
【図13】実施の形態3の製造方法を工程順に示す要部
断面図である。
【図14】実施の形態3の製造方法を工程順に示す要部
断面図である。
【図15】ウェハピッチを変化させたときの膜厚均一性
の実験結果を示すグラフである。
【符号の説明】
1 反応管 2 内管 3 ウェハ 4 ウェハボート 4a 天板 4b 支柱 4c 突起部 5 ウェハボート支持台 6 ヒータ 7 圧力調整用バルブ 8 モレキュラードラッグポンプ 9 ドライポンプ 10 ガスポート 11 イオンゲージ 12 ウェハ移載機 13 カセット棚 14 カセット移載機 21 半導体基板 22 シリコン酸化膜 23 シリコン窒化膜 24 フォトレジスト膜 25 素子分離溝 26 シリコン酸化膜 27 シリコン酸化膜 28 絶縁膜 31〜33 絶縁膜 34 スルーホール 35 プラグ 36 窒化シリコン膜 37 酸化シリコン膜 38 溝 39 多結晶シリコン膜 40 非晶質シリコン膜 41 シリコン粒 42 下部電極 49 SOG膜 a 内管の内半径 b ウェハ半径 l ウェハボート長 m ガス流量 v ガス流速 z 中心軸 ΔP 圧力差 η 粘性率
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有働 勉 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 Fターム(参考) 4K030 AA07 BA29 BA44 BB03 BB05 CA12 EA03 EA11 GA13 KA04 KA22 5F045 AA06 AB03 AB04 AB32 AC01 AC15 BB02 BB08 DP19 DQ05 EB02 EC02 EE12 EE20 EK06 EM08 GB06

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 上下方向に離間して複数枚のウェハがそ
    の主面を上面として支持される支持部材と、前記支持部
    材がその内部に配置される円筒状の内管と、前記支持部
    材および内管がその内部に配置される反応室と、前記ウ
    ェハが加熱される加熱手段とを有する縦型の半導体製造
    装置であって、 前記内管の内部において前記ウェハの主面に垂直な方向
    にガスを流し、前記ウェハの中心から周辺に向かう方向
    に圧力勾配または濃度勾配を有するようにしたことを特
    徴とする半導体製造装置。
  2. 【請求項2】 請求項1記載の半導体製造装置であっ
    て、 前記ウェハに垂直な方向のガス流による前記支持部材の
    上下端間の圧力差は1Pa/mol以上であることを特徴とす
    る半導体製造装置。
  3. 【請求項3】 請求項2記載の半導体製造装置であっ
    て、 前記圧力差は4Pa/mol以上であることを特徴とする半導
    体製造装置。
  4. 【請求項4】 請求項1記載の半導体製造装置であっ
    て、 前記ウェハの半径と前記内管の内半径との差は40mm以
    下であることを特徴とする半導体製造装置。
  5. 【請求項5】 請求項4記載の半導体製造装置であっ
    て、 前記ウェハの半径と前記内管の内半径との差は20mm以
    下であることを特徴とする半導体製造装置。
  6. 【請求項6】 ウェハ上に被膜を形成する工程を有する
    半導体装置の製造方法であって、 前記被膜は、内管を反応室内に有する縦型化学気相成長
    装置を用い、前記内管内に上下方向に離間して複数枚の
    ウェハを配置し、前記ウェハの主面に対して垂直方向に
    ガスを流し、前記ウェハの中心から周辺に向かう方向に
    低くなる圧力勾配または濃度勾配が生じるような雰囲気
    で成膜されることを特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項6記載の半導体装置の製造方法で
    あって、 前記ガスには、原料ガスの他にキャリアガスを含むこと
    を特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項6または7記載の半導体装置の製
    造方法であって、 前記ウェハに垂直な方向のガス流による支持部材の上下
    端間の圧力差は1Pa/mol以上である第1の条件、また
    は、前記ウェハの半径と前記内管の内半径との差は40
    mm以下である第2の条件、の何れかの条件を満足するこ
    とを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項6、7または8記載の半導体装置
    の製造方法であって、 前記被膜は、ジシランガスを原料ガスに含む非晶質シリ
    コン膜、または、シランおよび酸化二窒素を原料ガスに
    含むシリコン酸化膜、または、シランガスを原料ガスに
    含む非晶質または多結晶シリコン膜、の何れかの被膜で
    あることを特徴とする半導体装置の製造方法。
JP24436599A 1999-08-31 1999-08-31 半導体製造装置および半導体装置の製造方法 Withdrawn JP2001068421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24436599A JP2001068421A (ja) 1999-08-31 1999-08-31 半導体製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24436599A JP2001068421A (ja) 1999-08-31 1999-08-31 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001068421A true JP2001068421A (ja) 2001-03-16

Family

ID=17117620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24436599A Withdrawn JP2001068421A (ja) 1999-08-31 1999-08-31 半導体製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001068421A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010513A (ja) * 2008-06-30 2010-01-14 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010513A (ja) * 2008-06-30 2010-01-14 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置
TWI476833B (zh) * 2008-06-30 2015-03-11 Hitachi Int Electric Inc 基板處理方法及基板處理裝置

Similar Documents

Publication Publication Date Title
KR910001190B1 (ko) 화학적 기상성장법과 그 장치
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
TWI675416B (zh) 半導體裝置之製造方法、熱處理裝置及記錄媒體
US7524769B2 (en) Method and system for removing an oxide from a substrate
JP4126165B2 (ja) マルチデポジションsacvdリアクタ
JP2685028B2 (ja) 半導体装置の製造方法
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
CN112201568A (zh) 一种用于硅片的外延生长的方法和设备
US10312137B2 (en) Hardmask layer for 3D NAND staircase structure in semiconductor applications
JPH10321556A (ja) 成膜方法
JP2001068421A (ja) 半導体製造装置および半導体装置の製造方法
JPH11260734A (ja) 半導体装置の製造方法
JP2009158504A (ja) 半導体製造装置および半導体装置の製造方法
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法
JPH0765179B2 (ja) 化学的気相成長方法
JPH04177825A (ja) エピタキシャル成長方法及び化学気相成長装置
JPH021124A (ja) 誘電体膜の製造方法
JPS5846645A (ja) 半導体装置の製造方法
JPH06132281A (ja) 酸化シリコン膜の製造方法
JPH08227994A (ja) 半導体装置の製造方法
KR0123234B1 (ko) 반도체 소자의 전하저장전극 형성 방법
JPS62239537A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107