JPH08227994A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08227994A JPH08227994A JP752895A JP752895A JPH08227994A JP H08227994 A JPH08227994 A JP H08227994A JP 752895 A JP752895 A JP 752895A JP 752895 A JP752895 A JP 752895A JP H08227994 A JPH08227994 A JP H08227994A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- single crystal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 選択性に優れた単結晶シリコン膜を高成長速
度で成長させる半導体装置の製造方法、および、良好な
単結晶シリコン膜の選択成長と良好な多結晶シリコン膜
又はアモルファスシリコン膜の選択成長と行える半導体
装置の製造方法を提供する。 【構成】 シリコン基板21上に酸化膜22を形成する酸化
膜形成工程と、酸化膜22に開口部22a を設けてシリコン
基板の一部を露出させる酸化膜開口工程と、露出したシ
リコン基板21上へ単結晶シリコン膜23を形成する単結晶
シリコン膜形成工程とを備えた製造方法において、単結
晶シリコン膜形成工程が、13000Pa 以下の減圧雰囲気下
で、シリコン基板21を500rpm以上で回転させながらシリ
コン堆積層の気相成長を行う工程である。さらに、単結
晶シリコン膜形成工程よりも高圧の雰囲気下で、シリコ
ン基板21を500rpm以下で回転させながら多結晶シリコン
膜またはアモルファスシリコン膜の気相成長を行う。
度で成長させる半導体装置の製造方法、および、良好な
単結晶シリコン膜の選択成長と良好な多結晶シリコン膜
又はアモルファスシリコン膜の選択成長と行える半導体
装置の製造方法を提供する。 【構成】 シリコン基板21上に酸化膜22を形成する酸化
膜形成工程と、酸化膜22に開口部22a を設けてシリコン
基板の一部を露出させる酸化膜開口工程と、露出したシ
リコン基板21上へ単結晶シリコン膜23を形成する単結晶
シリコン膜形成工程とを備えた製造方法において、単結
晶シリコン膜形成工程が、13000Pa 以下の減圧雰囲気下
で、シリコン基板21を500rpm以上で回転させながらシリ
コン堆積層の気相成長を行う工程である。さらに、単結
晶シリコン膜形成工程よりも高圧の雰囲気下で、シリコ
ン基板21を500rpm以下で回転させながら多結晶シリコン
膜またはアモルファスシリコン膜の気相成長を行う。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＭＯＳトランジ
スタ等の半導体装置の製造方法に関する。
スタ等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置として、例えば、
図５（ａ）に示したような構造のものが知られている。
図５（ａ）において、シリコン基板２１の表面にはシリ
コン酸化膜（ＳｉＯ2 ）２２が形成されている。このシ
リコン酸化膜２２には開口が設けられており、シリコン
基板２１の表面２１ａが露出している。また、露出した
表面２１ａ上には、単結晶シリコン膜２３が、一部がシ
リコン酸化膜上に迫り出す形で形成されている。そし
て、この単結晶シリコン膜２３には、両端にソース３０
およびドレイン３１が形成され、さらに、表面にゲート
電極２６が形成されている。
図５（ａ）に示したような構造のものが知られている。
図５（ａ）において、シリコン基板２１の表面にはシリ
コン酸化膜（ＳｉＯ2 ）２２が形成されている。このシ
リコン酸化膜２２には開口が設けられており、シリコン
基板２１の表面２１ａが露出している。また、露出した
表面２１ａ上には、単結晶シリコン膜２３が、一部がシ
リコン酸化膜上に迫り出す形で形成されている。そし
て、この単結晶シリコン膜２３には、両端にソース３０
およびドレイン３１が形成され、さらに、表面にゲート
電極２６が形成されている。
【０００３】このような構成によれば、ゲート長を短く
することなく、ＭＯＳトランジスタのサイズを縮小する
ことができる。
することなく、ＭＯＳトランジスタのサイズを縮小する
ことができる。
【０００４】従来、図５（ａ）に示したようなＭＯＳト
ランジスタにおいては、単結晶シリコン膜２３は、選択
エピタキシャル成長法によって形成されていた。また、
このエピタキシャル成長法においては、例えば第２１回
半導体専門講習会予稿集pp91-113に開示されているよう
に、シラン系反応ガス（ＳｉＨ4 ，ＳｉＨ2 Ｃｌ2 ，Ｓ
ｉＨＣｌ3 ，ＳｉＣｌ4 ）に塩化水素（ＨＣｌ）を加え
た系によって選択成長が行われていた。
ランジスタにおいては、単結晶シリコン膜２３は、選択
エピタキシャル成長法によって形成されていた。また、
このエピタキシャル成長法においては、例えば第２１回
半導体専門講習会予稿集pp91-113に開示されているよう
に、シラン系反応ガス（ＳｉＨ4 ，ＳｉＨ2 Ｃｌ2 ，Ｓ
ｉＨＣｌ3 ，ＳｉＣｌ4 ）に塩化水素（ＨＣｌ）を加え
た系によって選択成長が行われていた。
【０００５】図５（ｂ）は、従来の他の半導体装置の構
造例を示す断面図である。図５（ｂ）において、シリコ
ン基板５１の表面にはシリコン酸化膜（ＳｉＯ2 ）５２
が形成されている。このシリコン酸化膜５２には開口が
設けられており、シリコン基板５１の表面５１ａが露出
している。そして、シリコン酸化膜５２の表面には多結
晶シリコン膜５３，５４が形成され、また、露出した表
面５１ａ上には単結晶シリコン膜５５が形成されてい
る。
造例を示す断面図である。図５（ｂ）において、シリコ
ン基板５１の表面にはシリコン酸化膜（ＳｉＯ2 ）５２
が形成されている。このシリコン酸化膜５２には開口が
設けられており、シリコン基板５１の表面５１ａが露出
している。そして、シリコン酸化膜５２の表面には多結
晶シリコン膜５３，５４が形成され、また、露出した表
面５１ａ上には単結晶シリコン膜５５が形成されてい
る。
【０００６】そして、単結晶シリコン膜５５の表面には
ゲート電極５６が形成されている。さらに、結晶シリコ
ン膜５３，５４上には、それぞれシリコン酸化膜（Ｓｉ
Ｏ2）５７が形成されており、このシリコン酸化膜５７
のコンタクトホールを用いて電極５８，５９が形成され
ている。
ゲート電極５６が形成されている。さらに、結晶シリコ
ン膜５３，５４上には、それぞれシリコン酸化膜（Ｓｉ
Ｏ2）５７が形成されており、このシリコン酸化膜５７
のコンタクトホールを用いて電極５８，５９が形成され
ている。
【０００７】このような構成によれば、多結晶シリコン
膜５３，５４の一方をソースとし、他方をドレインとし
たＭＯＳトランジスタを得ることができる。
膜５３，５４の一方をソースとし、他方をドレインとし
たＭＯＳトランジスタを得ることができる。
【０００８】図５（ｂ）に示したＭＯＳトランジスタに
おいて、多結晶シリコン膜５３，５４および単結晶シリ
コン膜５５は、従来、ＣＶＤ(Chemical Vaper Depositi
on)法や固層成長法等によって、同時に形成されてい
た。例えば、ＣＶＤ法を用いる場合、図６に示したよう
な縦型エピタキシャル成長装置が使用される。図６にお
いて、真空チャンバ６１内にはシリコン基板５１を載置
するためのサセプタ６２が設けられている。このサセプ
タ６２は、回転軸６３によって１０ｒｐｍ程度の低速で
回転するとともに、この回転軸６３を介して導入された
ガスをチャンバ６１内に供給する。この供給ガスは、排
気口６４から排気される。
おいて、多結晶シリコン膜５３，５４および単結晶シリ
コン膜５５は、従来、ＣＶＤ(Chemical Vaper Depositi
on)法や固層成長法等によって、同時に形成されてい
た。例えば、ＣＶＤ法を用いる場合、図６に示したよう
な縦型エピタキシャル成長装置が使用される。図６にお
いて、真空チャンバ６１内にはシリコン基板５１を載置
するためのサセプタ６２が設けられている。このサセプ
タ６２は、回転軸６３によって１０ｒｐｍ程度の低速で
回転するとともに、この回転軸６３を介して導入された
ガスをチャンバ６１内に供給する。この供給ガスは、排
気口６４から排気される。
【０００９】このような装置に、図７に示したようなシ
リコン酸化膜５２およびその開口部５２ａを形成したシ
リコン基板５１を搬入し、このシリコン基板５１上にシ
リコン膜をエピタキシャル成長させることにより、シリ
コン酸化膜上５２には多結晶シリコン膜５３，５４を、
露出表面５１ａ上には単結晶シリコン膜５５を、それぞ
れ形成することができる。
リコン酸化膜５２およびその開口部５２ａを形成したシ
リコン基板５１を搬入し、このシリコン基板５１上にシ
リコン膜をエピタキシャル成長させることにより、シリ
コン酸化膜上５２には多結晶シリコン膜５３，５４を、
露出表面５１ａ上には単結晶シリコン膜５５を、それぞ
れ形成することができる。
【００１０】
【発明が解決しようとする課題】図５（ａ）に示したよ
うに選択エピタキシャル成長法を用いる場合について、
一般的に良く検討されているＳｉＨ2 Ｃｌ2 ／Ｈ2 ／Ｈ
Ｃｌ系の選択成長を例に採って説明する。このような系
においては、ＨＣｌを添加することにより、シリコン酸
化膜２２上でのシリコン核の発生を抑制している。した
がって、選択性を向上させるためには、ＨＣｌの添加量
を多くする必要がある。また、この選択性は、シリコン
ウエハ２１の面積に対する露出面２１ａの面積の比が小
さくなるにしたがって悪化するので、露出面２１ａの面
積比が小さい場合ほどＨＣｌの添加量を多くしなければ
ならない。
うに選択エピタキシャル成長法を用いる場合について、
一般的に良く検討されているＳｉＨ2 Ｃｌ2 ／Ｈ2 ／Ｈ
Ｃｌ系の選択成長を例に採って説明する。このような系
においては、ＨＣｌを添加することにより、シリコン酸
化膜２２上でのシリコン核の発生を抑制している。した
がって、選択性を向上させるためには、ＨＣｌの添加量
を多くする必要がある。また、この選択性は、シリコン
ウエハ２１の面積に対する露出面２１ａの面積の比が小
さくなるにしたがって悪化するので、露出面２１ａの面
積比が小さい場合ほどＨＣｌの添加量を多くしなければ
ならない。
【００１１】しかしながら、ＨＣｌの添加量を多くする
と、単結晶シリコン膜２３の成長速度が遅くなってしま
うという欠点がある。また、このＨＣｌ添加量の増大に
ともなってファセットが形成されやすくなるという欠点
も生じる。例えば、シリコン基板２１として（１００）
面のものを使用した場合には（３１１）ファセットが発
生するが、このファセットの発生量が多いとゲート配線
の断線などの原因となり、デバイス作製上の問題とな
る。なお、これらの減少のメカニズムについては、Ｓｉ
Ｈ2 Ｃｌ2 の熱分解、あるいは、添加されたＨＣｌとＳ
ｉとの反応により生成されるＳｉＣｌ2 に基づく説明が
なされている。
と、単結晶シリコン膜２３の成長速度が遅くなってしま
うという欠点がある。また、このＨＣｌ添加量の増大に
ともなってファセットが形成されやすくなるという欠点
も生じる。例えば、シリコン基板２１として（１００）
面のものを使用した場合には（３１１）ファセットが発
生するが、このファセットの発生量が多いとゲート配線
の断線などの原因となり、デバイス作製上の問題とな
る。なお、これらの減少のメカニズムについては、Ｓｉ
Ｈ2 Ｃｌ2 の熱分解、あるいは、添加されたＨＣｌとＳ
ｉとの反応により生成されるＳｉＣｌ2 に基づく説明が
なされている。
【００１２】また、図５（ｂ）に示したようにＣＶＤ法
を用いて多結晶シリコン膜５３，５４および単結晶シリ
コン膜５５を同時に形成する場合、多結晶シリコン膜５
３，５４のカバレッジを良好にすることおよび粒形を均
一にすることと単結晶シリコン膜５５の結晶性を良質な
ものにすることとの両立が困難であるという欠点があっ
た。すなわち、高温下（例えば１０００℃）でエピタキ
シャル成長させた場合には、単結晶シリコン膜５５の結
晶性は良質なものとなる。しかし、多結晶シリコン膜５
３，５４は、粒形がばらついて大粒形のものも形成され
てしまい、且つ、図８に示したように、単結晶シリコン
膜５５との界面には成長しない部分選択成長となってし
まう。一方、低温下でエピタキシャル成長させた場合に
は、多結晶シリコン膜５３，５４のカバレッジは良好に
なり、粒形も均一になるが、単結晶シリコン膜５５の結
晶性が悪くなる。
を用いて多結晶シリコン膜５３，５４および単結晶シリ
コン膜５５を同時に形成する場合、多結晶シリコン膜５
３，５４のカバレッジを良好にすることおよび粒形を均
一にすることと単結晶シリコン膜５５の結晶性を良質な
ものにすることとの両立が困難であるという欠点があっ
た。すなわち、高温下（例えば１０００℃）でエピタキ
シャル成長させた場合には、単結晶シリコン膜５５の結
晶性は良質なものとなる。しかし、多結晶シリコン膜５
３，５４は、粒形がばらついて大粒形のものも形成され
てしまい、且つ、図８に示したように、単結晶シリコン
膜５５との界面には成長しない部分選択成長となってし
まう。一方、低温下でエピタキシャル成長させた場合に
は、多結晶シリコン膜５３，５４のカバレッジは良好に
なり、粒形も均一になるが、単結晶シリコン膜５５の結
晶性が悪くなる。
【００１３】ここで、多結晶シリコン膜５３，５４の粒
形が不均一となって大きい粒形のものも形成されてしま
った場合には、ＭＯＳトランジスタの抵抗が大きくなっ
てしまい、信頼性や動作速度が低下する。また、単結晶
シリコン膜５５との界面に多結晶シリコン膜５３，５４
が成長しない場合には、ＭＯＳトランジスタが動作しな
い。一方、単結晶シリコン膜５５の結晶性が悪い場合に
は、リークが発生しやすくなってしまい、ＭＯＳトラン
ジスタのオン／オフを繰り返すうちに故障が生じてしま
う。なお、このような欠点は、アモルファスシリコン膜
と単結晶シリコン膜とを同時に形成する場合にも生じ
る。
形が不均一となって大きい粒形のものも形成されてしま
った場合には、ＭＯＳトランジスタの抵抗が大きくなっ
てしまい、信頼性や動作速度が低下する。また、単結晶
シリコン膜５５との界面に多結晶シリコン膜５３，５４
が成長しない場合には、ＭＯＳトランジスタが動作しな
い。一方、単結晶シリコン膜５５の結晶性が悪い場合に
は、リークが発生しやすくなってしまい、ＭＯＳトラン
ジスタのオン／オフを繰り返すうちに故障が生じてしま
う。なお、このような欠点は、アモルファスシリコン膜
と単結晶シリコン膜とを同時に形成する場合にも生じ
る。
【００１４】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、選択性に優れた単結晶シリコ
ン膜を高成長速度で成長させることができる半導体装置
の製造方法、および、良好な単結晶シリコン膜の選択成
長と良好な多結晶シリコン膜またはアモルファスシリコ
ン膜の選択成長とを同時に行うことができる半導体装置
の製造方法を提供することを目的とする。
みてなされたものであり、選択性に優れた単結晶シリコ
ン膜を高成長速度で成長させることができる半導体装置
の製造方法、および、良好な単結晶シリコン膜の選択成
長と良好な多結晶シリコン膜またはアモルファスシリコ
ン膜の選択成長とを同時に行うことができる半導体装置
の製造方法を提供することを目的とする。
【００１５】
（１）第１の発明に係る半導体装置の製造方法は、シリ
コン基板上に酸化膜を形成する酸化膜形成工程と、前記
酸化膜に開口部を設けて前記シリコン基板の一部を露出
させる酸化膜開口工程と、露出した前記シリコン基板上
へ単結晶シリコン膜を形成する単結晶シリコン膜形成工
程とを備えた半導体装置の製造方法において、単結晶シ
リコン膜形成工程が、１３０００Ｐａ以下の減圧雰囲気
下で、前記シリコン基板を５００ｒｐｍ以上で回転させ
ながら単結晶シリコン膜の気相成長を行う工程であるこ
とを特徴とする。 （２）第２の発明に係る半導体装置の製造方法は、シリ
コン基板上に酸化膜を形成する酸化膜形成工程と、前記
酸化膜に開口部を設けて前記シリコン基板の一部を露出
させる酸化膜開口工程と、露出した前記シリコン基板上
への単結晶シリコン膜の形成と前記酸化膜上への多結晶
シリコン膜またはアモルファスシリコン膜の形成とを同
時に行うシリコン膜形成工程とを備えた半導体装置の製
造方法において、前記シリコン膜形成工程が、１３００
０Ｐａ以下の減圧雰囲気下で、前記シリコン基板を５０
０ｒｐｍ以上で回転させながらシリコンの気相成長を行
う第１の成膜工程と、この第１の成膜工程よりも高圧の
雰囲気下で、前記シリコン基板を５００ｒｐｍ以下で回
転させながらシリコンの気相成長を行う第２の成膜工程
と、を含むことを特徴とする。
コン基板上に酸化膜を形成する酸化膜形成工程と、前記
酸化膜に開口部を設けて前記シリコン基板の一部を露出
させる酸化膜開口工程と、露出した前記シリコン基板上
へ単結晶シリコン膜を形成する単結晶シリコン膜形成工
程とを備えた半導体装置の製造方法において、単結晶シ
リコン膜形成工程が、１３０００Ｐａ以下の減圧雰囲気
下で、前記シリコン基板を５００ｒｐｍ以上で回転させ
ながら単結晶シリコン膜の気相成長を行う工程であるこ
とを特徴とする。 （２）第２の発明に係る半導体装置の製造方法は、シリ
コン基板上に酸化膜を形成する酸化膜形成工程と、前記
酸化膜に開口部を設けて前記シリコン基板の一部を露出
させる酸化膜開口工程と、露出した前記シリコン基板上
への単結晶シリコン膜の形成と前記酸化膜上への多結晶
シリコン膜またはアモルファスシリコン膜の形成とを同
時に行うシリコン膜形成工程とを備えた半導体装置の製
造方法において、前記シリコン膜形成工程が、１３００
０Ｐａ以下の減圧雰囲気下で、前記シリコン基板を５０
０ｒｐｍ以上で回転させながらシリコンの気相成長を行
う第１の成膜工程と、この第１の成膜工程よりも高圧の
雰囲気下で、前記シリコン基板を５００ｒｐｍ以下で回
転させながらシリコンの気相成長を行う第２の成膜工程
と、を含むことを特徴とする。
【００１６】
（１）第１の発明によれば、単結晶シリコン膜形成工程
を１３０００Ｐａ以下且つ５００ｒｐｍ以上で行うこと
としたので、選択性に優れた単結晶シリコン膜を成長さ
せることができ、且つ、成長速度を向上させることがで
きる。 （２）第２の発明によれば、第１の成膜工程によって、
酸化膜開口工程で露出されたシリコン基板表面にのみ、
良質な結晶性を有する単結晶シリコン膜を選択的に成長
させることができ、また、第２の成膜工程によって、酸
化膜形成工程で形成された酸化膜上に多結晶シリコン膜
またはアモルファスシリコン膜を形成することができ
る。
を１３０００Ｐａ以下且つ５００ｒｐｍ以上で行うこと
としたので、選択性に優れた単結晶シリコン膜を成長さ
せることができ、且つ、成長速度を向上させることがで
きる。 （２）第２の発明によれば、第１の成膜工程によって、
酸化膜開口工程で露出されたシリコン基板表面にのみ、
良質な結晶性を有する単結晶シリコン膜を選択的に成長
させることができ、また、第２の成膜工程によって、酸
化膜形成工程で形成された酸化膜上に多結晶シリコン膜
またはアモルファスシリコン膜を形成することができ
る。
【００１７】
【実施例】以下、本発明の実施例について、図５
（ａ），（ｂ）と同様のＭＯＳトランジスタを製造を構
成する場合を例にとって説明する。
（ａ），（ｂ）と同様のＭＯＳトランジスタを製造を構
成する場合を例にとって説明する。
【００１８】（実施例１）まず、実施例１として、第１
の発明（請求項１）を用いて図５（ａ）と同様のＭＯＳ
トランジスタを製造を構成する場合について説明する。
の発明（請求項１）を用いて図５（ａ）と同様のＭＯＳ
トランジスタを製造を構成する場合について説明する。
【００１９】図１は、本実施例で使用するエピタキシャ
ル成長装置（ディスク回転型エピタキシャル成長装置）
の構成を概略的に示す横断面図である。
ル成長装置（ディスク回転型エピタキシャル成長装置）
の構成を概略的に示す横断面図である。
【００２０】図１において、真空チャンバ１１内にはシ
リコンウエハ（シリコン基板）１６を１枚載置するため
のサセプタ１２が設けられている。このサセプタ１２
は、回転軸１３によって、５０ｒｐｍ以上で回転させる
ことができる。また、サセプタ１２の直下には抵抗加熱
ヒータ１８が設けられており、サセプタ１２上のシリコ
ンウエハ１６を加熱する。真空チャンバ１１の上部中央
には、この真空チャンバ１１内にガスを供給するための
吸気口１４が設けられている。この吸気口１４から供給
されたガスは、整流板１７を通過して、真空チャンバ１
１の内部に供給される。そして、真空チャンバ１１の内
部に供給されたガスは、排気口１５から排気される。
リコンウエハ（シリコン基板）１６を１枚載置するため
のサセプタ１２が設けられている。このサセプタ１２
は、回転軸１３によって、５０ｒｐｍ以上で回転させる
ことができる。また、サセプタ１２の直下には抵抗加熱
ヒータ１８が設けられており、サセプタ１２上のシリコ
ンウエハ１６を加熱する。真空チャンバ１１の上部中央
には、この真空チャンバ１１内にガスを供給するための
吸気口１４が設けられている。この吸気口１４から供給
されたガスは、整流板１７を通過して、真空チャンバ１
１の内部に供給される。そして、真空チャンバ１１の内
部に供給されたガスは、排気口１５から排気される。
【００２１】次に、本実施例に係る製造方法を用いてＭ
ＯＳトランジスタを製造する方法について、図２を用い
て説明する。 まず、シリコン基板としての（１００）シリコンウエ
ハ２１を熱酸化することにより、このシリコンウエハ２
１の全面に厚さ５０ｎｍの酸化シリコン膜２２を形成し
た（本発明の「酸化膜形成工程」）。 次に、酸化シリコン膜２２の表面に窒化膜（厚さ１０
０ｎｍ）を堆積させた後、通常のリソグラフィ技術およ
びウエットエッチングを用いて窒化膜の一部を開口し
て、熱酸化により厚さ５００ｎｍの酸化膜を形成するこ
とにより、ＬＯＣＯＳ(Local Oxidation of Silicon)分
離を行った。 そして、ドライエッチングおよびウエットエッチング
を用いてシリコンウエハ２１の表面の一部を露出させる
ことにより、図２（ａ）に示したような酸化シリコン膜
２２の開口部２２ａを形成し、露出面２１ａを得た（本
発明の「酸化膜開口工程」）。 続いて、図１に示したようなエピタキシャル成長装置
にシリコンウエハ２１を搬入し、サセプタ１２に載置し
た。 そして、９００℃、７０００Ｐａの減圧雰囲気化で、
反応ガスとして水素（Ｈ2 ）ガス２０ＳＬＭおよびジク
ロルシラン（ＳｉＨ2 Ｃｌ2 ）ガス０．３ＳＬＭを吸気
口１４から真空チャンバ１１内に供給しつつ、シリコン
ウエハ２１を２０００ｒｐｍで高速回転させた（本発明
の「単結晶シリコン膜形成工程」）。これにより、図２
（ｂ）に示したように、露出面２１ａにのみ、結晶性の
良質な単結晶シリコン膜２３を選択的にエピタキシャル
成長させることができた。 その後、通常の製造技術を用いてソース領域３０、ド
レイン領域３１およびゲート電極２６を形成し、ＭＯＳ
トランジスタの製造を終了した。
ＯＳトランジスタを製造する方法について、図２を用い
て説明する。 まず、シリコン基板としての（１００）シリコンウエ
ハ２１を熱酸化することにより、このシリコンウエハ２
１の全面に厚さ５０ｎｍの酸化シリコン膜２２を形成し
た（本発明の「酸化膜形成工程」）。 次に、酸化シリコン膜２２の表面に窒化膜（厚さ１０
０ｎｍ）を堆積させた後、通常のリソグラフィ技術およ
びウエットエッチングを用いて窒化膜の一部を開口し
て、熱酸化により厚さ５００ｎｍの酸化膜を形成するこ
とにより、ＬＯＣＯＳ(Local Oxidation of Silicon)分
離を行った。 そして、ドライエッチングおよびウエットエッチング
を用いてシリコンウエハ２１の表面の一部を露出させる
ことにより、図２（ａ）に示したような酸化シリコン膜
２２の開口部２２ａを形成し、露出面２１ａを得た（本
発明の「酸化膜開口工程」）。 続いて、図１に示したようなエピタキシャル成長装置
にシリコンウエハ２１を搬入し、サセプタ１２に載置し
た。 そして、９００℃、７０００Ｐａの減圧雰囲気化で、
反応ガスとして水素（Ｈ2 ）ガス２０ＳＬＭおよびジク
ロルシラン（ＳｉＨ2 Ｃｌ2 ）ガス０．３ＳＬＭを吸気
口１４から真空チャンバ１１内に供給しつつ、シリコン
ウエハ２１を２０００ｒｐｍで高速回転させた（本発明
の「単結晶シリコン膜形成工程」）。これにより、図２
（ｂ）に示したように、露出面２１ａにのみ、結晶性の
良質な単結晶シリコン膜２３を選択的にエピタキシャル
成長させることができた。 その後、通常の製造技術を用いてソース領域３０、ド
レイン領域３１およびゲート電極２６を形成し、ＭＯＳ
トランジスタの製造を終了した。
【００２２】上述のように、本実施例では真空チャンバ
１１内にＳｉＨ2 Ｃｌ2 ガスおよびＨ2 ガスを供給する
こととしたが、かかるＳｉＨ2 Ｃｌ2 ／Ｈ2 系では、熱
分解反応として、
１１内にＳｉＨ2 Ｃｌ2 ガスおよびＨ2 ガスを供給する
こととしたが、かかるＳｉＨ2 Ｃｌ2 ／Ｈ2 系では、熱
分解反応として、
【００２３】
【数１】 が考えられる。
【００２４】上記工程では、エピタキシャル成長を減
圧・高速回転下で行っているので、真空チャンバ１１内
に導入された反応ガスは気相中で熱分解せず、シリコン
ウエハ２１の露出面２１ａの直上の境界層に達するまで
ＳｉＨ2 Ｃｌ2 の状態で維持される。
圧・高速回転下で行っているので、真空チャンバ１１内
に導入された反応ガスは気相中で熱分解せず、シリコン
ウエハ２１の露出面２１ａの直上の境界層に達するまで
ＳｉＨ2 Ｃｌ2 の状態で維持される。
【００２５】図９は、本発明者の検討結果を示すもので
あり、シリコンウエハ２１の回転数と単結晶シリコン２
３の成長速度との関係およびシリコンウエハ２１の回転
数とシリコン酸化膜２２上へのシリコン析出密度との関
係（すなわち、シリコンウエハ２１の回転数と選択性と
の関係）を示すグラフである。なお、このときの露出面
積比（シリコンウエハ２１に対する露出面２１ａの面積
比）は４０％とした。図９からわかるように、単結晶シ
リコンの成長速度はシリコンウエハ２１の回転数には依
存せず、一定である。一方、単結晶シリコンの選択性
は、回転数に依存しており、５００ｒｐｍ以上で明らか
に向上している。特に、１０００ｒｐｍ以上では、シリ
コン酸化膜２２上へのシリコンの析出は、まったく認め
られなかった。
あり、シリコンウエハ２１の回転数と単結晶シリコン２
３の成長速度との関係およびシリコンウエハ２１の回転
数とシリコン酸化膜２２上へのシリコン析出密度との関
係（すなわち、シリコンウエハ２１の回転数と選択性と
の関係）を示すグラフである。なお、このときの露出面
積比（シリコンウエハ２１に対する露出面２１ａの面積
比）は４０％とした。図９からわかるように、単結晶シ
リコンの成長速度はシリコンウエハ２１の回転数には依
存せず、一定である。一方、単結晶シリコンの選択性
は、回転数に依存しており、５００ｒｐｍ以上で明らか
に向上している。特に、１０００ｒｐｍ以上では、シリ
コン酸化膜２２上へのシリコンの析出は、まったく認め
られなかった。
【００２６】また、図１０は、本発明者の検討結果を示
すものであり、露出面積比と単結晶シリコン２３の成長
速度との関係および露出面積比と選択性との関係を示す
グラフである。なお、このときのシリコンウエハ２１の
回転数は、２０００ｒｐｍとした。図１０からわかるよ
うに、単結晶シリコンの成長速度は露出面積比には依存
せず、一定である。一方、単結晶シリコンの選択性は、
露出面積比に若干依存しているものの、デバイス作成上
の問題（ゲート電極の断線等）となるほどではない。
すものであり、露出面積比と単結晶シリコン２３の成長
速度との関係および露出面積比と選択性との関係を示す
グラフである。なお、このときのシリコンウエハ２１の
回転数は、２０００ｒｐｍとした。図１０からわかるよ
うに、単結晶シリコンの成長速度は露出面積比には依存
せず、一定である。一方、単結晶シリコンの選択性は、
露出面積比に若干依存しているものの、デバイス作成上
の問題（ゲート電極の断線等）となるほどではない。
【００２７】これに対して、従来の製造方法では、気相
中での上述の熱分解反応により、吸着し易いＳｉＣｌ2
の状態でシリコンウエハ２１の露出面２１ａに達するた
め、ＨＣｌガスの少ない雰囲気下では選択性が悪化し、
露出面積比に依存してシリコン酸化膜２２上にシリコン
核が析出されてしまう。
中での上述の熱分解反応により、吸着し易いＳｉＣｌ2
の状態でシリコンウエハ２１の露出面２１ａに達するた
め、ＨＣｌガスの少ない雰囲気下では選択性が悪化し、
露出面積比に依存してシリコン酸化膜２２上にシリコン
核が析出されてしまう。
【００２８】なお、本実施例ではＳｉＨ2 Ｃｌ2 ／Ｈ2
系を用いた場合を例に採って説明したが、例えば、Ｓｉ
Ｈ4 ／Ｈ2 系、Ｓｉ2 Ｈ6 ／Ｈ2 系およびこれらの系に
微量のＨＣｌを添加した系などにおいても、本発明の効
果を得ることができる。
系を用いた場合を例に採って説明したが、例えば、Ｓｉ
Ｈ4 ／Ｈ2 系、Ｓｉ2 Ｈ6 ／Ｈ2 系およびこれらの系に
微量のＨＣｌを添加した系などにおいても、本発明の効
果を得ることができる。
【００２９】また、本実施例はＭＯＳトランジスタを作
製する場合を例にとって説明したが、これ以外の目的で
単結晶シリコン膜を形成する場合にも適用することが可
能である。
製する場合を例にとって説明したが、これ以外の目的で
単結晶シリコン膜を形成する場合にも適用することが可
能である。
【００３０】（実施例２）次に、実施例２として、第２
の発明（請求項３）を用いて図５（ｂ）と同様のＭＯＳ
トランジスタを製造を構成する場合について説明する。
の発明（請求項３）を用いて図５（ｂ）と同様のＭＯＳ
トランジスタを製造を構成する場合について説明する。
【００３１】なお、本実施例においても、実施例１と同
様、図１に示したようなディスク回転型エピタキシャル
成長装置を使用する。
様、図１に示したようなディスク回転型エピタキシャル
成長装置を使用する。
【００３２】以下、本実施例に係る製造方法を用いてＭ
ＯＳトランジスタを製造する方法について、図３を用い
て説明する。 まず、シリコン基板としての（１００）シリコンウエ
ハ２１を熱酸化することにより、このシリコンウエハ２
１の全面に厚さ５００ｎｍの酸化シリコン膜２２を形成
した（本発明の「酸化膜形成工程」）。 次に、通常のリソグラフィ技術およびウエットエッチ
ングを用い、図３（ａ）に示したような、酸化シリコン
膜２２の開口部２２ａを形成した（本発明の「酸化膜開
口工程」）。これにより、シリコンウエハ２１の表面の
一部を露出させ、露出面２１ａを得ることができた。 続いて、図１に示したようなエピタキシャル成長装置
にシリコンウエハ２１を搬入し、サセプタ１２に載置し
た。 そして、図４（ａ）に示したように、８００℃、７０
００Ｐａの減圧雰囲気化で、反応ガスとして水素
（Ｈ2 ）ガス２０ＳＬＭおよびシラン（ＳｉＨ4 ）ガス
１ＳＬＭを吸気口１４から真空チャンバ１１内に供給し
つつ、シリコンウエハ２１を２０００ｒｐｍで高速回転
させた（本発明の「第１の成膜工程」）。これにより、
図３（ｂ）に示したように、露出面２１ａにのみ、結晶
性の良質な単結晶シリコン膜２３′を選択的にエピタキ
シャル成長させることができた。 さらに、図４（ａ）に示したように、真空チャンバ１
１内を４００００Ｐａまで昇圧させ、回転速度を２００
ｒｐｍまで減速して、引き続き、エピタキシャル成長を
行なった（本発明の「第２の成膜工程」）。これによ
り、図３（ｃ）に示したように、酸化膜上に酸化シリコ
ン膜２２の表面に、カバレッジが良好で粒形が均一な多
結晶シリコン膜２４，２５を形成することができた。 その後、図３（ｄ）に示したように、通常の製造技術
を用いてゲート電極２６、酸化シリコン膜２７および電
極２８，２９を形成し、ＭＯＳトランジスタの製造を終
了した。
ＯＳトランジスタを製造する方法について、図３を用い
て説明する。 まず、シリコン基板としての（１００）シリコンウエ
ハ２１を熱酸化することにより、このシリコンウエハ２
１の全面に厚さ５００ｎｍの酸化シリコン膜２２を形成
した（本発明の「酸化膜形成工程」）。 次に、通常のリソグラフィ技術およびウエットエッチ
ングを用い、図３（ａ）に示したような、酸化シリコン
膜２２の開口部２２ａを形成した（本発明の「酸化膜開
口工程」）。これにより、シリコンウエハ２１の表面の
一部を露出させ、露出面２１ａを得ることができた。 続いて、図１に示したようなエピタキシャル成長装置
にシリコンウエハ２１を搬入し、サセプタ１２に載置し
た。 そして、図４（ａ）に示したように、８００℃、７０
００Ｐａの減圧雰囲気化で、反応ガスとして水素
（Ｈ2 ）ガス２０ＳＬＭおよびシラン（ＳｉＨ4 ）ガス
１ＳＬＭを吸気口１４から真空チャンバ１１内に供給し
つつ、シリコンウエハ２１を２０００ｒｐｍで高速回転
させた（本発明の「第１の成膜工程」）。これにより、
図３（ｂ）に示したように、露出面２１ａにのみ、結晶
性の良質な単結晶シリコン膜２３′を選択的にエピタキ
シャル成長させることができた。 さらに、図４（ａ）に示したように、真空チャンバ１
１内を４００００Ｐａまで昇圧させ、回転速度を２００
ｒｐｍまで減速して、引き続き、エピタキシャル成長を
行なった（本発明の「第２の成膜工程」）。これによ
り、図３（ｃ）に示したように、酸化膜上に酸化シリコ
ン膜２２の表面に、カバレッジが良好で粒形が均一な多
結晶シリコン膜２４，２５を形成することができた。 その後、図３（ｄ）に示したように、通常の製造技術
を用いてゲート電極２６、酸化シリコン膜２７および電
極２８，２９を形成し、ＭＯＳトランジスタの製造を終
了した。
【００３３】上述のように、本実施例では真空チャンバ
１１内にＳｉＨ4 ガスおよびＨ2 ガスを供給したが、か
かるＳｉＨ4 ／Ｈ2 系では、熱分解反応として、
１１内にＳｉＨ4 ガスおよびＨ2 ガスを供給したが、か
かるＳｉＨ4 ／Ｈ2 系では、熱分解反応として、
【００３４】
【数２】 が考えられる。
【００３５】上記工程では、エピタキシャル成長を減
圧・高速回転下で行っているので、真空チャンバ１１内
に導入された反応ガスは気相中で熱分解せず、シリコン
ウエハ２１の露出面２１ａの直上の境界層に達するまで
ＳｉＨ4 の状態で維持される。そして、この露出面２１
ａの境界面で、上述の熱分解反応を行う。したがって、
非常に選択性が高い熱分解反応となり、露出面２１ａで
の単結晶成長のみが行われる。
圧・高速回転下で行っているので、真空チャンバ１１内
に導入された反応ガスは気相中で熱分解せず、シリコン
ウエハ２１の露出面２１ａの直上の境界層に達するまで
ＳｉＨ4 の状態で維持される。そして、この露出面２１
ａの境界面で、上述の熱分解反応を行う。したがって、
非常に選択性が高い熱分解反応となり、露出面２１ａで
の単結晶成長のみが行われる。
【００３６】一方、上記工程では、高圧・低速回転下
でエピタキシャル成長を行うので、反応ガスの熱分解反
応が露出面２１ａの直上以外でも行われ、ＳｉＨ2 或い
はＳｉが形成される。したがって、選択性が損なわれて
酸化シリコン膜２２の表面でのシリコン核形成確率が増
大し、これにより、多結晶シリコンの成長が行われる。
この際、シリコンウエハ２１は低速ながらも回転してい
るため、回転効果によりカバレッジは良好となる。
でエピタキシャル成長を行うので、反応ガスの熱分解反
応が露出面２１ａの直上以外でも行われ、ＳｉＨ2 或い
はＳｉが形成される。したがって、選択性が損なわれて
酸化シリコン膜２２の表面でのシリコン核形成確率が増
大し、これにより、多結晶シリコンの成長が行われる。
この際、シリコンウエハ２１は低速ながらも回転してい
るため、回転効果によりカバレッジは良好となる。
【００３７】このようにして作製したＭＯＳトランジス
タについて、酸化膜の信頼性をテストした結果を、図４
（ｂ）に示す。このように、本実施例によれば、酸化膜
耐圧の信頼性が高い８０ＭＶ／ｃｍ以上の割合を８０％
以上とすることができた。これに対して、従来の製造方
法を用いた場合は、６０％程度であった。
タについて、酸化膜の信頼性をテストした結果を、図４
（ｂ）に示す。このように、本実施例によれば、酸化膜
耐圧の信頼性が高い８０ＭＶ／ｃｍ以上の割合を８０％
以上とすることができた。これに対して、従来の製造方
法を用いた場合は、６０％程度であった。
【００３８】また、多結晶シリコン膜２４，２５の粒形
が均一化されてＭＯＳトランジスタの抵抗値が低減した
ことにより、動作速度を向上させることもできた。
が均一化されてＭＯＳトランジスタの抵抗値が低減した
ことにより、動作速度を向上させることもできた。
【００３９】なお、本実施例では、工程，における
成膜温度を８００℃で一定としたが、工程における成
膜温度を例えば６００℃〜７００℃まで低下させること
により、多結晶シリコン膜２４，２５の粒形を全体的に
小さくするとともに、単結晶シリコン膜２３の成長を抑
制することも可能となる。
成膜温度を８００℃で一定としたが、工程における成
膜温度を例えば６００℃〜７００℃まで低下させること
により、多結晶シリコン膜２４，２５の粒形を全体的に
小さくするとともに、単結晶シリコン膜２３の成長を抑
制することも可能となる。
【００４０】さらに、本実施例は多結晶シリコン膜と単
結晶シリコン膜とを形成する場合について説明したが、
アモルファスシリコン膜と単結晶シリコン膜とを形成す
る場合にも本発明を適用することができる。
結晶シリコン膜とを形成する場合について説明したが、
アモルファスシリコン膜と単結晶シリコン膜とを形成す
る場合にも本発明を適用することができる。
【００４１】また、本実施例はＭＯＳトランジスタを作
製する場合を例にとって説明したが、これ以外の目的で
多結晶シリコン膜またはアモルファスシリコン膜と単結
晶シリコン膜とを同一工程で形成する場合にも適用する
ことが可能である。
製する場合を例にとって説明したが、これ以外の目的で
多結晶シリコン膜またはアモルファスシリコン膜と単結
晶シリコン膜とを同一工程で形成する場合にも適用する
ことが可能である。
【００４２】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置の製造方法によれば、選択性に優れた単結
晶シリコン膜を高成長速度で成長させることができる半
導体装置の製造方法、および、良好な単結晶シリコン膜
の選択成長と良好な多結晶シリコン膜またはアモルファ
スシリコン膜の選択成長とを同時に行うことができる半
導体装置の製造方法を提供することができる。
る半導体装置の製造方法によれば、選択性に優れた単結
晶シリコン膜を高成長速度で成長させることができる半
導体装置の製造方法、および、良好な単結晶シリコン膜
の選択成長と良好な多結晶シリコン膜またはアモルファ
スシリコン膜の選択成長とを同時に行うことができる半
導体装置の製造方法を提供することができる。
【図１】本発明に係る半導体装置の製造に使用するエピ
タキシャル成長装置の構成例を概略的に示す横断面図で
ある。
タキシャル成長装置の構成例を概略的に示す横断面図で
ある。
【図２】（ａ）〜（ｃ）ともに、実施例１に係る半導体
装置の製造方法を説明するための工程断面図である。
装置の製造方法を説明するための工程断面図である。
【図３】（ａ）〜（ｄ）ともに、実施例２に係る半導体
装置の製造方法を説明するための工程断面図である。
装置の製造方法を説明するための工程断面図である。
【図４】（ａ）は実施例２における製造条件を説明する
ためのグラフ、（ｂ）は実施例２を用いて製造した半導
体装置の動作テストの結果を示すグラフである。
ためのグラフ、（ｂ）は実施例２を用いて製造した半導
体装置の動作テストの結果を示すグラフである。
【図５】（ａ），（ｂ）ともに、半導体装置の構造の一
例を示す断面図である。
例を示す断面図である。
【図６】従来の半導体装置の製造に使用するエピタキシ
ャル成長装置の構成例を概略的に示す横断面図である。
ャル成長装置の構成例を概略的に示す横断面図である。
【図７】従来の半導体装置の製造工程を説明するための
断面図である。
断面図である。
【図８】従来の方法によって製造された半導体装置の一
例を示す断面図である。
例を示す断面図である。
【図９】実施例１の効果を説明するためのグラフであ
る。
る。
【図１０】実施例１の効果を説明するためのグラフであ
る。
る。
１１ 真空チャンバ １２ サセプタ １３ 回転軸 １４ 吸気口 １５ 排気口 １６，２１ シリコンウエハ ２１ａ シリコンウエハの露出面 ２２ 酸化シリコン膜 ２２ａ 開口部 ２３ 単結晶シリコン膜 ２４，２５ 多結晶シリコン膜 ２６ ゲート電極 ２７ 酸化シリコン膜 ２８，２９ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉 藤 芳 彦 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 都鹿野 健 一 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 秋 田 圭 子 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (4)
- 【請求項１】シリコン基板上に酸化膜を形成する酸化膜
形成工程と、前記酸化膜に開口部を設けて前記シリコン
基板の一部を露出させる酸化膜開口工程と、露出した前
記シリコン基板上へ単結晶シリコン膜を形成する単結晶
シリコン膜形成工程とを備えた半導体装置の製造方法に
おいて、 単結晶シリコン膜形成工程が、１３０００Ｐａ以下の減
圧雰囲気下で、前記シリコン基板を５００ｒｐｍ以上で
回転させながら単結晶シリコン膜の気相成長を行う工程
であることを特徴とする半導体装置の製造方法。 - 【請求項２】単結晶シリコン膜形成工程において、前記
シリコン基板を１０００ｒｐｍ以上で回転させることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】シリコン基板上に酸化膜を形成する酸化膜
形成工程と、前記酸化膜に開口部を設けて前記シリコン
基板の一部を露出させる酸化膜開口工程と、露出した前
記シリコン基板上への単結晶シリコン膜の形成と前記酸
化膜上への多結晶シリコン膜またはアモルファスシリコ
ン膜の形成とを同時に行うシリコン膜形成工程とを備え
た半導体装置の製造方法において、 前記シリコン膜形成工程が、 １３０００Ｐａ以下の減圧雰囲気下で、前記シリコン基
板を５００ｒｐｍ以上で回転させながらシリコンの気相
成長を行う第１の成膜工程と、 この第１の成膜工程よりも高圧の雰囲気下で、前記シリ
コン基板を５００ｒｐｍ以下で回転させながらシリコン
の気相成長を行う第２の成膜工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項４】前記第２の成膜工程が、前記第１の成膜工
程よりも低温の雰囲気下で行われることを特徴とする請
求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752895A JPH08227994A (ja) | 1994-12-20 | 1995-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-317058 | 1994-12-20 | ||
| JP31705894 | 1994-12-20 | ||
| JP752895A JPH08227994A (ja) | 1994-12-20 | 1995-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227994A true JPH08227994A (ja) | 1996-09-03 |
Family
ID=26341838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP752895A Withdrawn JPH08227994A (ja) | 1994-12-20 | 1995-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08227994A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266392A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | ３次元形状を有する半導体部材を加工する方法およびこの方法を用いて形成されたトランジスタ |
| CN102732960A (zh) * | 2011-04-14 | 2012-10-17 | 浙江昱辉阳光能源有限公司 | 晶体硅生长速度的测试方法及系统 |
| US9966256B2 (en) | 2014-09-05 | 2018-05-08 | Tokyo Electron Limited | Film forming method and film forming apparatus |
-
1995
- 1995-01-20 JP JP752895A patent/JPH08227994A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266392A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | ３次元形状を有する半導体部材を加工する方法およびこの方法を用いて形成されたトランジスタ |
| CN102732960A (zh) * | 2011-04-14 | 2012-10-17 | 浙江昱辉阳光能源有限公司 | 晶体硅生长速度的测试方法及系统 |
| CN102732960B (zh) * | 2011-04-14 | 2015-07-08 | 浙江昱辉阳光能源有限公司 | 晶体硅生长速度的测试方法及系统 |
| US9966256B2 (en) | 2014-09-05 | 2018-05-08 | Tokyo Electron Limited | Film forming method and film forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2777644B2 (ja) | 半導体製造方法および窒化物のデポジション方法 | |
| JP2008538161A (ja) | 基板から酸化物を除去する方法及びシステム | |
| JPH1055981A (ja) | 集積回路デバイスを製造する際にＷＳｉｘの異常酸化を防止しかつ均質ＷＳｉｘ形成によりＳｉを供給する方法 | |
| JP2000269140A (ja) | 半導体層の形成方法及び半導体装置の製造方法 | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| US6326281B1 (en) | Integrated circuit isolation | |
| US20040056274A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6635556B1 (en) | Method of preventing autodoping | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| JPH10511507A (ja) | 選択的に堆積された半導体領域を有する半導体装置の製造 | |
| US6800538B2 (en) | Semiconductor device fabrication method and semiconductor fabrication control method | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JP2847645B2 (ja) | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| JP3294439B2 (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH09306865A (ja) | 半導体装置の製造方法 | |
| JP2720677B2 (ja) | Ｍｉｓトランジスタとその形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP2003528443A5 (ja) | ||
| JP2001168038A (ja) | 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置 | |
| US6177345B1 (en) | Method of silicide film formation onto a semiconductor substrate | |
| JP3380958B2 (ja) | 半導体装置の製造方法 | |
| JPH10303195A (ja) | 半導体装置の製造方法 | |
| JP2003158092A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |