JP3157280B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3157280B2 JP3157280B2 JP16219592A JP16219592A JP3157280B2 JP 3157280 B2 JP3157280 B2 JP 3157280B2 JP 16219592 A JP16219592 A JP 16219592A JP 16219592 A JP16219592 A JP 16219592A JP 3157280 B2 JP3157280 B2 JP 3157280B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous semiconductor
- thin film
- semiconductor film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、例えば、絶縁膜（絶縁物の基板も含む）上に、
単結晶シリコン薄膜を積層するＳＯＩ（Silicon On Ins
ulator）構造の形成方法に関する。
に関し、例えば、絶縁膜（絶縁物の基板も含む）上に、
単結晶シリコン薄膜を積層するＳＯＩ（Silicon On Ins
ulator）構造の形成方法に関する。
【０００２】
【従来の技術】絶縁膜上に単結晶シリコン（Ｓｉ）薄膜
を形成したものはＳＯＩ構造と称され、狭い領域で容易
に素子分離が行え、高集積化や高速化が可能なものとし
て知られている。そして、このＳＯＩ構造を利用した半
導体集積回路（ＩＣ）は、従来のＳｉ基板上に素子が作
製されるＩＣに比べて、その特性向上が図られることか
ら盛んに研究開発が行われている。
を形成したものはＳＯＩ構造と称され、狭い領域で容易
に素子分離が行え、高集積化や高速化が可能なものとし
て知られている。そして、このＳＯＩ構造を利用した半
導体集積回路（ＩＣ）は、従来のＳｉ基板上に素子が作
製されるＩＣに比べて、その特性向上が図られることか
ら盛んに研究開発が行われている。
【０００３】絶縁膜上に単結晶Ｓｉ薄膜を形成させる方
法としては、いわゆる固相エピタキシャル成長法があ
る。これは、絶縁膜パターンを有する単結晶Ｓｉ基板上
に、シラン（ＳｉＨ4 ）ガスの熱分解法を用いて非晶質
シリコン（ａ−Ｓｉ）薄膜を堆積し、これを６００℃程
度の低温でアニールすることで、Ｓｉ単結晶部分から横
方向へ結晶化を進めて上記ａ−Ｓｉ薄膜を単結晶化させ
るものである。
法としては、いわゆる固相エピタキシャル成長法があ
る。これは、絶縁膜パターンを有する単結晶Ｓｉ基板上
に、シラン（ＳｉＨ4 ）ガスの熱分解法を用いて非晶質
シリコン（ａ−Ｓｉ）薄膜を堆積し、これを６００℃程
度の低温でアニールすることで、Ｓｉ単結晶部分から横
方向へ結晶化を進めて上記ａ−Ｓｉ薄膜を単結晶化させ
るものである。
【０００４】しかしながら、このような従来行われてき
たａ−Ｓｉ薄膜の堆積法では、例えば”Proceedings of
the 4th international symposium on SOI technology
anddevices, The electrochemical socity, P.411(199
0)"で報告されているように、堆積されたａ−Ｓｉ薄膜
を固相エピタキシャル成長させても、横方向固相エピタ
キシャル成長（Ｌ−ＳＰＥ）距離が５μｍ程度しかな
く、半導体素子を作製するのに適した大面積のＳＯＩ基
板を得ることができなかった。
たａ−Ｓｉ薄膜の堆積法では、例えば”Proceedings of
the 4th international symposium on SOI technology
anddevices, The electrochemical socity, P.411(199
0)"で報告されているように、堆積されたａ−Ｓｉ薄膜
を固相エピタキシャル成長させても、横方向固相エピタ
キシャル成長（Ｌ−ＳＰＥ）距離が５μｍ程度しかな
く、半導体素子を作製するのに適した大面積のＳＯＩ基
板を得ることができなかった。
【０００５】この点に関して、上記文献でも示されてい
るように、ジシラン（Ｓｉ2 Ｈ6 ）ガスを用いて、従来
よりも低温の堆積温度かつ高速の堆積速度ａ−Ｓｉ薄膜
の堆積を行う方法を用いてＬ−ＳＰＥ距離を飛躍的に拡
大する方法も提案されている。すなわち、低温の堆積温
度でａ−Ｓｉ薄膜中の多結晶核の存在確率を低減させ、
そして、高速の堆積速度でａ−Ｓｉ薄膜中の不純物の存
在確率を低減させることにより、Ｌ−ＳＰＥ距離を飛躍
的に拡大するものである。しかしながら、この方法でも
以下に述べるように問題点があって限界があり、さらな
る改良が要望されていた。
るように、ジシラン（Ｓｉ2 Ｈ6 ）ガスを用いて、従来
よりも低温の堆積温度かつ高速の堆積速度ａ−Ｓｉ薄膜
の堆積を行う方法を用いてＬ−ＳＰＥ距離を飛躍的に拡
大する方法も提案されている。すなわち、低温の堆積温
度でａ−Ｓｉ薄膜中の多結晶核の存在確率を低減させ、
そして、高速の堆積速度でａ−Ｓｉ薄膜中の不純物の存
在確率を低減させることにより、Ｌ−ＳＰＥ距離を飛躍
的に拡大するものである。しかしながら、この方法でも
以下に述べるように問題点があって限界があり、さらな
る改良が要望されていた。
【０００６】すなわち、この方法においては、上記ａ−
Ｓｉ薄膜の堆積温度を低温化し過ぎたり、堆積速度を高
速化し過ぎると、ＳＯＩ構造における絶縁膜とＳｉ薄膜
との密着性が低下して、Ｓｉ薄膜が絶縁膜から剥離して
しまう。
Ｓｉ薄膜の堆積温度を低温化し過ぎたり、堆積速度を高
速化し過ぎると、ＳＯＩ構造における絶縁膜とＳｉ薄膜
との密着性が低下して、Ｓｉ薄膜が絶縁膜から剥離して
しまう。
【０００７】図４は、Ｓｉ2 Ｈ6 ガスの熱分解（ＳｉＨ
4 ガスより熱分解効率が高い）を用いることにより堆積
したａ−Ｓｉ薄膜における、Ｌ−ＳＰＥ距離のアニール
時間依存性について、ＳｉＨ4 ガスの熱分解によって堆
積したａ−Ｓｉ薄膜と比較して行った試験結果を示し、
図４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度
を高速化した場合をそれぞれ示している。
4 ガスより熱分解効率が高い）を用いることにより堆積
したａ−Ｓｉ薄膜における、Ｌ−ＳＰＥ距離のアニール
時間依存性について、ＳｉＨ4 ガスの熱分解によって堆
積したａ−Ｓｉ薄膜と比較して行った試験結果を示し、
図４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度
を高速化した場合をそれぞれ示している。
【０００８】この試験結果から明らかなように、Ｓｉ2
Ｈ6 ガスの熱分解を用いた場合は、堆積温度を低温化し
たとき、および堆積速度を高速化したときのいずれも、
ＳｉＨ4 ガスの熱分解を用いた場合に比較して、Ｌ−Ｓ
ＰＥ距離が飛躍的に拡大していることが分かる。ところ
が反面、堆積温度の低温化および堆積速度の高速化のい
ずれの場合においても、堆積したａ−Ｓｉ薄膜のＳｉＯ
2 膜上からの剥離が生じ始めており、このため、これ以
上のＬ−ＳＰＥ距離の拡大は、ａ−Ｓｉ薄膜の膜質上で
は可能ではあるものの、実用上では良好なＳＯＩ層を形
成することが非常に困難であった。
Ｈ6 ガスの熱分解を用いた場合は、堆積温度を低温化し
たとき、および堆積速度を高速化したときのいずれも、
ＳｉＨ4 ガスの熱分解を用いた場合に比較して、Ｌ−Ｓ
ＰＥ距離が飛躍的に拡大していることが分かる。ところ
が反面、堆積温度の低温化および堆積速度の高速化のい
ずれの場合においても、堆積したａ−Ｓｉ薄膜のＳｉＯ
2 膜上からの剥離が生じ始めており、このため、これ以
上のＬ−ＳＰＥ距離の拡大は、ａ−Ｓｉ薄膜の膜質上で
は可能ではあるものの、実用上では良好なＳＯＩ層を形
成することが非常に困難であった。
【０００９】本発明は、斯かる従来の問題点に鑑みてな
されたものであって、その目的とするところは、膜質の
良好な非晶質半導体膜を絶縁膜との良好な密着性を保ち
つつ形成して、膜質の良好な結晶半導体膜を得ることに
ある。
されたものであって、その目的とするところは、膜質の
良好な非晶質半導体膜を絶縁膜との良好な密着性を保ち
つつ形成して、膜質の良好な結晶半導体膜を得ることに
ある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁膜上に、この絶縁膜から剥離しない条件
にて第１の非晶質半導体膜を堆積する工程と、この第１
の非晶質半導体膜上に、第１の非晶質半導体膜よりも低
温の堆積温度及び高速の堆積速度の条件で、第２の非晶
質半導体膜を堆積する工程と、熱処理を施して前記第１
及び第２の非晶質半導体膜を結晶化させる工程と、を含
むことをその要旨とする。
造方法は、絶縁膜上に、この絶縁膜から剥離しない条件
にて第１の非晶質半導体膜を堆積する工程と、この第１
の非晶質半導体膜上に、第１の非晶質半導体膜よりも低
温の堆積温度及び高速の堆積速度の条件で、第２の非晶
質半導体膜を堆積する工程と、熱処理を施して前記第１
及び第２の非晶質半導体膜を結晶化させる工程と、を含
むことをその要旨とする。
【００１１】また、本発明の半導体装置の製造方法は、
単結晶半導体基台上に絶縁膜を形成し、この絶縁膜を部
分的に除去して前記単結晶半導体基台を露出させる工程
と、前記絶縁膜から剥離しない条件にて前記単結晶半導
体基台と同一材料からなる第１の非晶質半導体膜を堆積
する工程と、この第１の非晶質半導体膜上に、第１の非
晶質半導体膜よりも低温の堆積温度及び高速の堆積速度
の条件で、前記単結晶半導体基台と同一材料からなる第
２の非晶質半導体膜を堆積する工程と、熱処理を施して
前記第１及び第２の非晶質半導体膜を縦方向及び横方向
へ結晶化を進めて単結晶半導体膜を形成する工程と、を
含むことをその要旨とする。
単結晶半導体基台上に絶縁膜を形成し、この絶縁膜を部
分的に除去して前記単結晶半導体基台を露出させる工程
と、前記絶縁膜から剥離しない条件にて前記単結晶半導
体基台と同一材料からなる第１の非晶質半導体膜を堆積
する工程と、この第１の非晶質半導体膜上に、第１の非
晶質半導体膜よりも低温の堆積温度及び高速の堆積速度
の条件で、前記単結晶半導体基台と同一材料からなる第
２の非晶質半導体膜を堆積する工程と、熱処理を施して
前記第１及び第２の非晶質半導体膜を縦方向及び横方向
へ結晶化を進めて単結晶半導体膜を形成する工程と、を
含むことをその要旨とする。
【００１２】
【作用】すなわち、このような２段階による非晶質半導
体膜の堆積方法を採用することにより、非晶質半導体膜
の絶縁膜上への堆積を、その絶縁膜との密着性を確保し
つつ、より低温の堆積温度で、かつより高速の堆積速度
で行うことを可能とし、この結果、結晶核密度・不純物
濃度が少なく、膜質の良好な非晶質半導体膜を形成し
て、膜質の良好な結晶半導体膜を得ることができる。
体膜の堆積方法を採用することにより、非晶質半導体膜
の絶縁膜上への堆積を、その絶縁膜との密着性を確保し
つつ、より低温の堆積温度で、かつより高速の堆積速度
で行うことを可能とし、この結果、結晶核密度・不純物
濃度が少なく、膜質の良好な非晶質半導体膜を形成し
て、膜質の良好な結晶半導体膜を得ることができる。
【００１３】
【実施例】本発明の第１実施例に係るＳＯＩ構造の形成
工程を図１に示し、また、この形成工程において使用す
る超高真空ＣＶＤ装置の概念的構成を図２に示す。
工程を図１に示し、また、この形成工程において使用す
る超高真空ＣＶＤ装置の概念的構成を図２に示す。
【００１４】この超高真空ＣＶＤ装置はａ−Ｓｉ薄膜堆
積に使用するもので、ロードロック方式を採用してお
り、成長室１０と準備室１１はゲートバブル１２によっ
て分離され、成長室１０内が常に超高真空状態（〜５×
１０-8Torr）に保たれている。また、上記成長室１０の
排気は、ターボ分子ポンプ１３とロータリーポンプ１４
によって行われる一方、準備室１１の排気は、ターボ分
子ポンプ１５とロータリーポンプ１６によって行われ
る。
積に使用するもので、ロードロック方式を採用してお
り、成長室１０と準備室１１はゲートバブル１２によっ
て分離され、成長室１０内が常に超高真空状態（〜５×
１０-8Torr）に保たれている。また、上記成長室１０の
排気は、ターボ分子ポンプ１３とロータリーポンプ１４
によって行われる一方、準備室１１の排気は、ターボ分
子ポンプ１５とロータリーポンプ１６によって行われ
る。
【００１５】単結晶Ｓｉ基板からなる基板１は、サセプ
タ１７上にセットされるとともに、トランスファーロッ
ド１８によって搬送されて、上記成長室１０内のサセプ
タホルダ１９上に設置される。上記基板１の加熱は赤外
線ランプ２０により行われ、この赤外線ランプ２０はコ
ントローラ２１により制御される。また、成長室１０内
へのガスの導入はガス系２２を通じて行われる。
タ１７上にセットされるとともに、トランスファーロッ
ド１８によって搬送されて、上記成長室１０内のサセプ
タホルダ１９上に設置される。上記基板１の加熱は赤外
線ランプ２０により行われ、この赤外線ランプ２０はコ
ントローラ２１により制御される。また、成長室１０内
へのガスの導入はガス系２２を通じて行われる。
【００１６】次に、上記超高真空ＣＶＤ装置を用いたＳ
ＯＩ構造の形成方法を図１に沿って説明する。なお、本
実施例では、単結晶半導体基台１として単結晶Ｓｉ基板
を用いているが、基板上に形成された単結晶Ｓｉ膜を用
いてもよい。
ＯＩ構造の形成方法を図１に沿って説明する。なお、本
実施例では、単結晶半導体基台１として単結晶Ｓｉ基板
を用いているが、基板上に形成された単結晶Ｓｉ膜を用
いてもよい。
【００１７】まず、〈１００〉の面方位を持つ単結晶Ｓ
ｉ基板１の表面に、ＳｉＯ2 からなる膜厚約１０００Å
の酸化膜（絶縁膜）２を形成する（図１Ａ）。そして、
この酸化膜２を選択的にエッチングにより除去して、開
口部３を形成し、上記単結晶Ｓｉ基板１の表面を露出さ
せる（図１Ｂ）。
ｉ基板１の表面に、ＳｉＯ2 からなる膜厚約１０００Å
の酸化膜（絶縁膜）２を形成する（図１Ａ）。そして、
この酸化膜２を選択的にエッチングにより除去して、開
口部３を形成し、上記単結晶Ｓｉ基板１の表面を露出さ
せる（図１Ｂ）。
【００１８】次に、この単結晶Ｓｉ基板１をＲＣＡ法で
洗浄した後、上記超高真空ＣＶＤ装置により、第１の非
晶質半導体薄膜であるａ−Ｓｉ薄膜４を、酸化膜２から
剥離しない条件にて数１００Å堆積する（図１Ｃ）。す
なわち、洗浄した基板１を、図２の超高真空ＣＶＤ装置
の準備室１１内のサセプタ１７上にセットする。
洗浄した後、上記超高真空ＣＶＤ装置により、第１の非
晶質半導体薄膜であるａ−Ｓｉ薄膜４を、酸化膜２から
剥離しない条件にて数１００Å堆積する（図１Ｃ）。す
なわち、洗浄した基板１を、図２の超高真空ＣＶＤ装置
の準備室１１内のサセプタ１７上にセットする。
【００１９】次に、準備室１１内を、ターボ分子ポンプ
１５，ロータリーポンプ１６により１０-7Torr台にまで
真空排気した後、ゲートバルブ１２を開けて、トランス
ファーロッド１８によって基板１の搬送を行い、これを
成長室１０内のサセプタホルダ１９上に設置する。この
成長室１０内は、前述のごとく、ターボ分子ポンプ１
３，ロータリーポンプ１４によって常時排気されてい
る。
１５，ロータリーポンプ１６により１０-7Torr台にまで
真空排気した後、ゲートバルブ１２を開けて、トランス
ファーロッド１８によって基板１の搬送を行い、これを
成長室１０内のサセプタホルダ１９上に設置する。この
成長室１０内は、前述のごとく、ターボ分子ポンプ１
３，ロータリーポンプ１４によって常時排気されてい
る。
【００２０】続いて、コントローラ２１で赤外線ランプ
２０を制御して、上記基板１の温度を５５０℃にまで昇
温するとともに、ガス系２２より成長室１０内へ、Ｓｉ
Ｈ4ガスを２００ｃｃｍで約１分間導入する。このＳｉ
Ｈ4ガスが熱分解され、〜２０００Å／ｍｉｎの堆積速
度で、基板１上にａ−Ｓｉ薄膜４が堆積される。そし
て、絶縁膜２を被覆して膜厚数１００Å、例えば２００
Åのａ−Ｓｉ薄膜４を堆積する（図１Ｃ）。
２０を制御して、上記基板１の温度を５５０℃にまで昇
温するとともに、ガス系２２より成長室１０内へ、Ｓｉ
Ｈ4ガスを２００ｃｃｍで約１分間導入する。このＳｉ
Ｈ4ガスが熱分解され、〜２０００Å／ｍｉｎの堆積速
度で、基板１上にａ−Ｓｉ薄膜４が堆積される。そし
て、絶縁膜２を被覆して膜厚数１００Å、例えば２００
Åのａ−Ｓｉ薄膜４を堆積する（図１Ｃ）。
【００２１】引き続いて、このａ−Ｓｉ薄膜４上に、第
２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５を、ａ−Ｓ
ｉ薄膜４よりも低温の堆積温度および高速の堆積速度に
て、１．５μｍ程度堆積する（図１Ｄ）。
２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５を、ａ−Ｓ
ｉ薄膜４よりも低温の堆積温度および高速の堆積速度に
て、１．５μｍ程度堆積する（図１Ｄ）。
【００２２】すなわち、Ａｒガスを１００ｃｃｍで５分
間流して、残留したＳｉＨ4 ガスのパージを行った後、
コントローラ２１で赤外線ランプ２０を制御して、上記
基板１の温度を５００℃まで降温するとともに、ガス系
２２より成長室１０内へ、Ｓｉ2 Ｈ6 ガスを１００ｃｃ
ｍで約３０分間導入して、ａ−Ｓｉ薄膜４上にａ−Ｓｉ
薄膜５を、ａ−Ｓｉ薄膜４よりも速い堆積速度（〜５０
０Å／ｍｉｎ）にて、１．５μｍ程度堆積する（図１
Ｄ）。
間流して、残留したＳｉＨ4 ガスのパージを行った後、
コントローラ２１で赤外線ランプ２０を制御して、上記
基板１の温度を５００℃まで降温するとともに、ガス系
２２より成長室１０内へ、Ｓｉ2 Ｈ6 ガスを１００ｃｃ
ｍで約３０分間導入して、ａ−Ｓｉ薄膜４上にａ−Ｓｉ
薄膜５を、ａ−Ｓｉ薄膜４よりも速い堆積速度（〜５０
０Å／ｍｉｎ）にて、１．５μｍ程度堆積する（図１
Ｄ）。
【００２３】堆積終了後は、再びガス系２２より成長室
１０内へ、Ａｒガスを１００ｃｃｍで５分間流して、残
留したＳｉ2 Ｈ6 ガスのパージを行った後、基板１の温
度を１５０℃以下にまで降温させて、この基板１をセッ
ト時と逆の手順で準備室１２から取り出す。取り出した
基板１を、Ｎ2 雰囲気中で、常圧、６００℃にてアニー
ルを行い、これにより、上記ａ−Ｓｉ薄膜４，５に、い
わゆる固相成長を起こさせて単結晶化し、ＳＯＩ層６を
形成する（図１Ｅ）。
１０内へ、Ａｒガスを１００ｃｃｍで５分間流して、残
留したＳｉ2 Ｈ6 ガスのパージを行った後、基板１の温
度を１５０℃以下にまで降温させて、この基板１をセッ
ト時と逆の手順で準備室１２から取り出す。取り出した
基板１を、Ｎ2 雰囲気中で、常圧、６００℃にてアニー
ルを行い、これにより、上記ａ−Ｓｉ薄膜４，５に、い
わゆる固相成長を起こさせて単結晶化し、ＳＯＩ層６を
形成する（図１Ｅ）。
【００２４】しかして、このようにして形成されたＳＯ
Ｉ層６は、酸化膜２との密着性が良好で、より一層の堆
積温度の低温化・堆積速度の高速化も可能となり、さら
にはＬ−ＳＰＥ距離を拡大することができる。
Ｉ層６は、酸化膜２との密着性が良好で、より一層の堆
積温度の低温化・堆積速度の高速化も可能となり、さら
にはＬ−ＳＰＥ距離を拡大することができる。
【００２５】図３は、上記ＳＯＩ層６（ａ−Ｓｉ薄膜
４，５の堆積条件は前述のとおり）におけるＬ−ＳＰＥ
距離のアニール時間依存性について行った試験結果を示
す。
４，５の堆積条件は前述のとおり）におけるＬ−ＳＰＥ
距離のアニール時間依存性について行った試験結果を示
す。
【００２６】この試験結果から明らかなように、上記Ｓ
ＯＩ層６の場合は、Ｓｉ2 Ｈ6 ガスの熱分解を用いて、
従来より低温の堆積温度および高速の堆積速度にて堆積
したａ−Ｓｉ薄膜の場合（図４Ａ，図４Ｂ参照）に比較
して、第２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５の
堆積条件のうち、その堆積温度が同一であるものの、そ
の堆積速度はさらに高速化されており、その結果、Ｌ−
ＳＰＥ距離はさらに拡大されていることが判明した。
ＯＩ層６の場合は、Ｓｉ2 Ｈ6 ガスの熱分解を用いて、
従来より低温の堆積温度および高速の堆積速度にて堆積
したａ−Ｓｉ薄膜の場合（図４Ａ，図４Ｂ参照）に比較
して、第２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５の
堆積条件のうち、その堆積温度が同一であるものの、そ
の堆積速度はさらに高速化されており、その結果、Ｌ−
ＳＰＥ距離はさらに拡大されていることが判明した。
【００２７】また、この場合、ａ−Ｓｉ薄膜４とａ−Ｓ
ｉ薄膜５を順次堆積するという２段階の堆積工程によ
り、ＳＯＩ層６の酸化膜２からの剥離は生じておらず、
良好なＳＯＩ層６が形成されていることも判明してい
る。
ｉ薄膜５を順次堆積するという２段階の堆積工程によ
り、ＳＯＩ層６の酸化膜２からの剥離は生じておらず、
良好なＳＯＩ層６が形成されていることも判明してい
る。
【００２８】なお、上述の実施例においては、酸化膜２
に開口部３を形成した後（工程、図１Ｂ）、この上に
直ちにａ−Ｓｉ薄膜４を堆積しているが（工程、図１
Ｃ）、酸化膜２の膜厚が厚い場合には、この酸化膜２の
厚みによる段差の影響をなくすために、上記開口部３に
単結晶Ｓｉ薄膜（図示省略）を選択的にエピタキシャル
成長させてから、この単結晶Ｓｉ薄膜と酸化膜２の上に
上記ａ−Ｓｉ薄膜４を堆積してもよい。
に開口部３を形成した後（工程、図１Ｂ）、この上に
直ちにａ−Ｓｉ薄膜４を堆積しているが（工程、図１
Ｃ）、酸化膜２の膜厚が厚い場合には、この酸化膜２の
厚みによる段差の影響をなくすために、上記開口部３に
単結晶Ｓｉ薄膜（図示省略）を選択的にエピタキシャル
成長させてから、この単結晶Ｓｉ薄膜と酸化膜２の上に
上記ａ−Ｓｉ薄膜４を堆積してもよい。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
絶縁膜上への非晶質半導体膜の堆積を、絶縁膜から剥離
しない条件にて第１の非晶質半導体膜を堆積した後、こ
の上に、第１の非晶質半導体膜よりも低温の堆積温度及
び高速の堆積速度の条件で、第２の非晶質半導体膜を堆
積するようにしたから、膜質の良好な非晶質半導体膜を
絶縁膜と密着性良く形成することができ、結果、膜質の
良好な結晶半導体膜を得ることができる。
絶縁膜上への非晶質半導体膜の堆積を、絶縁膜から剥離
しない条件にて第１の非晶質半導体膜を堆積した後、こ
の上に、第１の非晶質半導体膜よりも低温の堆積温度及
び高速の堆積速度の条件で、第２の非晶質半導体膜を堆
積するようにしたから、膜質の良好な非晶質半導体膜を
絶縁膜と密着性良く形成することができ、結果、膜質の
良好な結晶半導体膜を得ることができる。
【図１】本発明に係る一実施例であるＳＯＩ構造の形成
方法を示す工程図である。
方法を示す工程図である。
【図２】同ＳＯＩ構造のａ−Ｓｉ薄膜堆積のために使用
する超高真空ＣＶＤ装置を示す概念的構成図である。
する超高真空ＣＶＤ装置を示す概念的構成図である。
【図３】同ＳＯＩ構造におけるＬ−ＳＰＥ距離のアニー
ル時間依存性についての試験結果を示す線図である。
ル時間依存性についての試験結果を示す線図である。
【図４】従来のＳＯＩ構造におけるＬ−ＳＰＥ距離のア
ニール時間依存性についての試験結果を示す線図で、図
４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度を
高速化した場合をそれぞれ示している。
ニール時間依存性についての試験結果を示す線図で、図
４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度を
高速化した場合をそれぞれ示している。
１ 単結晶Ｓｉ基板 ２ 酸化膜（絶縁膜） ３ 開口部 ４ ａ−Ｓｉ薄膜（第１の非晶質半導体薄膜） ５ ａ−Ｓｉ薄膜（第２の非晶質半導体薄膜） ６ ＳＯＩ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 27/12
Claims (2)
- 【請求項１】 絶縁膜上に、この絶縁膜から剥離しない
条件にて第１の非晶質半導体膜を堆積する工程と、 この第１の非晶質半導体膜上に、第１の非晶質半導体膜
よりも低温の堆積温度及び高速の堆積速度の条件で、第
２の非晶質半導体膜を堆積する工程と、 熱処理を施して前記第１及び第２の非晶質半導体膜を結
晶化させる工程と、 を含むことを特徴とした半導体装置の製造方法。 - 【請求項２】 単結晶半導体基台上に絶縁膜を形成し、
この絶縁膜を部分的に除去して前記単結晶半導体基台を
露出させる工程と、 前記絶縁膜から剥離しない条件にて前記単結晶半導体基
台と同一材料からなる第１の非晶質半導体膜を堆積する
工程と、 この第１の非晶質半導体膜上に、第１の非晶質半導体膜
よりも低温の堆積温度及び高速の堆積速度の条件で、前
記単結晶半導体基台と同一材料からなる第２の非晶質半
導体膜を堆積する工程と、 熱処理を施して前記第１及び第２の非晶質半導体膜を縦
方向及び横方向へ結晶化を進めて単結晶半導体膜を形成
する工程と、 を含むことを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16219592A JP3157280B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16219592A JP3157280B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335261A JPH05335261A (ja) | 1993-12-17 |
| JP3157280B2 true JP3157280B2 (ja) | 2001-04-16 |
Family
ID=15749806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16219592A Expired - Fee Related JP3157280B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157280B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5373142B2 (ja) * | 2010-04-27 | 2013-12-18 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
| JP6059085B2 (ja) * | 2013-05-27 | 2017-01-11 | 東京エレクトロン株式会社 | トレンチを充填する方法及び処理装置 |
| CN113394235B (zh) * | 2021-05-20 | 2022-10-21 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
-
1992
- 1992-05-27 JP JP16219592A patent/JP3157280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335261A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| WO2000001005A1 (fr) | Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP3886085B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPH0624900A (ja) | 単結晶炭化ケイ素層の製造方法 | |
| JP2961188B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| JPH06333822A (ja) | 半導体装置 | |
| JP3194547B2 (ja) | 多結晶シリコン層の製造方法 | |
| JP3541332B2 (ja) | 半導体装置の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JP2003528443A5 (ja) | ||
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH01152719A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH05234887A (ja) | 半導体装置の製造方法 | |
| JPH04127522A (ja) | 半導体多結晶の選択的成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |