JP2777644B2 - 半導体製造方法および窒化物のデポジション方法 - Google Patents
半導体製造方法および窒化物のデポジション方法Info
- Publication number
- JP2777644B2 JP2777644B2 JP63260724A JP26072488A JP2777644B2 JP 2777644 B2 JP2777644 B2 JP 2777644B2 JP 63260724 A JP63260724 A JP 63260724A JP 26072488 A JP26072488 A JP 26072488A JP 2777644 B2 JP2777644 B2 JP 2777644B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- chamber
- atmospheric pressure
- range
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000151 deposition Methods 0.000 title claims description 22
- 150000004767 nitrides Chemical class 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 12
- 229910021529 ammonia Inorganic materials 0.000 claims description 9
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 2
- 230000003750 conditioning effect Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000011065 in-situ storage Methods 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/081—Insulators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Description
チング除去した後、窒化シリコン層を直接デポジットし
てシーリングし、マスキングするシリコン半導体製造方
法に関する。
環境下で、基板シリコンを使用して選ばれた領域に二酸
化シリコン誘電体を成長させることによって分離してい
た。そのアクティブ領域は酸化を防止するためパターン
化した窒化シリコン層によってマスクされる。それにも
拘わらず、二酸化シリコンはマスクの窒化シリコン層の
端部の下まで成長して延び、“バーヅビーク”と呼ばれ
る好ましくない二酸化シリコンの突出が形成される。バ
ーヅビークの減少のための調査研究の結果、その主な原
因は薄い二酸化シリコン・パッド又はバッファ層である
ということがわかった。その層は、従来、窒化シリコン
・マスキング層の下に形成され、それがなければ発生す
るであろう厚い窒化シリコンマスクと単結晶シリコン基
板との間の熱膨張係数の不一致によって誘発される位置
ずれ型破損を防止する。
る酸素粒子の横移動を抑制する各種方式が評価され、成
功の程度が測定された。例えば、パッド/バッファ上二
酸化シリコン(酸化物)層又は単なる自然酸化物層を傾
斜オキシナイトライドに変換するために使用する急速熱
窒化は比較的良い結果が現われ、それはこの出願の出願
人と同一出願人により同時米国出願(NCR連番第3967
号)に記載してある。自然酸化物間又は窒化された自然
酸化物の上に直接デポジットされた薄いシーリング窒化
シリコン層(窒化物)の使用を含む他の方式はIEEE電子
装置レター(1981年10月)に見られるようなHuiほかに
よる“高密度MOSのためのセレクティブ酸化技術”に記
載されている。
カライズド酸化(SILO)の拡張は米国特許第4,472,459
号及び第4,551,910号に記載されている。前者の特許は
中間パッド/バッファ酸化物層の急速形成をせずに、基
板シリコンの上に薄い酸化物層をデポジットすることを
提案している。しかし、自然の酸化物層との係わり合い
についての記載はない。同様に、後者の特許にも自然酸
化の影響の認識が記載されていない。そこには自然酸化
物層の上の窒化物層の形成方法が記載されている。
発性メモリー装置の形成中に行う多重誘電体層のインサ
イチュー・デポジション方法が記載してある米国特許第
4,438,157号を参考にすることができる。
バーヅビーク効果を減少させる必要がいまだ残されてい
る。バーヅビーク突起の実質的抑制又は除去の重要性は
最近の特許及び技術文書で発行されているような種々の
溝分離構造及び方法の評価に使われている主な手段によ
って証明しうるところからわかるであろう。
ャンバ内(以下、“インサイチュー”と記す)製造に焦
点を当て、自然酸化物エッチングから窒化物デポジショ
ンまでのシーケンス中、新たな自然酸化物の形成を除去
及び禁止するようにした。
ての自然酸化物をエッチして除去するに適した塩化水素
(HCl)ガス流の供給に、及び前準備として圧力を下
げ、温度を上げるようにした単結晶基板ウエハの反応管
内での準備調節を含む。HClガス流を止めると、反応管
はあけられ、エッチング残留物を取除く。きれいなシリ
コン基板面に直接窒化シリコンを化学的にデポジットす
るよう大気圧以下(準大気圧という)でジクロロシラン
(SiH2Cl2)及びアンモニア(NH3)ガスの流れを開始す
る。インサイチュー動作はフィールド酸化中マスクのた
めに使用する薄いシーリング窒化シリコン層がそのシリ
コン面で酸化物又はオキシナイトライド・デポジット層
をエントラップしないということを保証する。テストに
より、フィールド酸化物の成長を受けたとき、インサイ
チュー・エッチング及びデポジション・シーケンスはバ
ーヅビーク突起のそれ以上の減少を生じさせるようなシ
ーリング窒化物層を提供する。
イチュー・エッチングは水素環境(H2)における高温低
圧下で行われ、それに続き前述の窒化物デポジションの
排除及び功撃を行う。
成する方式はあまた異なる方式が考慮され、テストされ
てきた。その大きいゴールはアクティブ領域がマスク窒
化シリコン層によってカバーされている間、単結晶シリ
コン基板のセレクティブ酸化中に直面する一般にバーヅ
ビークと呼ばれるフィールド酸化物誘電体のアクティブ
領域に対する侵食を制限することであった。バーズビー
ク領域が装置製造に使用できるアクティブ領域から直接
差し引かれても、そしてそれがたとえ比較的小さな量で
あっても、バーズビークの侵食の広さを減少させるとい
う基本的な希望は依然として存在する。他方、これらの
技術者達は、バーヅビーク効果を更に減少させる製造技
術はアクティブ領域に製造される装置の特性を大きく劣
化させるべきでなく、製造時間及びコストにも悪影響を
及ぼさせるべきでないということを認識している。
的酸化(SILO)は従来のセレクティブ・シリコン酸化処
理と対比してバーヅビークの長さを大きく減少するよう
にみえる技術を示した。この装明の処理方法はSILO方式
の利点を認め、バーヅビーク長を更に減少することによ
ってその利点を拡大するものである。
それは、例えば、Thermco Corporation製のLPCVD窒化物
反応炉、すなわち水晶管反応炉1の中にボート3を使用
して半導体基板ウエハ2が装填される。管反応炉1はカ
バー6でシールされ、出口バルブ4を通し、一端でアク
セスを制限し、管を通して真空ポンプに導き、マニホー
ルド11を通し反対端において種々のガス源にアクセスさ
れる。反応炉の圧力は希望によりデテクタ7で感知さ
れ、真空ポンプの流率を制御する。熱はRF加熱コイル9
に接続して動作可能な電源及び温度制御8によって与え
られ、調節される。反応炉1に供給されるガスはマニホ
ールド11で混合される。混合マニホールド11に送られる
各ガス、ジクロロシラン又はシラン、アンモニア、及び
水素又は塩化水素の流率は夫々の電子流量コントローラ
12,13,14で制御される。バルブ16,17,18は夫々のガス源
をマニホールド11及び反応炉1から固く遮断する。
のチャンバがRFコイル9からの熱及び約15分間バルブ4
からの排気によて予備調節される。その後、バルブ18が
開けられ、マニホールド11を通して反応炉1に塩化水素
ガスが流入される。チャンバ圧は真空ポンプの排気量を
調節して約100ミリトルに設定される。その時間中、反
応炉チャンバ温度は約800〜900℃に、塩化水素の流量は
約25標準cm3/分(sccm)に維持される。この状態はその
後約15分間維持され、大気酸化状態にさらされた単結晶
シリコン・ウエハ2に典型的に存在する0.5〜3ナノメ
ートルの自然の二酸化シリコンをエッチングにより完全
に除去する。
炉1のチャンバはその温度及びシール状態を維持しなが
ら、塩化水素ガス及びエッチング反応物の残留物を排除
するよう排出する。この排出又は排除サイクルは約15分
間続けられる。
にアンモニアとジクロロシラン又はシラン・ガスのどち
らかが流され、明らかにウエハ2があるチャンバに入
る。ジクロロシラン又はシランの流れはコントローラ12
によって約20sccmに調節され、コントローラ13を通るア
ンモニアの流れは約70sccmに調節される。排出率は約70
0ミリトルのチャンバ圧を維持するよう調節され、前か
ら使用しているチャンバの温度を約800〜900℃に保持さ
れる。反応炉1内における低圧及び高温下でジクロロシ
ランとアンモニアの混合物はウエハ2上に窒化シリコン
をデポジットする化学反応を起こし、ウエハ2はその直
前にすべての二酸化シリコンがエッチング除去される。
トル/分の速度で基板ウエハにデポジットされる。好ま
しくは、窒化物層の低圧化学蒸着(LPCVD)を約6分間
行い、ウエハ2のきれいな単結晶シリコン基板に直接約
12ナノメートルの相当薄いシーリング窒化シリコン層を
形成する。
シリコン層を形成するデポジションへの変遷はチャンバ
酸素や大気にもウエハを露すことなく直接継続で行われ
る。その結果、インサイチュー・エッチング及びデポジ
ションが単結晶シリコン基板とマスキング窒化シリコン
層との間の理想的結合及び接着を保証し、フィールド酸
化物成長中窒化物層の下の酸素種の移動通路であるオキ
シナイトライド又は二酸化シリコンの完全除去を保証す
る。
然の二酸化シリコン・エッチング動作を行う。それによ
ると、予備調節及び加熱動作はそれに続き、バルブ18を
通して約25sccmの流速で水素ガスを供給し、排気を制御
して約100ミリトルの圧力を維持し、約800〜900℃に反
応炉温度を制御する。水素基準酸素エッチング条態は窒
化シリコンのデポジションの準備のため次の工程で行う
15分は排出を開始する前約15分間維持される。又、自然
酸化物エッチングと窒化シリコンのデポジションとの間
のインサイチュー変遷はフィールド酸化物成長動作中酸
素種の通路を除去する。
ィールド酸化物層を成長するとき、相対的バーヅビーク
侵食を考慮することによって最もよく評価することがで
きる。バーヅビーク長又は侵食はマスキング窒化物の端
からシーリング窒化物層の下にフィールド酸化物が突通
る最遠長点までの距離と定義される。SILO技術は一般に
指定したフィールド酸化物の700ナノメートルの端に沿
って0.45〜0.6マイクロメートルからの範囲の侵食長を
発生する。逆に、この発明によるシリコン面のインサイ
チュー・シーリングは40ナノメートルの低温デポジット
酸化物と100又は140ナノメートルのLPCVD窒化シリコン
との組合わせによる約13ナノメートルのシーリング・シ
リコン窒化物層を使用したとき0.25〜0.35マイクロメー
トルの侵食長を発生する。約13ナノメートルのシーリン
グ窒化シリコン層と、約30ナノメートルの低温酸化物層
と、約100ナノメートルの最終窒化物マスク層との組合
わせを使用して0.15〜0.25マイクロメートルに、更に侵
食の減少を得ることができるということをテストが示し
た。
アクティブ領域との間の変遷は相当ゆるやかで、その後
に形成されパターン化される導通層の工程確保を容易に
する。
ン・デポジション動作を行うに適したインサイチュー反
応系を示す略図である。 図中、1……水晶管反応炉、2……ウエハ、3……ボー
ト、4……出口バルブ、7……デテクタ、8……電源及
び温度制御、9……RF加熱コイル、11……マニホール
ド、12,13,14……コントローラ、16,17,18……バルブ。
Claims (9)
- 【請求項1】シリコン基板面におけるフィールド酸化物
の成長中に使用しうるシーリング層をデポジットするた
めの半導体製造方法であって、 圧力を減じ、温度を高めたチャンバにおいて前記基板を
予め調節し、 第1の準大気圧及び高い温度を維持しながら前記チャン
バを通して二酸化シリコン・エッチング・ガスの流れを
開始することにより前記シリコン基板から自然二酸化シ
リコンを除去し、 排出によりエッチング又は酸化ガスを前記チャンバから
除去し、 窒化シリコン・デポジション・ガスの流れを開始して前
記チャンバに満たし、高められた温度を維持しながら第
2の準大気圧レベルまで圧力を上げ、 前記シリコン基板の上に直接、厚さ10乃至20ナノメート
ルの公称範囲に窒化シリコンのシールド界面マスキング
層をデポジットする各工程を含むようにした半導体製造
方法。 - 【請求項2】前記二酸化シリコン・エッチング・ガスは
HClを含み、前記第1の準大気圧は100ミリトルの範囲に
あり、前記高められた温度は800〜900℃の範囲にあるこ
とを特徴とする特許請求の範囲第1項記載の半導体製造
方法。 - 【請求項3】前記窒化シリコン・デポジション・ガスは
シラン又はジクロロシラン及びアンモニアを含み、前記
第2の準大気圧は700ミリトルの範囲にある特許請求の
範囲第2項記載の半導体製造方法。 - 【請求項4】前記二酸化シリコン・エッチング・ガスは
H2を含み、前記第1の準大気圧は100ミリトルの範囲に
あり、前記高められた温度は800〜900℃の範囲にある特
許請求の範囲第1項記載の半導体製造方法。 - 【請求項5】前記窒化シリコン・デポジション・ガスは
シラン又はジクロロシラン及びアンモニアを含み、前記
第2の準大気圧は700ミリトルの範囲にある特許請求の
範囲第4項記載の半導体製造方法。 - 【請求項6】シリコン基板に直接薄い窒化シリコン層を
デポジットする方法であって、 第1の準大気圧及び高められた温度に維持されたチャン
バにおいてHCl混合ガスを使用して前記シリコン基板か
ら自然二酸化シリコンをエッチングし、 排気により前記チャンバから残留ガスを除去し、 前記排気に引き続いて前記残留ガスの除去後に、前記第
1の準大気圧よりも高い第2の準大気圧及び高められた
温度に維持しつつ、シラン又はジクロロシラン及びアン
モニアを前記チャンバ内に送り、窒化シリコンを同一チ
ャンバ内でデポジットする各工程を含む、自然酸化物除
去による窒化物のデポジション方法。 - 【請求項7】前記第1の準大気圧は100ミリトルの範囲
にあり、前記高められた温度は800〜900℃の範囲にある
特許請求の範囲第6項記載の自然酸化物除去による窒化
物のデポジション方法。 - 【請求項8】第1の準大気圧及び高められた温度に維持
されたチャンバ内でH2混合ガスを使用しシリコン基板か
ら自然二酸化シリコンをエッチングし、 排気により前記チャンバから残留ガスを除外し、 前記排気に引き続いて前記残留ガスの除去後に、前記第
1の準大気圧よりも高い第2の準大気圧及び高められた
温度に維持しつつ、シラン又はジクロロシラン及びアン
モニアを前記チャンバ内に送り、窒化シリコンを同一チ
ャンバ内でデポジットする各工程を含む、自然酸化物除
去による窒化物のデポジション方法。 - 【請求項9】前記第1の準大気圧は100ミリトルの範囲
にあり、前記高められた温度は800〜900℃の範囲にある
特許請求の範囲第8項記載の自然酸化物除去による窒化
物のデポジション方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/111,377 US4855258A (en) | 1987-10-22 | 1987-10-22 | Native oxide reduction for sealing nitride deposition |
US111,377 | 1987-10-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01136342A JPH01136342A (ja) | 1989-05-29 |
JP2777644B2 true JP2777644B2 (ja) | 1998-07-23 |
Family
ID=22338168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63260724A Expired - Fee Related JP2777644B2 (ja) | 1987-10-22 | 1988-10-18 | 半導体製造方法および窒化物のデポジション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4855258A (ja) |
JP (1) | JP2777644B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
US5017979A (en) | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
JP2744934B2 (ja) * | 1989-07-25 | 1998-04-28 | 東京エレクトロン株式会社 | 縦型処理装置 |
EP0410390A3 (en) * | 1989-07-27 | 1993-02-24 | Seiko Instruments Inc. | Method of producing semiconductor device |
AU5977190A (en) * | 1989-07-27 | 1991-01-31 | Nishizawa, Junichi | Impurity doping method with adsorbed diffusion source |
EP0417457A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing field effect transistor |
EP0417456A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing semiconductor device |
CA2031253A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Method of producing bipolar transistor |
JP2906260B2 (ja) * | 1989-12-01 | 1999-06-14 | セイコーインスツルメンツ株式会社 | Pn接合素子の製造方法 |
EP0430275A3 (en) * | 1989-12-01 | 1993-10-27 | Seiko Instr Inc | Doping method of barrier region in semiconductor device |
US5366922A (en) * | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
JP2928930B2 (ja) * | 1989-12-06 | 1999-08-03 | セイコーインスツルメンツ株式会社 | 不純物ドーピング装置 |
US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
JP2637265B2 (ja) * | 1990-06-28 | 1997-08-06 | 株式会社東芝 | 窒化珪素膜の形成方法 |
US5032545A (en) * | 1990-10-30 | 1991-07-16 | Micron Technology, Inc. | Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby |
US5175123A (en) * | 1990-11-13 | 1992-12-29 | Motorola, Inc. | High-pressure polysilicon encapsulated localized oxidation of silicon |
US5110757A (en) * | 1990-12-19 | 1992-05-05 | North American Philips Corp. | Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition |
EP0505877A2 (en) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
US5256162A (en) * | 1991-05-01 | 1993-10-26 | Hewlett Packard Company | Apparatus for forming shallow electrical junctions |
US5352636A (en) * | 1992-01-16 | 1994-10-04 | Applied Materials, Inc. | In situ method for cleaning silicon surface and forming layer thereon in same chamber |
US5913149A (en) * | 1992-12-31 | 1999-06-15 | Micron Technology, Inc. | Method for fabricating stacked layer silicon nitride for low leakage and high capacitance |
DE69421465T2 (de) * | 1993-07-30 | 2000-02-10 | Applied Materials Inc | Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen |
JPH07176627A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
JP3660391B2 (ja) * | 1994-05-27 | 2005-06-15 | 株式会社東芝 | 半導体装置の製造方法 |
US5939333A (en) | 1996-05-30 | 1999-08-17 | Micron Technology, Inc. | Silicon nitride deposition method |
US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
US6494959B1 (en) | 2000-01-28 | 2002-12-17 | Applied Materials, Inc. | Process and apparatus for cleaning a silicon surface |
US6268299B1 (en) | 2000-09-25 | 2001-07-31 | International Business Machines Corporation | Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability |
CN108538780A (zh) * | 2018-04-18 | 2018-09-14 | 睿力集成电路有限公司 | 位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5587444A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of forming insulating film on semiconductor surface |
US4277320A (en) * | 1979-10-01 | 1981-07-07 | Rockwell International Corporation | Process for direct thermal nitridation of silicon semiconductor devices |
JPS6029296B2 (ja) * | 1980-03-03 | 1985-07-10 | 舜平 山崎 | 被膜形成方法 |
US4373965A (en) * | 1980-12-22 | 1983-02-15 | Ncr Corporation | Suppression of parasitic sidewall transistors in locos structures |
US4402997A (en) * | 1982-05-17 | 1983-09-06 | Motorola, Inc. | Process for improving nitride deposition on a semiconductor wafer by purging deposition tube with oxygen |
US4428975A (en) * | 1983-01-28 | 1984-01-31 | Motorola, Inc. | Process for improving nitride deposition on a semiconductor wafer |
JPS59215732A (ja) * | 1983-05-24 | 1984-12-05 | Semiconductor Energy Lab Co Ltd | 窒化珪素被膜作製方法 |
JPS6057974A (ja) * | 1983-09-09 | 1985-04-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US4472459A (en) * | 1983-10-24 | 1984-09-18 | Rca Corporation | Local oxidation of silicon substrate using LPCVD silicon nitride |
JPS60175417A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
FR2571542B1 (fr) * | 1984-10-09 | 1987-01-23 | Labo Electronique Physique | Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma |
JPS61117841A (ja) * | 1984-11-14 | 1986-06-05 | Hitachi Ltd | シリコン窒化膜の形成方法 |
US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
US4692344A (en) * | 1986-02-28 | 1987-09-08 | Rca Corporation | Method of forming a dielectric film and semiconductor device including said film |
-
1987
- 1987-10-22 US US07/111,377 patent/US4855258A/en not_active Expired - Lifetime
-
1988
- 1988-10-18 JP JP63260724A patent/JP2777644B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4855258A (en) | 1989-08-08 |
JPH01136342A (ja) | 1989-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2777644B2 (ja) | 半導体製造方法および窒化物のデポジション方法 | |
US6589877B1 (en) | Method of providing an oxide | |
US4764248A (en) | Rapid thermal nitridized oxide locos process | |
US6013575A (en) | Method of selectively depositing a metal film | |
JP2776726B2 (ja) | 半導体装置の製造方法 | |
TWI675416B (zh) | 半導體裝置之製造方法、熱處理裝置及記錄媒體 | |
JPH09232296A (ja) | 半導体装置の製造装置および製造方法 | |
US6623798B2 (en) | Chemical vapor deposition method for depositing silicide and apparatus for performing the same | |
JP2003528465A (ja) | Si−Oバックボーンを有する膜の修復 | |
JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
JP2000511706A (ja) | “浅溝分離”を行った半導体装置の製造方法 | |
JP3297958B2 (ja) | 薄膜形成方法 | |
US6150226A (en) | Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers | |
CN1449012A (zh) | 一种改善浅槽隔离可靠度的方法 | |
JPH08227994A (ja) | 半導体装置の製造方法 | |
US6835634B1 (en) | Streamlined field isolation process | |
JPH10256183A (ja) | 半導体装置の製造方法 | |
Yew et al. | Silicon epitaxial growth on (100) patterned oxide wafers at 800° C by ultralow‐pressure chemical vapor deposition | |
KR940008371B1 (ko) | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 | |
JP3979565B2 (ja) | 半導体デバイス製造方法および装置 | |
JPH06232116A (ja) | シリコン酸化膜の成膜方法 | |
Yew et al. | Erratum: Silicon epitaxial growth on (100) patterned oxide wafers at 800° C by ultralow‐pressure chemical vapor deposition [Appl. Phys. Lett. 5 2, 1797 (1988)] | |
JPH05139881A (ja) | 分子線エピタキシヤル成長法およびその装置 | |
JP3806753B2 (ja) | 半導体デバイス用の薄膜形成装置及び薄膜形成方法 | |
KR19990057370A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |