KR940008371B1 - 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 - Google Patents
반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 Download PDFInfo
- Publication number
- KR940008371B1 KR940008371B1 KR1019910017447A KR910017447A KR940008371B1 KR 940008371 B1 KR940008371 B1 KR 940008371B1 KR 1019910017447 A KR1019910017447 A KR 1019910017447A KR 910017447 A KR910017447 A KR 910017447A KR 940008371 B1 KR940008371 B1 KR 940008371B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- gas
- film
- pressure
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 44
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000012495 reaction gas Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
제1도 a)는 종래 반도체 기판의 산화규소막 형성공정의 블록도,
제1도 b)는 종래 반도체 기판의 다결정실리콘막 형성공정의 블럭도,
제1도 c)는 종래 반도체 기판의 질화막 형성공정 블럭도,
제2도는 본 발명의 반도체기판의 산화규소막-다결정실리콘막-질화막의 형성공정의 블럭도,
제3도는 본 발명에 따른 제조 장치의 개략적 구성도.
본 발명은 반도체 기판의 산화규소막-다결정실리콘막-질화막의 형성방법 및 그 장치에 관한 것이다.
반도체 기판에서의 액티브 영역을 개별적으로 분리하는 기존의 분리(Isolation) 방법도 제1도 a) 내지 c)와 같은데 이를 요약하면 다음과 같다.
1) 기판의 전표면에 산화에 의한 패드(Pad) 산화막(SiO4)을 성장시킨다.
2) 마스크 필름(Mask film)화되는 다결정실리콘 막과 질화 규소(Si3N4)막을 순차 피착 형성한다.
3) 포토 리소그래피로 최상위의 질화막을 에칭하여 개별 소자 형성 영역간의 분리 구역인 필드 영역을 형성한다.
4) 상기 필드 영역을 노출된 질화막의 하부층을 산화시켜 두터운 산화규소층을 필드영역에 성장시킨다.
5) 최종적으로 상기 필드영역의 산화층을 제외한 상기 다결정실리콘층과 그 상부의 질화막을 제거하여 필드 영역에 의해 개별적으로 구획된 액티브 영역을 완성한다.
이상과 같은 단계는 반도체 기판에 대한 소자층을 형성하기 위한 일종의 반도체 기판의 포메팅 공정으로서, 크게 성막 공정, 마스크 형성공정, 산화 공정, 막제거 공정을 구분될 수 있다.
이러한 공정물에 있어서, 종래의 상기 성막 공정은 각 다른 분위기에서 이루어지게 되도록 되어 있어서, 각 단계마다 각 성막을 위한 설비로 반도체 기판이 이동해야 한다. 그런데 문제는, 분위기를 바꾸어 다른 설비로 이동되는 과정에서 외기의 영향을 받아 반도체 기판의 표면에 자연 산화물이 생성된다는 점인데, 이 자연산화물에 의하면 형성된 막간의 계면간에, 특히 다결정실리콘의 질화규소막 간에 불규칙한 산화를 유발하여 제품의 신뢰성을 저하시키고, 특히 상기 4) 단계에서의 산화공정시 계면 사이로의 산화층의 침투를 유발시키고 이로 인한 액티브 영역의 잠식을 일으키게 된다. 이러한 산화물층의 침투에 의한 구조를 소위 그 외형적인 특정에 따라 소위 새부리(Bird's beak)라고 칭하고 있는데, 이러한 구조는 상기한 바와 같이 액티브 영역의 축소를 초래하여 반도체 소자의 고집적화를 매우 어렵게 만든다.
본 발명은 이상과 같은 문제점을 개선하여 반도체 소자의 신뢰성이 높이고, 반도체 소자의 고집적화에 유리한 반도체 기판의 산화 규소막-다결정실리콘막-질화규소막의 형성방법 및 그 장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명의 제조 방법은, 1) 진공 채임버내에 N2가스를 장입하는 제1분위기 조절 단계와, 2) 상기 채임버에 반도체 기판을 설치하는 로딩단계와, 3) 체임버내의 기압과 온도를 소정 범위내로 조절하는 제1압력 및 온도 조절단계, 4) 상기 챔임버내에 N2O 가스를 주입하기 채임버 내부를 N2O 가스 분위기로 변화시키는 제2분위기 조절 단계와, 5) 상기 채임버내에 반응가스로서 SiH4가스를 주입하여 화학 기상 증착법으로 상기 반도체 기판의 표면에 산화규소막을 성장시키는 산화막 형성단계와, 6) 상기 채임버에 N2가스를 과량 주입하면서 잔류 가스를 배출하는 제1배기 단계와, 7) 상기 채임버내를 소정 기압대로 조절 강압하는 제1압력 조절 단계와, 8) 상기 채임버내에 반응가스로 SiH4를 주입하여 화학 기상 증착법으로 상기 반도체기판의 산화 규소막의 표면에 다결정실리콘층을 형성하는 다결정실리콘막 단계와, 9) 상기 채임버에 N2가스를 과량 주입하여 잔류 가스를 배기하는 제1배기 단계와, 10) 상기 채임버내의 기압과 온도를 설정 소정 범위내로 조절하는 제2기압 및 온도 조절단계와, 11) 상기 채임버내에 NH3가스를 주입하여 분위기를 변경하는 제3분위기 조절단계와, 12) 상기 채임버내에 NH3, SiH2, Cl2가스를 주입하여 화학기상 증착법으로 소정 두께의 질화 규소막을 형성하는 질화규소막 형성단계, 13) 상기 채임버를 상압으로 압력을 조절하는 제3압력 조절단계와, 14) 상기 채임버로부터 반도체 기판을 회수하는 언로딩단계를 포함하는 점에 그 특징이 있다.
이상과 같은 본 발명의 제조 방법에 있어서, 상기 제1온도 조절단계에 있어서의 조절온도는 대략 850℃ 정도이며, 제2압력 조절단계에 있어서의 조절기압은 253mtorr 정도이며, 제3기압 및 온도 조절단계에 있어서의 조절기압과 온도는 250mtorr 및 780℃ 정도가 바람직하다.
그리고, 상기 산화막의 두께는 약 300Å, 다결정실리콘은 1100Å, 질화규소는 2000Å 정도가 바람직하다.
한편 상기 목적을 달성하는 본 발명의 반도체 기판의 산화규소막-다결정실리콘막-질화규소막 형성장치는, 외부 전력 공급장치에 연결되는 타게트 전극과 소오스 전극이 내장되며, 가스 배출구 및 유입구를 가지는 진공 채임버 ; 상기 진공 채임버로부터 개스를 배기하는 배기 장치 ; 상기 진공 채임버에 SiH4, N2, N2O, NH3, SiH2Cl2로 이루어지는 그룹중 선택된 최소한 하나의 가스를 선택적으로 공급할 수 있는 가스 공급장치를 구비하는 점에 그 특징이 있다.
이하 본 발명의 실시예를 상세히 설명한다.
제2도에 본 발명에 제조방법에 의한 공정 흐름도가 도시되어 있다.
먼저, 저압 화학 기상 증착 장치의 채임버내에 N2가스를 장입하여 채임버내를 질소가스 분위기가 되게 한다.
분위기 조절된 상기 채임버에 반도체 기판을 로딩한 후 채임버내의 기압 소정 기압대로 조절하고 이와 더불어 내부 온도를 약 850℃가 되게 조절한다.
상기 채임버내에 N2O 가스를 채임버 내부를 N2O 가스 분위기로 재차 변화시킨 후 채임버내에 반응가스로서 SiH4가스를 주입하면서 채임버에 내장된 소오스 전극과 타게트 전극에 전력을 공급하여 화학 기상증착법으로 상기 반도체 기판의 표면에 약 300Å 정도의 산화규소막을 형성한다.
산화 규소막이 완성된 후 상기 채임버에 N2가스를 과량 주입(Cycle purge)하여 잔류 가스를 전량 배출한 후, 다시 상기 채임버내의 기압을 약 253mtorr정도의 기압대로 강압한다.
압력조절이 이루어진 후에는 상기 채임버내에 반응가스로 SiH4를 주입하여 전기한 바와 같은 화학 기상증착법으로 상기 반도체기판의 산화 규소막의 표면에 약 1000Å 정도의 다결정실리콘층을 형성한다.
다결정실리콘층의 형성이 완료되면, 다시 상기 채임버에 N2가스를 과량 주입하여 잔류 가스를 전량 배출하고 이에 이어 상기 채임버내의 기압과 온도를 설정 소정 범위내로 조절하는 제2기압 및 온도를 250mtorr 및 780℃ 정도가 되도록 조절한다.
상기 단계에 이어 상기 채임버내에 NH3가스를 주입하여 채임버내의 분위기를 NH3가스분위기가 되게 한다.
분위기 조정이 완료되면, 상기 채임버내에 NH3, SiH2Cl2가스를 공급하면서 전기한 바와 같은 화학기상 증착법으로 2000Å 정도의 질화 규소막을 형성한다.
최상위층의 질화규소막이 완성되면 상기 채임버를 상압으로 승압한 후 상기 채임버로부터 반도체 기판을 회수한다.
이상과 같은 단계들에 의해서 반도체 기판에 대한 성막이 완료되게 되는데, 이에 후속되는 통상의 사진 식각법을 통해 액티브 영역과 필드 영역을 구분한 후 필드 영역을 산화처리하며, 이에 이어 습식 식각법과 건식 식각법을 통해 상기 질화막과 산화막을 제거하고, 이들 사이의 다결정실리콘막은 건식 식각법으로 제거하여 반도체 기판에 대한 소자 구분 작업을 완료한다.
이러한 제공정을 수행하는 본 발명의 제조 장치의 개요도가 제3도에 도시되어 있다. 이것은, 저압 화학기상 증착 장치로서 외부 전력 공급장치에 연결되는 타게트 전극과 소오스 전극이 내장되며, 가스 배출구 및 유입구를 가지는 진공 채임버(1)를 갖춘다. 그리고 상기 진공 채임버로부터 개스를 배기하는 배기장치(2)가 추가되고, 이와 더불어 상기 진공채임버(1)에 SiH4, N2, N2O, NH3, SiH2Cl2로 이루어지는 그룹중 선택된 최소한 하나의 가스를 선택적으로 공급할 수 있는 가스 공급장치(3)도 구비한다.
상기 가스 공급장치는 가스종류별의 가스 유동라인을 가지며, 가스유동라인상에는 가스의 유통을 제어하는 체크밸브, 솔레노이드 밸브, 필터등을 구비한다. 상기 솔레이드 밸브는 중앙제어 시스템에 의해 상기 화학기상증착장치와 더불어 원격제어된다.
이러한 구성의 본 발명 장치는 전술한 방법과 같은 수순으로 제어되는데, 하나의 특징은 한번 로딩된 반도체 기판에 대해 동일 채임버 내에서 3개층의 성막 공정이 수행되고, 이를 통해 반도체 기판은 외기에 의해 영향을 받지 않으므로 자연 산화물층이 형성이 극히 억제되게 된다.
결과적으로 상기 장치에서의 성막 단계에 이은 후속 산화처리에 있어서, 반도체 소자의 신뢰성과 고집적화를 방해하는 계면간의 산화물이 생성이 억제되고, 이와 동시에 필드영역의 산화막의 새부리가 극히 제한적을 형성되게 된다.
이러한 본원 발명은 초고집적화된 반도체 소자, 예를 들면 64MB 이상의 메모리 용량을 가지는 반도체 소자 제조에 매우 적합하다.
Claims (3)
- 진공 채임버 내에 N2가스를 장입하는 제1분위기 조절단계와, 상기 채임버에 반도체기판을 설치하는 로딩단계와, 채임버 내의 기압과 온도를 소정 범위내로 조절하는 제1압력 및 온도 조절단계 ; 와 상기 채임버 내에 N2O 가스를 주입하여 채임버 내부를 N2O 가스 분위기로 변화시키는 제2분위기 조절단계 ; 와 상기 채임버 내에 반응가스로서, SiH4가스를 주입하여 화학 기상 증착법으로 상기 반도체기판의 표면에 산화규소막을 성장시키는 산화막 형성단계 ; 와 상기 채임버에 반응가스로 SiH4를 주입하여 화학 기상 증착법으로 상기 반도체기판의 산화규소막의 표면에 다결정실리콘층을 형성하는 다결정실리콘막 단계 ; 와 상기 채임버에 N2가스를 과량 주입하면서 잔류 가스를 배출하는 제1배기단계 ; 와 상기 채임버 내를 소정 기압대로 조절 강압하는 제1압력조절 단계 ; 와 상기 채임버 내에 N2가스를 과량 주입하여 잔류 가스를 배기하는 제2배기단계 ; 와 상기 채임버 내의 기압과 온도를 설정 소정범위 내로 조절하는 제2기압 및 온도조절단계 ; 와 상기 채임버 내에 NH3가스를 주입하여 분위기를 변경하는 제3분위기 조절단계 ; 와 상기 채임버 내에 NH3, SiH2Cl2가스를 주입하여 화학 기상 증착법으로 소정 두께의 질화규소막을 형성하는 질화규소막 형성단계 ; 와 상기 채임버를 상압으로 압력을 조절하는 제3압력 조절단계 ; 와 상기 채임버로부터 반도체기판을 회수하는 언로딩단계 ; 를 포함하는 것을 특징으로 하는 반도체기판의 산화규소막-다결정실리콘막-질화규소막 형성방법.
- 제1항에 있어서, 상기 제1온도 조절단계에 있어서의 조절온도는 실질적으로 850℃이며, 제2압력 조절단계에 있어서의 조절기압은 253mtorr이며, 제3기압 및 온도 조절단계에 있어서의 조절기압과 온도는 250mtorr 및 780℃인 것을 특징으로 하는 반도체기판의 산화규소막-다결정실리콘막-질화규소막 형성방법.
- 제1항 및 제2항 중 어느 한 항에 있어서, 실질적으로 상기 산화막의 두께는 300Å, 다결정실리콘은 1,100Å, 질화규소는 2,000Å인 것을 특징으로 하는 반도체기판의 산화규소막-다결정실리콘막-질화규소막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017447A KR940008371B1 (ko) | 1991-10-04 | 1991-10-04 | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017447A KR940008371B1 (ko) | 1991-10-04 | 1991-10-04 | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930009013A KR930009013A (ko) | 1993-05-22 |
| KR940008371B1 true KR940008371B1 (ko) | 1994-09-12 |
Family
ID=19320820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910017447A KR940008371B1 (ko) | 1991-10-04 | 1991-10-04 | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008371B1 (ko) |
-
1991
- 1991-10-04 KR KR1019910017447A patent/KR940008371B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009013A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2777644B2 (ja) | 半導体製造方法および窒化物のデポジション方法 | |
| US20060121211A1 (en) | Chemical vapor deposition apparatus and chemical vapor deposition method using the same | |
| US20010021565A1 (en) | Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process | |
| EP1069597B1 (en) | Apparatus and method for manufacturing semiconductor device | |
| US20220238311A1 (en) | Substrate processing method and substrate processing apparatus | |
| KR940008371B1 (ko) | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 | |
| JPH08264618A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| US6962728B2 (en) | Method for forming ONO top oxide in NROM structure | |
| US6150226A (en) | Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers | |
| JP3400756B2 (ja) | 半導体素子の製造方法 | |
| KR100303918B1 (ko) | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 | |
| KR100299914B1 (ko) | 반도체디바이스제조방법 | |
| JPH0927457A (ja) | 薄膜堆積方法 | |
| JPH0513348A (ja) | 半導体製造装置 | |
| US20050118777A1 (en) | Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates | |
| TW202345264A (zh) | 高壓基板處理裝置以及利用所述處理裝置的基板用高壓化學氣相沉積方法 | |
| KR0171982B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| GB2327299A (en) | Method of manufacturing silicon hemispherical grains | |
| JPH06232116A (ja) | シリコン酸化膜の成膜方法 | |
| KR0162006B1 (ko) | 캐패시터 구조 및 그 제조 방법 | |
| KR100331964B1 (ko) | 원자층 증착 설비 및 이를 이용한 원자층 증착 방법 | |
| KR100269279B1 (ko) | 반도체장치제조방법 | |
| US9093274B2 (en) | Method of manufacturing semiconductor device using inert, material, and oxidation-reduction gases | |
| KR19980055906A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH0653209A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |