KR0171982B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents

반도체 소자의 필드 산화막 형성방법 Download PDF

Info

Publication number
KR0171982B1
KR0171982B1 KR1019950046244A KR19950046244A KR0171982B1 KR 0171982 B1 KR0171982 B1 KR 0171982B1 KR 1019950046244 A KR1019950046244 A KR 1019950046244A KR 19950046244 A KR19950046244 A KR 19950046244A KR 0171982 B1 KR0171982 B1 KR 0171982B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
substrate
forming
chamber
Prior art date
Application number
KR1019950046244A
Other languages
English (en)
Other versions
KR970053365A (ko
Inventor
박인옥
박태윤
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950046244A priority Critical patent/KR0171982B1/ko
Priority to JP8336427A priority patent/JPH09312287A/ja
Priority to TW085114836A priority patent/TW375792B/zh
Priority to US08/756,893 priority patent/US5926724A/en
Priority to DE19649917A priority patent/DE19649917B4/de
Priority to CN96123452A priority patent/CN1101595C/zh
Publication of KR970053365A publication Critical patent/KR970053365A/ko
Application granted granted Critical
Publication of KR0171982B1 publication Critical patent/KR0171982B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법을 개시한다. 개시된 방법은 실리콘 기판을 반응 챔버내에 장입하고 반응 가스를 주입하여 박막의 산화막을 형성하는 단계; 연속적으로 동일 챔버내에서 주입 가스 및 챔버내의 온도를 달리하여 상기 산화막 상부에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막이 형성된 기판을 상기 반응 챔버내에서 반출하여 별도의 반응 챔버내로 장입하는 단계; 상기 폴리실리콘막이 형성된 기판이 장입된 챔버내에 반응 가스를 주입하여 실리콘 질화막을 형성하는 단계; 상기 기판을 반응 챔버내에서 반출하는 단계; 상기 반출된 기판을 사진 식각 공정에 의하여 상기 기판상의 실리콘 질화막 상부에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 상기 기판상의 산화막과 폴리실리콘막 및 실리콘 질화막을 식각하는 단계; 및 상기 식각에 의하여 노출된 실리콘 기판 부분을 선택적 산화시키는 단계를 포함하고, 본 발명에 의하면, 기판의 오염을 방지시켜 제품의 수율 증대 및 생산성을 향상시킬 수 있다.

Description

반도체 소자의 필드 산화막 형성방법
제1도는 종래의 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 도면.
제2도(a)내지 (c)는 본 발명의 일실시예에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 박막의 산화막
13 : 폴리실리콘막 14 : 실리콘 질화막
15 : 필드 산화막
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 선택적 산화에 의한 필드 산화막 형성 공정시 산화 저지막을 제조하기 위한 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
통상적으로, 반도체 소자의 소자간의 분리를 이루기 위하여 현재에 이용되는 방법은 로코스(LOCOS: LoCal Oxidation of Silicon)에 의한 필드 산화막 형성방법이다. 이 방법은 실리콘 기판상에 열산화막과 실리콘 질화막을 순차적으로 형성하고, 필드 산화막 예정 영역의 실리콘 질화막 및 열산화막을 제거한 다음, 선택적 열산화 공정을 진행하면, 소정 크기의 필드 산화막을 형성하게 된다. 그러나, 상기와 같은 방법은 필드 산화막을 형성하기 위한 열산화 공정시 질화막 하부의 열산화막까지 산화영역이 침투되는 버드 빅(bird beak) 현상이 발생되어, 반도체 소자의 활성 영역을 감소시키는 치명적인 영향을 주는 문제점이 있고, 또한 상기 실리콘 질화막에 대한 스트레스가 하부의 열산화막을 통하여 기판에 직접 전해지는 문제점을 지니고 있었다.
따라서, 종래에는 폴리실리콘막을 실리콘 질화막과 열산화막 사이에 개재하여 버드빅 및 스트레스를 완화할 수 있는 PBLOCOS(poly buffered LOCOS)방법이 제안되었는데, 이 발명은 제1도에 도시된 바와 같이, 에피텍셜 성장된 베어(bare) 실리콘 기판(1)을 900℃ 이상의 고온의 확산로에 장입하고, 상기 확산로내에 O2와 H2가스를 주입하여 열산화 공정을 진행하게 되면, 상기 실리콘 기판부가 소정 깊이, 예를들어 150 내지 250Å정도 산화되어 박막의 열산화막(2)이 형성된다. 그런다음, 상기 열산화막(2)을 형성하고, 상기 열산화막(2)이 형성된 실리콘 기판(1)을 고온의 확산로에서 반출한후, 상기 실리콘 기판(1)을 LPCVD(low temperature chemical vapor deposition)챔버내로 장입한다. 그리고, 상기 LPCVD챔버내에 SiH4가스를 주입하고, 상기 가스를 열분해하여 500Å정도의 폴리실리콘막(3)을 형성한다.
그리고 나서, 상기 폴리실리콘막(3)이 형성된 실리콘 기판(1)을 반츨하여, 준비된 다른 LPCVD챔버로 장입한다. 이어서, 상기 실리콘 기판(1)이 장입된 LPCVD 챔버내에 NH3가스와 DCS(dichlorosilane : SiH2Cl2)가스를 주입하여 1000 내지 2000Å두께의 실리콘 질화막(4)을 형성한다. 그런다음, 상기 챔버에서 실리콘 기판을 반출하고,상기 형성된 실리콘 질화막과 폴리실리콘층 및 열산화막의 소정 부분 즉, 필드 산화막 예정 부분을 사진 식각 공정에 의하여 형성된 마스크의 형태로 식각한다음, 선택적으로 산화하여 필드 산화막(5)을 형성한다.
그러나, 상기와 같은 종래의 필드 산화막 형성방법에 따르면, 실리콘 기판의 열산화 공정시, 900℃이상의 고온에서 실리콘 기판을 열산화시키므로, 실리콘 기판이 유실되는 문제점이 발생하였으며, 이로 인하여 기판내의 불순물 특성이 변화되었다. 또한 상기 각각의 성장 저지막을 형성하기 위하여는 각기 다른 반응 챔버내에서 형성하여야 하므로, 웨이퍼내에 장입 및 반출시 기판 표면에 오염이 발생하게 되어 제품의 특성 열화와 수율이 감소되는 문제점이 발생하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로,필드 산화막을 성장시키기 위한 성장 저지막 형성시 열산화막 형성으로 인한 실리콘 기판의 유실 및 불순물 특성의 변화를 방지할 뿐만 아니라, 동일한 장비내에서 연속적으로 산화막과 폴리실리콘막을 형성하여 웨이퍼의 오염을 방지시켜 제품의 수율 증대 및 생산성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 실리콘 기판을 반응 챔버내에 장입하고 반응 가스를 주입하여 박막의 산화막을 형성하는 단계; 연속적으로 동일 챔버내에서 주입 가스 및 챔버내의 온도를 달리하여 상기 산화막 상부에 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막이 형성된 기판을 상기 반응 챔버내에서 반출하여 별도의 반응 챔버내로 장입하는 단계; 상기 폴리실리콘막이 형성된 기판이 장입된 챔버내에 반응 가스를 주입하여 실리콘 질화막을 형성하는 단계; 상기 기판을 반응 챔버내에서 반출하는 단계; 상기 반출된 기판을 사진 식각 공정에 의하여 상기 기판상의 실리콘 질화막 상부에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 상기 기판상의 산화막과 폴리실리콘막 및 실리콘 질화막을 식각하는 단계; 및 상기 식각에 의하여 노출된 실리콘 기판 부분을 선택적 산화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법을 제공한다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.
첨부한 도면 제2도(a)내지 (c)는 본 발명의 일실시예에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 단면도이다.
먼저, 제2도(a)에 도시된 바와 같이, 소자가 형성되지 않은 실리콘기판(11)을 LPCVD 챔버내에 장입한다음, 상기 챔버내의 압력을 200 내지 700mTorr 정도로 조절하고, 챔버내의 온도를 800 내지 850℃온도로 유지한다. 그리고나서, 상기 챔버내에 N2O가스와 SiH4가스를 산화막의 두께가 150 내지 200Å이 될 때까지 주입하여 박막의 산화막(12)을 형성한다. 이때, 상기 박막의 산화막은 실리콘 기판은 전혀 반응하지 않고, 반응 가스에 의하여 형성되므로써 기판 실리콘의 소모 및 불순물의 분포 특성에 전혀 영향을 주지 않는다. 이렇게하여, 박막의 신화막(12)이 형성되면 SiH4가스의 주입을 중단하고, N2O가스만을 계속 공급하면서 반응 챔버내의 온도를 600 내지 650℃가 되도록 한다. 그런다음, 폴리실리콘을 형성하기 위한 적정 온도가 되면, N2O 가스의 공급을 중단하고, SiH4가스만을 공급하여, 상기 SiH4가스의 열분해 반응으로 인해 400 내지 600Å정도의 얇은 폴리실리콘막(13)을 형성한다. 그런다음, 상기 반응 챔버내의 SiH4가스의 공급을 중단하고, 반응 챔버 내부의 압력을 대기압 상태로 조절하여 폴리실리콘막이 형성된 실리콘 기판(11)을 반출한다.
이어서, 제2도(b)에 도시된 바와 같이, 반출된 기판을 별도의 LPCVD챔버내에 장입하고, 상기 반응 챔버내에 NH3가스와 DCS가스를 주입하여 1000 내지 2000Å정도의 실리콘 질화막(14)을 상기 폴리실리콘 상부에 형성한다.
그런다음, 상기 실리콘 질화막(14)까지 형성된 실리콘 기판(11)을 LPCVD챔버에서 반출하고, 사진 식각 공정을 진행하여 필드 산화막 예정 부분이 노출되도록 실리콘 질화막(14)상부에 마스크 패턴(도시되지 않음)을 형성한후, 그의 형태로 하부의 실리콘 질화막과 폴리실리콘 및 박막의 산화막을 제거한다음, 고온에서 열산화 공정을 진행하면, 제2도(c)에 도시된 바와 같이, 상기 실리콘 질화막(14)이 존재하고 있는 성장 저지막 부분을 제외한 영역에는 선택적 산화되어 필드 산화막(15)을 형성하게 된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 선택적 산화에 의한 필드 산화막을 형성하기 위한 성장 저지막의 형성시, N2O 가스와 SiH4가스에 의하여 박막의 산화막을 형성하고, 동일 챔버내에서 연속적으로 폴리실리콘막을 형성하여 실리콘 기판의 유실 및 불순물 분포 특성의 변화를 방지하고, 동일한 장비내에서 연속적으로 산화막과 폴리실리콘막을 형성하여 웨이퍼의 오염을 방지시켜 제품의 수율 증대 및 생산성을 향상시킬 수 있다.

Claims (8)

  1. 실리콘 기판을 반응 챔버내에 장입하고 반응 가스를 주입하여 박막의 산화막을 형성하는 단계; 연속적으로 동일 챔버내에서 주입 가스 및 챔버내의 온도를 달리하여 상기 산화막 상부에 폴리실리콘막을 형성하든 단계; 상기 폴리실리콘막이 형성된 기판을 상기 반응 챔버내에서 반출하여 별도의 반응챔버내로 장입하는 단계; 상기 폴리실리콘막이 형성된 기판이 장입된 챔버내에 반응 가스를 주입하여 실리콘 질화막을 형성하는 단계; 상기 기판을 반응 챔버내에서 반출하는 단계; 상기 반출된 기판을 사진 식각 공정에 의하여 상기 기판상의 실리콘 질화막 상부에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 상기 기판상의 산화막과 폴리실리콘막 및 실리콘 질화막을 시각하는 단계; 및 상기 식각에 의하여 노출된 실리콘 기판 부분을 선택적으로 산화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제1항에 있어서, 상기 박막의 산화막을 형성하는 단계에서, 반응 챔버내의 압력은 200 내지 700mTorr 이고, 온도는 800 내지 850℃범위를 유지시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 박막의 산화막을 형성하기 위하여 N2O 가스와 SiH4가스를 주입하여 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  4. 제3항에 있어서, 상기 박막의 산화막 두께는 150 내지 200Å인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  5. 제1항에 있어서, 상기 폴리실리콘을 형성하는 단계에서의 주입가스는, 폴리실리콘을 증착하기 위한 온도가 될 때까지는 N2O 가스를 주입하다가, 적정온도가 되면 SiH4가스만을 주입하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  6. 제5항에 있어서, 상기 폴리실리콘을 형성하기 위한 적정 온도는 600 내지 650℃인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  7. 제5항 또는 제6항에 있어서6, 상기 폴리실리콘막의 두께는 400 내지 600Å인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  8. 제1항에 있어서, 상기 박막의 산화막과 폴리실리콘막 및 실리콘 질화막을 형성하기 위한 반응 챔버는 LPCVD 챔버인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
KR1019950046244A 1995-12-02 1995-12-02 반도체 소자의 필드 산화막 형성방법 KR0171982B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950046244A KR0171982B1 (ko) 1995-12-02 1995-12-02 반도체 소자의 필드 산화막 형성방법
JP8336427A JPH09312287A (ja) 1995-12-02 1996-12-02 半導体デバイスのフィールド酸化膜の製造方法
TW085114836A TW375792B (en) 1995-12-02 1996-12-02 Device isolation technology
US08/756,893 US5926724A (en) 1995-12-02 1996-12-02 Device isolation technology
DE19649917A DE19649917B4 (de) 1995-12-02 1996-12-02 Verfahren zur Isolation von Halbleitereinrichtungen
CN96123452A CN1101595C (zh) 1995-12-02 1996-12-02 半导体器件场氧化膜的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046244A KR0171982B1 (ko) 1995-12-02 1995-12-02 반도체 소자의 필드 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970053365A KR970053365A (ko) 1997-07-31
KR0171982B1 true KR0171982B1 (ko) 1999-03-30

Family

ID=19437483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046244A KR0171982B1 (ko) 1995-12-02 1995-12-02 반도체 소자의 필드 산화막 형성방법

Country Status (6)

Country Link
US (1) US5926724A (ko)
JP (1) JPH09312287A (ko)
KR (1) KR0171982B1 (ko)
CN (1) CN1101595C (ko)
DE (1) DE19649917B4 (ko)
TW (1) TW375792B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206282A (zh) * 2015-04-29 2016-12-07 北大方正集团有限公司 半导体器件上形成场氧化层的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1188419A (en) * 1981-12-14 1985-06-04 Yung-Chau Yen Nonvolatile multilayer gate semiconductor memory device
JPS61210638A (ja) * 1985-03-15 1986-09-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61247055A (ja) * 1985-04-24 1986-11-04 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4818235A (en) * 1987-02-10 1989-04-04 Industry Technology Research Institute Isolation structures for integrated circuits
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
JPH03257935A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置の製造方法
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers
US5192707A (en) * 1991-07-31 1993-03-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
JPH07130836A (ja) * 1993-11-01 1995-05-19 Matsushita Electric Ind Co Ltd 素子分離の形成方法
DE69424759T2 (de) * 1993-12-28 2001-02-08 Applied Materials Inc Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren
JPH07201840A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US5643825A (en) * 1994-12-29 1997-07-01 Advanced Micro Devices, Inc. Integrated circuit isolation process

Also Published As

Publication number Publication date
US5926724A (en) 1999-07-20
JPH09312287A (ja) 1997-12-02
CN1101595C (zh) 2003-02-12
DE19649917B4 (de) 2010-06-02
TW375792B (en) 1999-12-01
CN1160286A (zh) 1997-09-24
KR970053365A (ko) 1997-07-31
DE19649917A1 (de) 1997-06-05

Similar Documents

Publication Publication Date Title
US4395438A (en) Low pressure chemical vapor deposition of silicon nitride films
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
US6642128B1 (en) Method for high temperature oxidations to prevent oxide edge peeling
US6380606B1 (en) Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
KR0171982B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100204796B1 (ko) 소자 격리 산화막 제조 방법
EP0206445A2 (en) Process for forming a semiconductor cell in a silicon semiconductor body and a mixed CMOS/bipolar integrated circuit formed in a plurality of such cells
EP0822274A2 (en) Method for manufacturing epitaxial wafer
KR100190363B1 (ko) 반도체 소자의 소자분리 방법
KR100479172B1 (ko) 선택적다결정실리콘산화법을이용한필드산화막형성방법
US7547646B2 (en) Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
KR100203297B1 (ko) 반도체 소자의 마스크막 형성방법
US20030134485A1 (en) Well-drive anneal technique using preplacement of nitride films for enhanced field isolation
KR100327604B1 (ko) 트렌치 격리영역 형성방법
US9391133B2 (en) Capacitor and preparation method thereof
JP2975496B2 (ja) 素子分離構造の形成方法
KR100498419B1 (ko) 반도체소자에사용되는실리콘리치질화막형성방법
KR100335483B1 (ko) 반도체소자의스페이서형성방법
JP3194807B2 (ja) 素子分離構造の形成方法
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
KR100253268B1 (ko) 반도체 소자 절연방법
KR960010461B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
KR101006512B1 (ko) 엠이이엘 소자의 제조방법
KR100511917B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee