JPS61210638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61210638A JPS61210638A JP60053049A JP5304985A JPS61210638A JP S61210638 A JPS61210638 A JP S61210638A JP 60053049 A JP60053049 A JP 60053049A JP 5304985 A JP5304985 A JP 5304985A JP S61210638 A JPS61210638 A JP S61210638A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- oxide film
- nitride film
- pad oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、選択酸化による素子分離（ＬＯＯＯ８法）を
用いた半導体装置の製造方法に関する。
用いた半導体装置の製造方法に関する。
本発明は半導体集積回路の素子間分離技術の一つである
ＬＯＯＯ８法において、パッド酸化シリコン膜を７００
℃以上の高温で化学気相成長法により形成し、それと同
じ炉でＬＯＯＯ８ｉｌ化のマスクとなる窒化シリコン膜
を化学気相成長法により連続的に形成することにより、
プロセスの低温化、簡略化および汚染防止ｆｆｉ’ＯＴ
能とするものである。
ＬＯＯＯ８法において、パッド酸化シリコン膜を７００
℃以上の高温で化学気相成長法により形成し、それと同
じ炉でＬＯＯＯ８ｉｌ化のマスクとなる窒化シリコン膜
を化学気相成長法により連続的に形成することにより、
プロセスの低温化、簡略化および汚染防止ｆｆｉ’ＯＴ
能とするものである。
従来ＬＯＯＯ８法におけるパッド酸化膜は９００℃以上
の熱酸化により形成されていた。つぎにウェハを熱酸化
炉から取り出し、洗浄工程等を経た後化学気相成長炉（
Ｃ！ＶＤ炉）に入れて窒化ケイ紫膜を堆積していた。
の熱酸化により形成されていた。つぎにウェハを熱酸化
炉から取り出し、洗浄工程等を経た後化学気相成長炉（
Ｃ！ＶＤ炉）に入れて窒化ケイ紫膜を堆積していた。
しかしながら、パッド酸化膜の酸化温度は９００℃以上
と比較的高温であり、しかも高温であればある程最終的
なＬＯＣ！Ｏ８構造におけるノ（−ズビークが小さくな
る。また、）くラド酸化温度が高い種半導体基板結晶に
誘起される転位が発生しにくくなる。すなわち・くラド
酸化一度は高い程有オリということになるが、高温処理
全行うとノくラド岐化前に形成されているウェル等の拡
散層の拡がりが問題となり、また高温処理は時間金費や
丁というデメリツ）％持っている。
と比較的高温であり、しかも高温であればある程最終的
なＬＯＣ！Ｏ８構造におけるノ（−ズビークが小さくな
る。また、）くラド酸化温度が高い種半導体基板結晶に
誘起される転位が発生しにくくなる。すなわち・くラド
酸化一度は高い程有オリということになるが、高温処理
全行うとノくラド岐化前に形成されているウェル等の拡
散層の拡がりが問題となり、また高温処理は時間金費や
丁というデメリツ）％持っている。
もう一つの問題は、パッド酸化は酸化炉で行い窒化ケイ
素膜はＯＶＤ炉で堆積するという工程の複雑さである。
素膜はＯＶＤ炉で堆積するという工程の複雑さである。
ある炉から別の炉へのウエノ１の移動は大変な作業であ
り、通常はこの間に洗浄工程等が入り工程はさらに複雑
化される。
り、通常はこの間に洗浄工程等が入り工程はさらに複雑
化される。
工程の複雑さに加えて、炉から炉へのウエノ・の移動に
は汚染が避けられないという問題もある。
は汚染が避けられないという問題もある。
この汚染物がＬＯＣＯ８酸化後の窒化ケイ素膜ミバツド
酸化膜のエツチングの際にも除去できなかつた場合、そ
れらは活性領域に形成される素子特性全悪化させ、結果
的に製品歩留の低下につながる。
酸化膜のエツチングの際にも除去できなかつた場合、そ
れらは活性領域に形成される素子特性全悪化させ、結果
的に製品歩留の低下につながる。
以上に述べた問題点全克服するために、本発明では、パ
ッド酸化膜を７００℃の高温で化学気相成長法により形
成し、続いてそれと同じ炉で窒化シリコン膜を連続的に
堆Ｊ資した。
ッド酸化膜を７００℃の高温で化学気相成長法により形
成し、続いてそれと同じ炉で窒化シリコン膜を連続的に
堆Ｊ資した。
高温化学気相成長法による酸化膜は非常に緻密である。
特に減圧化学気相成長法による膜は１００又程度捷で薄
膜化しても均一で緻密な膜を得ることができる。８５０
℃〜９００℃で形成した膜は誘電率、屈折率等の物理的
性質およびＩ−Ｖ、Ｃ！−Ｖ等の電気的性質共に１００
０℃のドライ熱酸化膜と同様である。故にパッド酸化膜
としてストレス緩和の役割全充分に果すことができ、プ
ロセスの低温化が可能となる。
膜化しても均一で緻密な膜を得ることができる。８５０
℃〜９００℃で形成した膜は誘電率、屈折率等の物理的
性質およびＩ−Ｖ、Ｃ！−Ｖ等の電気的性質共に１００
０℃のドライ熱酸化膜と同様である。故にパッド酸化膜
としてストレス緩和の役割全充分に果すことができ、プ
ロセスの低温化が可能となる。
また、パッド敏化膜と窒化シリコン膜を化学気相成長法
で行った場合、これらは同じ炉内で連続的に堆積するこ
とが可能である。この方法により作業者の負担は軽減さ
れ、スループットは２〜３倍になる。
で行った場合、これらは同じ炉内で連続的に堆積するこ
とが可能である。この方法により作業者の負担は軽減さ
れ、スループットは２〜３倍になる。
さらに、同炉内処理によりパッド酸化膜／窒化シリコン
膜界面が汚染される心配が全くなくなり製品歩留の向上
が期待される。
膜界面が汚染される心配が全くなくなり製品歩留の向上
が期待される。
本発明の実施例全第１図から第４図紫用いて説明する。
半導体基板１上に置温化学気相成長によるパッド酸化膜
２と窒化シリコン膜６を連続的に堆積する（第１図）。
２と窒化シリコン膜６を連続的に堆積する（第１図）。
パッド酸化膜５の形成条件は、ＳｉＨ，０４とＮ、Ｏの
混合ガス１ｍｂａｒ、 ８５０℃〜９００℃程度が適
尚である。パッド酸化膜２堆積後は、必要であれば炉内
を一度窒素パージし、窒化シリコン膜３を従来通りの方
法で連続的に堆積する。その後は通常のＬＯＣＯ８工程
に従って、活性領域にするところ以外の窒化シリコン膜
３゜パッド酸化膜２をエツチングで敗り除き（第２図〕
。
混合ガス１ｍｂａｒ、 ８５０℃〜９００℃程度が適
尚である。パッド酸化膜２堆積後は、必要であれば炉内
を一度窒素パージし、窒化シリコン膜３を従来通りの方
法で連続的に堆積する。その後は通常のＬＯＣＯ８工程
に従って、活性領域にするところ以外の窒化シリコン膜
３゜パッド酸化膜２をエツチングで敗り除き（第２図〕
。
ＬＯＯＯ８酸化４を行って（第３図）、最後に活性領域
の窒化シリコン膜３．パッド酸化膜２を除去する（第４
図）。
の窒化シリコン膜３．パッド酸化膜２を除去する（第４
図）。
本発明により、；［ａＯＯＯ８工程におけるプロセスの
低温化、簡略化および汚染防止が可能となった。
低温化、簡略化および汚染防止が可能となった。
第１図から第４図は、本発明によるＬＯＯＯ８工程を示
す工程順の断面図である。 ２・・・・・・高温ＯＶＤパッド酸化膜６・・・・・・
ＯＶＤ窒化シリコン膜 以 上
す工程順の断面図である。 ２・・・・・・高温ＯＶＤパッド酸化膜６・・・・・・
ＯＶＤ窒化シリコン膜 以 上
Claims (2)
- （１）半導体基板表面にパッド酸化シリコン膜を７００
℃以上の高温化学気相成長法により形成する工程と、 前記パッド酸化シリコン膜上に窒化シリコン膜を形成す
る工程と、 半導体素子を形成するべき活性領域以外の分離領域の前
記窒化シリコン膜を除去する工程と、前記分離領域に分
離酸化シリコン膜を形成する工程とから成る半導体装置
の製造方法。 - （２）前記パッド酸化シリコン膜と前記窒化シリコン膜
とが化学気相成長法により連続的に形成されることを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053049A JPS61210638A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053049A JPS61210638A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61210638A true JPS61210638A (ja) | 1986-09-18 |
Family
ID=12932004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60053049A Pending JPS61210638A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851104A (ja) * | 1993-12-27 | 1996-02-20 | Natl Science Council Of Roc | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| KR100458851B1 (ko) * | 1997-08-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133573A (en) * | 1974-01-10 | 1976-03-22 | Shunpei Yamazaki | Handotaisochi seizohoho |
-
1985
- 1985-03-15 JP JP60053049A patent/JPS61210638A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133573A (en) * | 1974-01-10 | 1976-03-22 | Shunpei Yamazaki | Handotaisochi seizohoho |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851104A (ja) * | 1993-12-27 | 1996-02-20 | Natl Science Council Of Roc | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| DE19649917B4 (de) * | 1995-12-02 | 2010-06-02 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zur Isolation von Halbleitereinrichtungen |
| KR100458851B1 (ko) * | 1997-08-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61210638A (ja) | 半導体装置の製造方法 | |
| JPS6377122A (ja) | 半導体装置の製造方法 | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| US5908659A (en) | Method for reducing the reflectivity of a silicide layer | |
| JPS5927529A (ja) | 半導体装置用ウエフアの製造方法 | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| JPH01291430A (ja) | 半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| KR100399972B1 (ko) | 반도체장치의소자분리막형성방법 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| KR100445058B1 (ko) | 반도체장치의게이트산화막형성방법 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH04177729A (ja) | 半導体素子の製造方法 | |
| JPH0431175B2 (ja) | ||
| JPH03259548A (ja) | 半導体装置の製造方法 | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPS6410106B2 (ja) |