KR0167239B1 - 반도체 소자의 격리막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 격리막 제조방법에 관한 것으로, 반도체 기판 상에 산화방지 처리된 완충막을 형성하는 공정과; 상기 완충막 상에 산화방지막을 형성하는 공정과; 상기 반도체 기판의 격리영역 상의 상기 산화방지막이나 완충막을 제거하는 공정 및; 열산화 공정에 의해 격리영역에 소자격리막을 형성하는 공정을 포함하도록 소자분리영역을 형성하므로써, 능동영역으로 확장되는 필드영역의 확장길이를 효과적으로 감소시킬 수 있을 뿐 아니라 동시에 종래 산화막을 사용하는 완충막과 동일하게 능동영역의 기판 상에서 발생하는 스트레스를 방지할수 있으며, 또한 작은 능동영역의 폭 및 필드영역의 폭을 갖는 고집적도를 갖는 반도체 소자 제조공정에도 적용할 수 있는 고신뢰성의 반도체 소자 제조기술을 구현할 수 있게 된다.

Description

반도체 소자의 격리막 제조방법

제1(a)도 내지 제1(d)도는 종래 기술에 따른 반도체 소자의 격리막 제조방법을 도시한 공정수순도.

제2(a)도 내지 제2(e)도는 본 발명의 제1 실시예에 따른 반도체 소자의 격리막 제조방법을 도시한 공정수순도.

제3(a)도 내지 제3(e)도는 본 발명의 제2 실시예에 따른 반도체 소자의 격리막 제조방법을 도시한 공정수순도.

제4(a)도 내지 제4(d)도는 본 발명의 제3 실시예에 따른 반도체 소자의 격리막 제조방법을 도시한 공정수순도.

* 도면의 주요부분에 대한 부호의 설명

100 : 기판 102 : 산화막

102' : 격리막 104 : 질화된 산화막

106,106' : 질화막

본 발명은 반도체 소자의 격리막 제조방법에 관한 것으로, 특히 고집적도를 갖는 반도체 소자 제조시 산화방지 처리된 완충막을 이용하여 격리막을 형성함으로써 용이하게 능동영역의 폭 및 필드영역의 폭을 감소시킬 수 있도록 한 반도체 소자의 격리막 제조방법에 관한 것이다.

종래 일반적으로 사용되어 온 반도체 소자의 소자분리 공정은 제1(a)도 내지 제1(d)도에 도시된 공정수순도에서 알수 있듯이 먼저, 제1(a)도와 같이 실리콘 기판(10) 위에 SiO₂로 이루어진 열산화막(12)을 증착하고, 이어서 제1(b)도에 도시된 바와 같이 상기 산화막(12) 상에 Si₃N₄로 이루어진 질화막(14)을 화학기상증착(CVD)법을 이용하여 증착한다.

그후 제1(c)도와 같이 상기 질화막(14) 및 산화막(12)을 패터닝하여 능동영역의 패턴을 형성하고, 제1(d)도에 도시된 바와 같이 상기 패턴상에 필드 이온주입하여 필드산화막(12')을 형성한다.

상기 공정에서 알수 있듯이 능동영역에 남아있는 산화막(12)은 상기 산화막 상에 증착된 질화막(14)에 의해 필드 산화막(12') 성장시 상기 능동영역에서는 더 이상 성장할 수 없게 되고, 실리콘 기판(10)이 노출된 필드영역에서만 산화막이 성장하게 된다.

여기서 필드산화막 성장시 이용되는 상기 산화막(12)은 완충막으로서 질화막(14)이 실리콘 기판(10)과 직접 접촉되어 있을때 실리콘 기판(10)위에 가해지는 스트레스를 줄임으로써 상기 실리콘 기판의 격자결함을 감소시키는 역할을 담당한다.

그러므로 상기 질화막(14)의 두께비가 클수록 상기 필드산화막(12')은 필드영역에만 한정되어 자라게 되고, 그 결과 제1(d)도에 도시된 바와 같이 필드영역에서 능동영역으로 필드산화막(12')이 확장되어 자라는 길이 L을 감소시킬 수 있게 된다.

반면, 완충막인 상기 필드산화막(12')의 두께비가 클수록 실리콘 기판(10)의 능동영역에 발생되는 스트레스를 더 작게 할 수 있으며, 그 결과 기판의 격자결함 발생을 줄일 수 있지만, 필드 산화막(12')이 성장되는 길이 L은 증가하게 된다.

따라서, 필드산화막 제조 공정에서는 이 두가지의 상반되는 요구를 모두 수용하기 위하여 상기 산화막(12)과 질화막(14)의 두께비를 적절하게 유지하는 기술이 필요하게 된다.

그러나, 상기 공정을 이용하여 반도체 소자를 제조할 경우에는 제1(d)도에 도시된 바와 같이 필드산화막 형성시 필연적으로 존재하는 필드영역의 확장길이 L로 인하여 고집적도를 갖는 반도체 소자에서 요구되는 좁은 능동영역의 폭(2L)을 정의할 수 없게 되는 문제점이 발생된다.

이에 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 산화방지 처리된 완충막을 이용하여 격리막을 제조함으로써 격리영역의 확장길이를 감소시킴과 동시에 능동영역에서 발생되는 스트레스를 줄일 수 있는 반도체소자의 격리막 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 격리막 제조방법은 반도체 기판 상에 산화방지 처리된 완충막을 형성하는 공정과; 상기 완충막 상에 산화방지막을 형성하는 공정과; 상기 반도체 기판의 격리영역 상의 상기 산화방지막이나 완충막을 제거하는 공정과; 열산화 공정에 의해 격리영역에 소자격리막을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

상기 공정 결과, 능동영역으로 확장되는 격리막의 확장길이를 효과적으로 줄일 수 있게 된다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

본 발명은 격리막의 수평확장길이 L을 감소시키면서 동시에 능동영역의 기판에 발생되는 스트레스를 감소시키고자 종래에 일반적으로 사용하던 완충막인 산화막을 암모니아(NH₃), N₂O 또는 NO 가스분위기에서 900℃ 이상의 온도로 열처리한 질화된 산화막으로 대치하여 격리막을 제조토록 하는데 주안점을 둔것으로, 이를 이용한 반도체 제조공정을 제2도 내지 제4도에 도시된 실시예들을 참조하여 살펴본다.

먼저, 제1 실시예로서 제2(a)도 내지 제2(e)도에 도시된 공정수순도를 이용하여 본 발명에 따른 반도체 소자의 소자분리 공정을 설명한다.

우선 제2(a)도에 도시된 바와 같이 실리콘 기판(100) 상에 산화막(102)을 성장시킨 후 암모니아 가스를 사용하여 900℃ 이상의 고온으로 열처리하여 제2(b)도에 도시된 바와 같이 질화된 산화막(104)을 50 - 600Å의 두께로 형성한다.

그후 제2(c)도 내지 제2(e)도에 도시된 바와 같이 종래와 동일한 방법으로 상기 질화된 산화막(104) 상에 질화막(106)을 성장시킨 후 상기 질화막(106) 및 질화된 산화막(104)을 패터닝하여 능동영역의 패턴을 형성하고, 상기 패턴 상에 필드 이온주입하여 격리막(102')을 형성함으로써 본 공정을 완료한다.

다음으로, 제2 실시예로서 제3(a)도 내지 제3(e)도에 도시된 공정수순도를 이용하여 본 발명에 따른 반도체 소자의 소자분리 공정을 설명한다.

상기 실시예는 제1 실시예에서 언급된 완충막인 질화된 산화막을 성장시키는 또 다른 방법을 제시한 것으로, 먼저 제3(a)도 내지 제3(b)도에 도시된 바와 같이 실리콘 기판(100) 위에 형성된 산화막(102) 상에 화학기상증착(CVD)법으로 50 - 1000Å 정도의 두께를 갖는 질화막(106)을 성장시킨 후 900℃이상의 고온에서 N₂또는 Ar 분위기로 열처리하여 제3(c)도에 도시된 바와 같이 60 - 600Å 정도의 두께를 갖는 질화된 산화막(104)을 형성한다.

그후 제3(c)도 내지 제3(e)도에 도시된 바와 같이 종래와 동일한 방법으로 상기 질화막(106) 상에 다시 질화막(106')을 성장시킨 뒤 이를 패터닝하고, 필드 이온주입하여 격리막(102')을 형성함으로써 본 공정을 완료한다.

계속해서, 제3 실시예로서 제4(a)도 내지 제4(d)도에 도시된 공정수순도를 이용하여 본 발명에 따른 반도체 소자의 소자분리 공정을 설명한다.

상기 실시예는 제4(a)도에 도시된 바와 같이 실리콘 기판(100) 위에 직접 N₂0 가스 또는 NO 가스를 포함한 분위기에서 50 - 600Å 정도의 두께를 갖는 질화된 산화막(104)을 형성한 후 제4(b)도 내지 제4(d)도에 도시된 바와 같이 종래와 동일한 방법으로 상기 질화된산화막(104) 상에 질화막(106)을 화학기상증착법으로 성장시킨 뒤 이를 패터닝하고, 필드 이온주입하여 격리막(102')을 형성함으로써 본 공정을 완료한다.

그 결과, 상기 제2도 내지 제4도에 도시된 공정수순도에서 알수 있듯이 능동영역의 실리콘 기판(100) 계면에는 질소기를 포함하는 완충막(104)이 형성되고, 격리영역에는 산화막으로 이루어진 격리막(102')이 형성된다.

따라서 능동영역 위에 남아있는 상기 질화막(106)과 질화된 산화막(104)은 격리막(102')이 능동영역으로 확장되어 성장하는 것을 막아주게 되며, 이로 인해 제2(e)도에 도시된 격리영역의 확장길이 L'은 종래 제1(d)도에서 제시된 L보다 작은 길이를 가지게 되므로 좁은 능동영역의 폭 및 격리영역의 폭을 갖는 높은 집적도의 반도체 소자 제조에도 상기 기술을 적용할 수 있게 되고, 또한 상기 질소기를 포함하는 완충막(104)은 산화막을 사용하는 완충막과 동일하게 질화막이 실리콘 기판에 직접 접해 있을때 발생되던 스트레스를 방지할 수 있게 된다.

상술한 바와 같이 본 발명에 의하면, 능동영역으로 확장되는 격리영역의 확장길이를 효과적으로 감소시킬 수 있을 뿐 아니라 동시에 종래 산화막을 사용하는 완충막과 동일하게 능동영역의 기판 상에서 발생하는 스트레스를 방지할 수 있으며, 또한 작은 능동영역의 폭 및 격리영역의 폭을 갖는 고집적도를 갖는 반도체 소자 제조공정에도 적용할 수 있는 잇점을 가지게 된다.

Claims (3)

1. 반도체 기판 상에 산화막을 성장시킨후 질소가스 분위기에서 900℃이상의 온도로 열처리하여 산화방지 처리된 완충막을 형성하는 공정과; 상기 완충막 상에 산화방지막을 형성하는 공정과; 상기 반도체 기판의 격리영역 상의 상기 산화방지막이나 완충막을 제거하는 공정과; 열산화 공정에 의해 격리영역에 소자격리막을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 제조방법.
2. 제1항에 있어서, 산화방지 처리된 완충막을 형성하는 공정은 반도체 기판 상에 산화막을 성장시킨 후 상기 산화막 상에 화학기상증착법으로 50-1000Å의 두께를 갖는 질화막을 증착하고 900℃ 이상의 온도에서 N₂가스 또는 Ar가스로 열처리하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 격리막 제조방법.
3. 제1항에 있어서, 산화방지 처리된 상기 완충막은 50 - 600Å의 두께로 형성됨을 특징으로 하는 반도체 소자의 격리막 제조방법.