JP3042803B2 - Ｔｆｔポリシリコン薄膜作成方法 - Google Patents
Ｔｆｔポリシリコン薄膜作成方法Info
- Publication number
- JP3042803B2 JP3042803B2 JP4032779A JP3277992A JP3042803B2 JP 3042803 B2 JP3042803 B2 JP 3042803B2 JP 4032779 A JP4032779 A JP 4032779A JP 3277992 A JP3277992 A JP 3277992A JP 3042803 B2 JP3042803 B2 JP 3042803B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- polysilicon thin
- tft
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＲＡＭ等の超ＬＳＩを
製造する方法に係り、特にＴＦＴポリシリコン薄膜を作
成する方法に関する。
製造する方法に係り、特にＴＦＴポリシリコン薄膜を作
成する方法に関する。
【０００２】
【従来の技術】半導体の微細化が進むにつれて、スピー
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、ＴＦＴに使用される薄膜として、オ
ン電流（ＩON）が大きく、オフ電流（ＩOFF ）の小さい
特性を有するポリシリコン薄膜が採用されている。
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、ＴＦＴに使用される薄膜として、オ
ン電流（ＩON）が大きく、オフ電流（ＩOFF ）の小さい
特性を有するポリシリコン薄膜が採用されている。
【０００３】従来、ＴＦＴポリシリコン薄膜を生成する
方法としては、図２に示すようにシリコンウエハ10上に
ＳｉＯ2 膜20を生成し、ＬＰ−ＣＶＤ法によりＳｉ膜30
を生成し、更に、窒素雰囲気下にてＳｉ膜30を固相成長
させてポリＳｉ膜30' を生成するという方法が採られて
いる。
方法としては、図２に示すようにシリコンウエハ10上に
ＳｉＯ2 膜20を生成し、ＬＰ−ＣＶＤ法によりＳｉ膜30
を生成し、更に、窒素雰囲気下にてＳｉ膜30を固相成長
させてポリＳｉ膜30' を生成するという方法が採られて
いる。
【０００４】
【発明が解決しようとする課題】さて、ＴＦＴポリシリ
コン薄膜の膜厚が100 Å以下である場合、ＩOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりＩOFF の値が極端
に大きくバラツキも大きくなるという問題がある。ＴＦ
Ｔポリシリコン薄膜のグレインサイズとＩoff の値とは
相関関係があり、Ｉoff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、ＴＦＴポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたＴＦＴポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、ＩOFF の値も大きくバ
ラツキも大きくなる。
コン薄膜の膜厚が100 Å以下である場合、ＩOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりＩOFF の値が極端
に大きくバラツキも大きくなるという問題がある。ＴＦ
Ｔポリシリコン薄膜のグレインサイズとＩoff の値とは
相関関係があり、Ｉoff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、ＴＦＴポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたＴＦＴポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、ＩOFF の値も大きくバ
ラツキも大きくなる。
【０００５】本発明は上記した背景のもとで創作された
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるＴＦＴポリシリコン薄膜作成方法を提供す
ることにある。
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるＴＦＴポリシリコン薄膜作成方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明にかかるＴＦＴポ
リシリコン薄膜生成方法は、ＬＰ−ＣＶＤ法によりウエ
ハ上にＳｉ薄膜を堆積させ、当該Ｓｉ薄膜にシリコンを
イオン注入することによって、Ｓｉ薄膜をアモルファス
化した後、当該アモルファス化したＳｉ薄膜を固相成長
させて膜厚が１００Å以下のポリＳｉ膜を形成し、更に
エピタキシャル成長させてＴＦＴポリシリコン膜を作成
するようにしている。
リシリコン薄膜生成方法は、ＬＰ−ＣＶＤ法によりウエ
ハ上にＳｉ薄膜を堆積させ、当該Ｓｉ薄膜にシリコンを
イオン注入することによって、Ｓｉ薄膜をアモルファス
化した後、当該アモルファス化したＳｉ薄膜を固相成長
させて膜厚が１００Å以下のポリＳｉ膜を形成し、更に
エピタキシャル成長させてＴＦＴポリシリコン膜を作成
するようにしている。
【０００７】
【実施例】以下、ＳＲＡＭ等の超ＬＳＩを製造する前工
程として、本発明にかかるＴＦＴポリシリコン薄膜作成
方法の一実施例を図１を参照して説明する。
程として、本発明にかかるＴＦＴポリシリコン薄膜作成
方法の一実施例を図１を参照して説明する。
【０００８】まず、洗浄済みのシリコンウエハ10を高温
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるＳｉＯ2 膜20を形成する。
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるＳｉＯ2 膜20を形成する。
【０００９】そしてＬＰ−ＣＶＤ法によりＳｉ2 Ｈ6 系
ガスを用いてＳｉＯ2 膜20の表面にＳｉ膜を堆積させ、
100 ÅのＳｉ膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
ガスを用いてＳｉＯ2 膜20の表面にＳｉ膜を堆積させ、
100 ÅのＳｉ膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
【００１０】次いで、Ｓｉ膜30に対してＳｉのイオン打
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリＳｉ膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリＳｉ膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
【００１１】その後、Ｓｉ2 Ｈ6 系ガスを用いたＬＰ−
ＣＶＤ法によりポリＳｉ膜40をエピタキシャル成長さ
せ、約400 ÅのポリＳｉ膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
ＣＶＤ法によりポリＳｉ膜40をエピタキシャル成長さ
せ、約400 ÅのポリＳｉ膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
【００１２】これによりシリコンウエハ10上に500 Åの
ＴＦＴポリシリコン薄膜αが作成される。なお、その後
は、ＴＦＴのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
ＴＦＴポリシリコン薄膜αが作成される。なお、その後
は、ＴＦＴのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
【００１３】本案方法はＴＦＴポリシリコン薄膜αを２
層に分けて成長させているところに特徴がある。即ち、
まず第１段階として、100 ÅのＳｉ膜30を固相成長させ
て、固相成長膜であるポリＳｉ膜40を生成する。このポ
リＳｉ膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第２段階として、このポリＳｉ膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリＳｉ膜50を生成する。エ
ピタキシャル成長は、下層のポリＳｉ膜40に転写される
形で行われるので、成長後のポリＳｉ膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、ＴＦＴポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてＩOFF の値が小さくそのバラツ
キも小さくなる。
層に分けて成長させているところに特徴がある。即ち、
まず第１段階として、100 ÅのＳｉ膜30を固相成長させ
て、固相成長膜であるポリＳｉ膜40を生成する。このポ
リＳｉ膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第２段階として、このポリＳｉ膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリＳｉ膜50を生成する。エ
ピタキシャル成長は、下層のポリＳｉ膜40に転写される
形で行われるので、成長後のポリＳｉ膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、ＴＦＴポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてＩOFF の値が小さくそのバラツ
キも小さくなる。
【００１４】なお、本発明のＴＦＴポリシリコン薄膜生
成方法は下層のポリＳｉ膜の膜厚を100 Å、上層のポリ
Ｓｉ膜の膜厚を400 Åとしたが、これに限定されること
はなく、ＩOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリＳｉ膜をエピタキシャル成
長をさせる手段についてもＬＰ−ＣＶＤ法だけに限定さ
れるものではない。
成方法は下層のポリＳｉ膜の膜厚を100 Å、上層のポリ
Ｓｉ膜の膜厚を400 Åとしたが、これに限定されること
はなく、ＩOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリＳｉ膜をエピタキシャル成
長をさせる手段についてもＬＰ−ＣＶＤ法だけに限定さ
れるものではない。
【００１５】
【発明の効果】以上、本発明にかかるＴＦＴポリシリコ
ン薄膜作成方法による場合、ＴＦＴポリシリコン薄膜を
エピタキシャル成長により作成する上での下地となるポ
リＳｉ膜はグレインが均一でそのサイズも小さいことか
ら、ＴＦＴポリシリコン薄膜の膜厚が２００Å以上であ
ってもグレインサイズが小さく均一となり、オフ電流
（Ｉ ＯＦＦ ）を小さくすることが可能となる。このよう
な電気的特性の優れたＴＦＴポリシリコン薄膜が非常に
簡単な方法により得られることから、コストの面でもメ
リットがある。
ン薄膜作成方法による場合、ＴＦＴポリシリコン薄膜を
エピタキシャル成長により作成する上での下地となるポ
リＳｉ膜はグレインが均一でそのサイズも小さいことか
ら、ＴＦＴポリシリコン薄膜の膜厚が２００Å以上であ
ってもグレインサイズが小さく均一となり、オフ電流
（Ｉ ＯＦＦ ）を小さくすることが可能となる。このよう
な電気的特性の優れたＴＦＴポリシリコン薄膜が非常に
簡単な方法により得られることから、コストの面でもメ
リットがある。
【図１】本発明のＴＦＴポリシリコン薄膜作成方法の一
実施例を説明するための図であって、プロセスを示す説
明図である。
実施例を説明するための図であって、プロセスを示す説
明図である。
【図２】従来のＴＦＴポリシリコン薄膜作成方法を説明
するための図であって、図１に対応する図である。
するための図であって、図１に対応する図である。
α ＴＦＴポリシリコン薄膜 10 シリコンウエハ 20 ＳｉＯ2 膜 30 Ｓｉ膜 40、50 ポリＳｉ膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−58875（ＪＰ，Ａ) 特開 昭56−76522（ＪＰ，Ａ) 特開 昭57−96518（ＪＰ，Ａ) 特開 昭58−37913（ＪＰ，Ａ) 特開 平２−100315（ＪＰ，Ａ) 特開 昭58−112324（ＪＰ，Ａ) 特開 昭64−48411（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (1)
- 【請求項１】 ＬＰ−ＣＶＤ法によりウエハ上にＳｉ薄
膜を堆積させ、当該Ｓｉ薄膜にシリコンをイオン注入す
ることによって、Ｓｉ薄膜をアモルファス化した後、当
該アモルファス化したＳｉ薄膜を固相成長させて膜厚が
１００Å以下のポリＳｉ膜を形成し、更にエピタキシャ
ル成長させてＴＦＴポリシリコン膜を作成したことを特
徴とするＴＦＴポリシリコン薄膜作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198505A JPH05198505A (ja) | 1993-08-06 |
| JP3042803B2 true JP3042803B2 (ja) | 2000-05-22 |
Family
ID=12368338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032779A Expired - Fee Related JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042803B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425340A (zh) * | 2013-08-22 | 2015-03-18 | 中国科学院微电子研究所 | 半导体制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW303526B (ja) * | 1994-12-27 | 1997-04-21 | Matsushita Electric Ind Co Ltd |
-
1992
- 1992-01-22 JP JP4032779A patent/JP3042803B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425340A (zh) * | 2013-08-22 | 2015-03-18 | 中国科学院微电子研究所 | 半导体制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198505A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720966B2 (ja) | 耐火金属の選択的付着方法 | |
| US6723610B2 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| US5521108A (en) | Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure | |
| US7439136B2 (en) | Method of forming a layer comprising epitaxial silicon | |
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US20040206980A1 (en) | Schottky barrier transistor and method of manufacturing the same | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| US5895248A (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| JP2000114190A (ja) | 気相成長方法および半導体装置の製造方法 | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05326556A (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH06188266A (ja) | 半導体装置の製造方法 | |
| US6740568B2 (en) | Method to enhance epitaxial regrowth in amorphous silicon contacts | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPH0330293B2 (ja) | ||
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH0567626A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |