JPH05198505A - Ｔｆｔポリシリコン薄膜作成方法 - Google Patents
Ｔｆｔポリシリコン薄膜作成方法Info
- Publication number
- JPH05198505A JPH05198505A JP4032779A JP3277992A JPH05198505A JP H05198505 A JPH05198505 A JP H05198505A JP 4032779 A JP4032779 A JP 4032779A JP 3277992 A JP3277992 A JP 3277992A JP H05198505 A JPH05198505 A JP H05198505A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polysilicon
- polysilicon thin
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 膜厚が200 Å以上であっても容易にグレイン
サイズを小さく均一にする。 【構成】 ＬＰ−ＣＶＤ法によりシリコンウエハ10上に
Ｓｉ膜30を堆積させた後、Ｓｉ膜30を固相成長させてポ
リＳｉ膜40を生成する。その後、ポリＳｉ膜40をエピタ
キシャル成長させてポリＳｉ膜50を生成して、ＴＦＴポ
リシリコン薄膜αを作成する。
サイズを小さく均一にする。 【構成】 ＬＰ−ＣＶＤ法によりシリコンウエハ10上に
Ｓｉ膜30を堆積させた後、Ｓｉ膜30を固相成長させてポ
リＳｉ膜40を生成する。その後、ポリＳｉ膜40をエピタ
キシャル成長させてポリＳｉ膜50を生成して、ＴＦＴポ
リシリコン薄膜αを作成する。
Description
【０００１】
【産業上の利用分野】本発明はＳＲＡＭ等の超ＬＳＩを
製造する方法に係り、特にＴＦＴポリシリコン薄膜を作
成する方法に関する。
製造する方法に係り、特にＴＦＴポリシリコン薄膜を作
成する方法に関する。
【０００２】
【従来の技術】半導体の微細化が進むにつれて、スピー
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、ＴＦＴに使用される薄膜として、オ
ン電流（ＩON）が大きく、オフ電流（ＩOFF ）の小さい
特性を有するポリシリコン薄膜が採用されている。
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、ＴＦＴに使用される薄膜として、オ
ン電流（ＩON）が大きく、オフ電流（ＩOFF ）の小さい
特性を有するポリシリコン薄膜が採用されている。
【０００３】従来、ＴＦＴポリシリコン薄膜を生成する
方法としては、図２に示すようにシリコンウエハ10上に
ＳｉＯ2 膜20を生成し、ＬＰ−ＣＶＤ法によりＳｉ膜30
を生成し、更に、窒素雰囲気下にてＳｉ膜30を固相成長
させてポリＳｉ膜30' を生成するという方法が採られて
いる。
方法としては、図２に示すようにシリコンウエハ10上に
ＳｉＯ2 膜20を生成し、ＬＰ−ＣＶＤ法によりＳｉ膜30
を生成し、更に、窒素雰囲気下にてＳｉ膜30を固相成長
させてポリＳｉ膜30' を生成するという方法が採られて
いる。
【０００４】
【発明が解決しようとする課題】さて、ＴＦＴポリシリ
コン薄膜の膜厚が100 Å以下である場合、ＩOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりＩOFF の値が極端
に大きくバラツキも大きくなるという問題がある。ＴＦ
Ｔポリシリコン薄膜のグレインサイズとＩoff の値とは
相関関係があり、Ｉoff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、ＴＦＴポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたＴＦＴポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、ＩOFF の値も大きくバ
ラツキも大きくなる。
コン薄膜の膜厚が100 Å以下である場合、ＩOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりＩOFF の値が極端
に大きくバラツキも大きくなるという問題がある。ＴＦ
Ｔポリシリコン薄膜のグレインサイズとＩoff の値とは
相関関係があり、Ｉoff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、ＴＦＴポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたＴＦＴポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、ＩOFF の値も大きくバ
ラツキも大きくなる。
【０００５】本発明は上記した背景のもとで創作された
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるＴＦＴポリシリコン薄膜作成方法を提供す
ることにある。
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるＴＦＴポリシリコン薄膜作成方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明にかかるＴＦＴポ
リシリコン薄膜作成方法は、ＬＰ−ＣＶＤ法によりウエ
ハ上にＳｉ薄膜を堆積させ、当該Ｓｉ薄膜を固相成長さ
せた後、更にエピタキシャル成長させてＴＦＴポリシリ
コン薄膜を作成したことを特徴としている。
リシリコン薄膜作成方法は、ＬＰ−ＣＶＤ法によりウエ
ハ上にＳｉ薄膜を堆積させ、当該Ｓｉ薄膜を固相成長さ
せた後、更にエピタキシャル成長させてＴＦＴポリシリ
コン薄膜を作成したことを特徴としている。
【０００７】
【実施例】以下、ＳＲＡＭ等の超ＬＳＩを製造する前工
程として、本発明にかかるＴＦＴポリシリコン薄膜作成
方法の一実施例を図１を参照して説明する。
程として、本発明にかかるＴＦＴポリシリコン薄膜作成
方法の一実施例を図１を参照して説明する。
【０００８】まず、洗浄済みのシリコンウエハ10を高温
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるＳｉＯ2 膜20を形成する。
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるＳｉＯ2 膜20を形成する。
【０００９】そしてＬＰ−ＣＶＤ法によりＳｉ2 Ｈ6 系
ガスを用いてＳｉＯ2 膜20の表面にＳｉ膜を堆積させ、
100 ÅのＳｉ膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
ガスを用いてＳｉＯ2 膜20の表面にＳｉ膜を堆積させ、
100 ÅのＳｉ膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
【００１０】次いで、Ｓｉ膜30に対してＳｉのイオン打
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリＳｉ膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリＳｉ膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
【００１１】その後、Ｓｉ2 Ｈ6 系ガスを用いたＬＰ−
ＣＶＤ法によりポリＳｉ膜40をエピタキシャル成長さ
せ、約400 ÅのポリＳｉ膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
ＣＶＤ法によりポリＳｉ膜40をエピタキシャル成長さ
せ、約400 ÅのポリＳｉ膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
【００１２】これによりシリコンウエハ10上に500 Åの
ＴＦＴポリシリコン薄膜αが作成される。なお、その後
は、ＴＦＴのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
ＴＦＴポリシリコン薄膜αが作成される。なお、その後
は、ＴＦＴのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
【００１３】本案方法はＴＦＴポリシリコン薄膜αを２
層に分けて成長させているところに特徴がある。即ち、
まず第１段階として、100 ÅのＳｉ膜30を固相成長させ
て、固相成長膜であるポリＳｉ膜40を生成する。このポ
リＳｉ膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第２段階として、このポリＳｉ膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリＳｉ膜50を生成する。エ
ピタキシャル成長は、下層のポリＳｉ膜40に転写される
形で行われるので、成長後のポリＳｉ膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、ＴＦＴポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてＩOFF の値が小さくそのバラツ
キも小さくなる。
層に分けて成長させているところに特徴がある。即ち、
まず第１段階として、100 ÅのＳｉ膜30を固相成長させ
て、固相成長膜であるポリＳｉ膜40を生成する。このポ
リＳｉ膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第２段階として、このポリＳｉ膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリＳｉ膜50を生成する。エ
ピタキシャル成長は、下層のポリＳｉ膜40に転写される
形で行われるので、成長後のポリＳｉ膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、ＴＦＴポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてＩOFF の値が小さくそのバラツ
キも小さくなる。
【００１４】なお、本発明のＴＦＴポリシリコン薄膜生
成方法は下層のポリＳｉ膜の膜厚を100 Å、上層のポリ
Ｓｉ膜の膜厚を400 Åとしたが、これに限定されること
はなく、ＩOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリＳｉ膜をエピタキシャル成
長をさせる手段についてもＬＰ−ＣＶＤ法だけに限定さ
れるものではない。
成方法は下層のポリＳｉ膜の膜厚を100 Å、上層のポリ
Ｓｉ膜の膜厚を400 Åとしたが、これに限定されること
はなく、ＩOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリＳｉ膜をエピタキシャル成
長をさせる手段についてもＬＰ−ＣＶＤ法だけに限定さ
れるものではない。
【００１５】
【発明の効果】以上、本発明にかかるＴＦＴポリシリコ
ン薄膜作成方法による場合には、ＴＦＴポリシリコン薄
膜を固相成長膜とエピタキシャル膜との２層構造とし、
固相成長とエピタキシャル成長との２段階で成長させる
ようにしているので、膜厚が200 Å以上であってもグレ
インサイズを均一にすることができる。しかもこの改善
方法は何らの困難性を伴わない。それ故、従来に比較し
て、ＩOFF の値を小さくそのバラツキも小さくすること
が可能となる。
ン薄膜作成方法による場合には、ＴＦＴポリシリコン薄
膜を固相成長膜とエピタキシャル膜との２層構造とし、
固相成長とエピタキシャル成長との２段階で成長させる
ようにしているので、膜厚が200 Å以上であってもグレ
インサイズを均一にすることができる。しかもこの改善
方法は何らの困難性を伴わない。それ故、従来に比較し
て、ＩOFF の値を小さくそのバラツキも小さくすること
が可能となる。
【図１】本発明のＴＦＴポリシリコン薄膜作成方法の一
実施例を説明するための図であって、プロセスを示す説
明図である。
実施例を説明するための図であって、プロセスを示す説
明図である。
【図２】従来のＴＦＴポリシリコン薄膜作成方法を説明
するための図であって、図１に対応する図である。
するための図であって、図１に対応する図である。
α ＴＦＴポリシリコン薄膜 10 シリコンウエハ 20 ＳｉＯ2 膜 30 Ｓｉ膜 40、50 ポリＳｉ膜
Claims (1)
- 【請求項１】 ＬＰ−ＣＶＤ法によりウエハ上にＳｉ薄
膜を堆積させ、当該Ｓｉ薄膜を固相成長させた後、更に
エピタキシャル成長させてＴＦＴポリシリコン薄膜を作
成したことを特徴とするＴＦＴポリシリコン薄膜作成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198505A true JPH05198505A (ja) | 1993-08-06 |
| JP3042803B2 JP3042803B2 (ja) | 2000-05-22 |
Family
ID=12368338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032779A Expired - Fee Related JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Ｔｆｔポリシリコン薄膜作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042803B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766989A (en) * | 1994-12-27 | 1998-06-16 | Matsushita Electric Industrial Co., Ltd. | Method for forming polycrystalline thin film and method for fabricating thin-film transistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425340A (zh) * | 2013-08-22 | 2015-03-18 | 中国科学院微电子研究所 | 半导体制造方法 |
-
1992
- 1992-01-22 JP JP4032779A patent/JP3042803B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766989A (en) * | 1994-12-27 | 1998-06-16 | Matsushita Electric Industrial Co., Ltd. | Method for forming polycrystalline thin film and method for fabricating thin-film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3042803B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
| JP2002118254A (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP2003297847A (ja) | 半導体装置及びその製造方法 | |
| JPH0653424A (ja) | 縦型ゲートｃｍｏｓと整合する横型バイポーラ・トランジスタ | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH05198505A (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JP4325139B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
| EP0289246A1 (en) | Method of manufacturing MOS devices | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| WO2023055771A1 (en) | Three-color 3d dram stack and methods of making | |
| KR20000026143A (ko) | 다결정실리콘 박막의 형성 방법 | |
| JPH0354830A (ja) | 半導体装置及びその製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| JPS6131387A (ja) | 気相エピタキシヤル成長法 | |
| JPH04267324A (ja) | 半導体薄膜基板の製造方法 | |
| JPH05129321A (ja) | ヘテロ接合トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |