JPH05198505A - Tftポリシリコン薄膜作成方法 - Google Patents
Tftポリシリコン薄膜作成方法Info
- Publication number
- JPH05198505A JPH05198505A JP4032779A JP3277992A JPH05198505A JP H05198505 A JPH05198505 A JP H05198505A JP 4032779 A JP4032779 A JP 4032779A JP 3277992 A JP3277992 A JP 3277992A JP H05198505 A JPH05198505 A JP H05198505A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polysilicon
- polysilicon thin
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 膜厚が200 Å以上であっても容易にグレイン
サイズを小さく均一にする。 【構成】 LP−CVD法によりシリコンウエハ10上に
Si膜30を堆積させた後、Si膜30を固相成長させてポ
リSi膜40を生成する。その後、ポリSi膜40をエピタ
キシャル成長させてポリSi膜50を生成して、TFTポ
リシリコン薄膜αを作成する。
サイズを小さく均一にする。 【構成】 LP−CVD法によりシリコンウエハ10上に
Si膜30を堆積させた後、Si膜30を固相成長させてポ
リSi膜40を生成する。その後、ポリSi膜40をエピタ
キシャル成長させてポリSi膜50を生成して、TFTポ
リシリコン薄膜αを作成する。
Description
【0001】
【産業上の利用分野】本発明はSRAM等の超LSIを
製造する方法に係り、特にTFTポリシリコン薄膜を作
成する方法に関する。
製造する方法に係り、特にTFTポリシリコン薄膜を作
成する方法に関する。
【0002】
【従来の技術】半導体の微細化が進むにつれて、スピー
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、TFTに使用される薄膜として、オ
ン電流(ION)が大きく、オフ電流(IOFF )の小さい
特性を有するポリシリコン薄膜が採用されている。
ドアップ化、リーク電流低減化の要求が厳しくなってお
り、この観点から、TFTに使用される薄膜として、オ
ン電流(ION)が大きく、オフ電流(IOFF )の小さい
特性を有するポリシリコン薄膜が採用されている。
【0003】従来、TFTポリシリコン薄膜を生成する
方法としては、図2に示すようにシリコンウエハ10上に
SiO2 膜20を生成し、LP−CVD法によりSi膜30
を生成し、更に、窒素雰囲気下にてSi膜30を固相成長
させてポリSi膜30' を生成するという方法が採られて
いる。
方法としては、図2に示すようにシリコンウエハ10上に
SiO2 膜20を生成し、LP−CVD法によりSi膜30
を生成し、更に、窒素雰囲気下にてSi膜30を固相成長
させてポリSi膜30' を生成するという方法が採られて
いる。
【0004】
【発明が解決しようとする課題】さて、TFTポリシリ
コン薄膜の膜厚が100 Å以下である場合、IOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりIOFF の値が極端
に大きくバラツキも大きくなるという問題がある。TF
Tポリシリコン薄膜のグレインサイズとIoff の値とは
相関関係があり、Ioff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、TFTポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたTFTポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、IOFF の値も大きくバ
ラツキも大きくなる。
コン薄膜の膜厚が100 Å以下である場合、IOFF の値も
十分に小さく特に大きな問題はないが、膜厚が200 Å以
上である場合、次に述べる理由によりIOFF の値が極端
に大きくバラツキも大きくなるという問題がある。TF
Tポリシリコン薄膜のグレインサイズとIoff の値とは
相関関係があり、Ioff の値を下げバラツキもなくすに
は、成膜プロセスでのデポ条件及び固相成長条件を最適
化する必要がある。ところが、TFTポリシリコン薄膜
の膜厚が200 Å以上になると、この最適条件を見出すこ
とは様々な要因が複雑に絡みあって容易なことでなく、
結果として生成されたTFTポリシリコン薄膜のグレイ
ンサイズは大きく不均一であり、IOFF の値も大きくバ
ラツキも大きくなる。
【0005】本発明は上記した背景のもとで創作された
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるTFTポリシリコン薄膜作成方法を提供す
ることにある。
ものであり、その目的とするところは、膜厚が200 Å以
上であっても容易にグレインサイズを小さく均一にする
ことができるTFTポリシリコン薄膜作成方法を提供す
ることにある。
【0006】
【課題を解決するための手段】本発明にかかるTFTポ
リシリコン薄膜作成方法は、LP−CVD法によりウエ
ハ上にSi薄膜を堆積させ、当該Si薄膜を固相成長さ
せた後、更にエピタキシャル成長させてTFTポリシリ
コン薄膜を作成したことを特徴としている。
リシリコン薄膜作成方法は、LP−CVD法によりウエ
ハ上にSi薄膜を堆積させ、当該Si薄膜を固相成長さ
せた後、更にエピタキシャル成長させてTFTポリシリ
コン薄膜を作成したことを特徴としている。
【0007】
【実施例】以下、SRAM等の超LSIを製造する前工
程として、本発明にかかるTFTポリシリコン薄膜作成
方法の一実施例を図1を参照して説明する。
程として、本発明にかかるTFTポリシリコン薄膜作成
方法の一実施例を図1を参照して説明する。
【0008】まず、洗浄済みのシリコンウエハ10を高温
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるSiO2 膜20を形成する。
の酸化雰囲気中にさらしてシリコンウエハ10の表面に均
一な酸化膜であるSiO2 膜20を形成する。
【0009】そしてLP−CVD法によりSi2 H6 系
ガスを用いてSiO2 膜20の表面にSi膜を堆積させ、
100 ÅのSi膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
ガスを用いてSiO2 膜20の表面にSi膜を堆積させ、
100 ÅのSi膜30を生成する。なお、デポ条件は400 〜
500度、圧力50Paに設定されている。
【0010】次いで、Si膜30に対してSiのイオン打
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリSi膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
ち込みをしてアモルファス化を図り、更に、窒素雰囲気
中にさらして固相成長を行い、 100ÅのポリSi膜40を
生成する。なお、固相成長の条件は約600 度、24時間以
上に設定されている。
【0011】その後、Si2 H6 系ガスを用いたLP−
CVD法によりポリSi膜40をエピタキシャル成長さ
せ、約400 ÅのポリSi膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
CVD法によりポリSi膜40をエピタキシャル成長さ
せ、約400 ÅのポリSi膜50を生成する。なお、エピタ
キシャル成長の条件は約850 度に設定されている。
【0012】これによりシリコンウエハ10上に500 Åの
TFTポリシリコン薄膜αが作成される。なお、その後
は、TFTのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
TFTポリシリコン薄膜αが作成される。なお、その後
は、TFTのチャネル注入が行われ、フォトリソグラフ
ィ又はエッチングにより加工が行われる。
【0013】本案方法はTFTポリシリコン薄膜αを2
層に分けて成長させているところに特徴がある。即ち、
まず第1段階として、100 ÅのSi膜30を固相成長させ
て、固相成長膜であるポリSi膜40を生成する。このポ
リSi膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第2段階として、このポリSi膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリSi膜50を生成する。エ
ピタキシャル成長は、下層のポリSi膜40に転写される
形で行われるので、成長後のポリSi膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、TFTポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてIOFF の値が小さくそのバラツ
キも小さくなる。
層に分けて成長させているところに特徴がある。即ち、
まず第1段階として、100 ÅのSi膜30を固相成長させ
て、固相成長膜であるポリSi膜40を生成する。このポ
リSi膜40のグレインは径自体が小さいためそのバラツ
キは小さい。そして第2段階として、このポリSi膜40
を種としてこの全面をエピタキシャル成長させ、400 Å
のエピタキシャル膜であるポリSi膜50を生成する。エ
ピタキシャル成長は、下層のポリSi膜40に転写される
形で行われるので、成長後のポリSi膜50のグレインの
径のバラツキは小さく、しかもグレインの形も均一にな
る。それ故、TFTポリシリコン薄膜αの膜厚が500 Å
又はこれ以上であっても、グレインサイズが均一化し、
その結果、従来に比べてIOFF の値が小さくそのバラツ
キも小さくなる。
【0014】なお、本発明のTFTポリシリコン薄膜生
成方法は下層のポリSi膜の膜厚を100 Å、上層のポリ
Si膜の膜厚を400 Åとしたが、これに限定されること
はなく、IOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリSi膜をエピタキシャル成
長をさせる手段についてもLP−CVD法だけに限定さ
れるものではない。
成方法は下層のポリSi膜の膜厚を100 Å、上層のポリ
Si膜の膜厚を400 Åとしたが、これに限定されること
はなく、IOFF のバラツキが小さい領域で、適宜設定す
れば良い。また、下層のポリSi膜をエピタキシャル成
長をさせる手段についてもLP−CVD法だけに限定さ
れるものではない。
【0015】
【発明の効果】以上、本発明にかかるTFTポリシリコ
ン薄膜作成方法による場合には、TFTポリシリコン薄
膜を固相成長膜とエピタキシャル膜との2層構造とし、
固相成長とエピタキシャル成長との2段階で成長させる
ようにしているので、膜厚が200 Å以上であってもグレ
インサイズを均一にすることができる。しかもこの改善
方法は何らの困難性を伴わない。それ故、従来に比較し
て、IOFF の値を小さくそのバラツキも小さくすること
が可能となる。
ン薄膜作成方法による場合には、TFTポリシリコン薄
膜を固相成長膜とエピタキシャル膜との2層構造とし、
固相成長とエピタキシャル成長との2段階で成長させる
ようにしているので、膜厚が200 Å以上であってもグレ
インサイズを均一にすることができる。しかもこの改善
方法は何らの困難性を伴わない。それ故、従来に比較し
て、IOFF の値を小さくそのバラツキも小さくすること
が可能となる。
【図1】本発明のTFTポリシリコン薄膜作成方法の一
実施例を説明するための図であって、プロセスを示す説
明図である。
実施例を説明するための図であって、プロセスを示す説
明図である。
【図2】従来のTFTポリシリコン薄膜作成方法を説明
するための図であって、図1に対応する図である。
するための図であって、図1に対応する図である。
α TFTポリシリコン薄膜 10 シリコンウエハ 20 SiO2 膜 30 Si膜 40、50 ポリSi膜
Claims (1)
- 【請求項1】 LP−CVD法によりウエハ上にSi薄
膜を堆積させ、当該Si薄膜を固相成長させた後、更に
エピタキシャル成長させてTFTポリシリコン薄膜を作
成したことを特徴とするTFTポリシリコン薄膜作成方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Tftポリシリコン薄膜作成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4032779A JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Tftポリシリコン薄膜作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05198505A true JPH05198505A (ja) | 1993-08-06 |
JP3042803B2 JP3042803B2 (ja) | 2000-05-22 |
Family
ID=12368338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4032779A Expired - Fee Related JP3042803B2 (ja) | 1992-01-22 | 1992-01-22 | Tftポリシリコン薄膜作成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3042803B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766989A (en) * | 1994-12-27 | 1998-06-16 | Matsushita Electric Industrial Co., Ltd. | Method for forming polycrystalline thin film and method for fabricating thin-film transistor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425340A (zh) * | 2013-08-22 | 2015-03-18 | 中国科学院微电子研究所 | 半导体制造方法 |
-
1992
- 1992-01-22 JP JP4032779A patent/JP3042803B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766989A (en) * | 1994-12-27 | 1998-06-16 | Matsushita Electric Industrial Co., Ltd. | Method for forming polycrystalline thin film and method for fabricating thin-film transistor |
Also Published As
Publication number | Publication date |
---|---|
JP3042803B2 (ja) | 2000-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
JP2002118254A (ja) | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 | |
JP2003297847A (ja) | 半導体装置及びその製造方法 | |
JPH0653424A (ja) | 縦型ゲートcmosと整合する横型バイポーラ・トランジスタ | |
US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
JPH05198505A (ja) | Tftポリシリコン薄膜作成方法 | |
JP4325139B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
EP0289246A1 (en) | Method of manufacturing MOS devices | |
JPH0529234A (ja) | エピタキシヤル成長法 | |
JPH0786601A (ja) | 多結晶シリコンmosトランジスタ及びその製造方法 | |
JPH0669430A (ja) | 半導体装置の製造方法 | |
KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
WO2023055771A1 (en) | Three-color 3d dram stack and methods of making | |
KR20000026143A (ko) | 다결정실리콘 박막의 형성 방법 | |
JPH0354830A (ja) | 半導体装置及びその製造方法 | |
JPH02191319A (ja) | Soi構造の形成方法 | |
JPH04124814A (ja) | Soi基板の作製方法 | |
JPS6131387A (ja) | 気相エピタキシヤル成長法 | |
JPH04267324A (ja) | 半導体薄膜基板の製造方法 | |
JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
JPH05129321A (ja) | ヘテロ接合トランジスタ | |
JPH03156917A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |