JPH05129321A - ヘテロ接合トランジスタ - Google Patents
ヘテロ接合トランジスタInfo
- Publication number
- JPH05129321A JPH05129321A JP28501991A JP28501991A JPH05129321A JP H05129321 A JPH05129321 A JP H05129321A JP 28501991 A JP28501991 A JP 28501991A JP 28501991 A JP28501991 A JP 28501991A JP H05129321 A JPH05129321 A JP H05129321A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- polycrystalline silicon
- emitter
- carbide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 最上層の多結晶炭化シリコン層を、エミッタ
層としてもコレクタ層としても、エミッタにおけるヘテ
ロ接合を実現することができるトランジスタを得ること
を目的とする。 【構成】 単結晶シリコン基板２０の上に、β型単結晶
炭化シリコン層２２を形成する（図１Ａ）。この上に多
結晶シリコン層２４を形成する（図１Ｂ）。さらにその
上に多結晶炭化シリコン層２８を形成する（図１Ｃ）。
エッチングをした後、酸化シリコン層３０を形成し、電
極３２、３４、３６を形成してトランジスタを得る。
層としてもコレクタ層としても、エミッタにおけるヘテ
ロ接合を実現することができるトランジスタを得ること
を目的とする。 【構成】 単結晶シリコン基板２０の上に、β型単結晶
炭化シリコン層２２を形成する（図１Ａ）。この上に多
結晶シリコン層２４を形成する（図１Ｂ）。さらにその
上に多結晶炭化シリコン層２８を形成する（図１Ｃ）。
エッチングをした後、酸化シリコン層３０を形成し、電
極３２、３４、３６を形成してトランジスタを得る。
Description
【０００１】
【産業上の利用分野】この発明はヘテロ接合トランジス
タに関するものであり、特に構造上の自由度の高いヘテ
ロ接合トランジスタに関するものである。
タに関するものであり、特に構造上の自由度の高いヘテ
ロ接合トランジスタに関するものである。
【０００２】
【従来の技術】炭化シリコンは、シリコンに比べて禁制
帯幅が広い(2.2〜3.3eV)。この性質を利用して、エミッ
タ注入効率の良いヘテロ接合トランジスタが提案されて
いる。特開昭63ー209262号に開示された従来のヘテロ接
合トランジスタを、図４に示す。エミッタとして使用す
るｎ型単結晶炭化シリコン層４の上に、ベースとして使
用するｐ型単結晶シリコン層６が形成されている。さら
に、その上にコレクタとして使用するｎ型単結晶シリコ
ン層10a,10b,10cが拡散されている。なお、１２はベー
スコンタクト領域、８はエミッタコンタクト領域であ
る。
帯幅が広い(2.2〜3.3eV)。この性質を利用して、エミッ
タ注入効率の良いヘテロ接合トランジスタが提案されて
いる。特開昭63ー209262号に開示された従来のヘテロ接
合トランジスタを、図４に示す。エミッタとして使用す
るｎ型単結晶炭化シリコン層４の上に、ベースとして使
用するｐ型単結晶シリコン層６が形成されている。さら
に、その上にコレクタとして使用するｎ型単結晶シリコ
ン層10a,10b,10cが拡散されている。なお、１２はベー
スコンタクト領域、８はエミッタコンタクト領域であ
る。
【０００３】図５に、このトランジスタのエネルギバン
ド構造図を示す。この図からも明らかなように、エミッ
タ領域に禁制帯幅の広い炭化シリコンを用いているの
で、正孔のエミッタへの注入が起こりにくい。したがっ
て、エミッタ注入効率の良いトランジスタを得ることが
できる。
ド構造図を示す。この図からも明らかなように、エミッ
タ領域に禁制帯幅の広い炭化シリコンを用いているの
で、正孔のエミッタへの注入が起こりにくい。したがっ
て、エミッタ注入効率の良いトランジスタを得ることが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のヘテロ接合トランジスタにおいては、次の
ような問題点があった。
ような従来のヘテロ接合トランジスタにおいては、次の
ような問題点があった。
【０００５】従来の上記トランジスタでは、コレクタを
最上層とした（すなわちコレクタトップの）ヘテロ接合
トランジスタしか得ることができなかった。同じ構造に
て、最上層（図４の10a,10b,10c）をエミッタとして用
いると、エミッタにおけるヘテロ接合が得られず、エミ
ッタ注入効率の改善が得られなくなるからである。
最上層とした（すなわちコレクタトップの）ヘテロ接合
トランジスタしか得ることができなかった。同じ構造に
て、最上層（図４の10a,10b,10c）をエミッタとして用
いると、エミッタにおけるヘテロ接合が得られず、エミ
ッタ注入効率の改善が得られなくなるからである。
【０００６】この発明は、上記のような問題点を解決し
て、ヘテロ接合を維持しつつ、コレクタトップ、エミッ
タトップのいずれでも実現できるヘテロ接合トランジス
タを得ることを目的とする。
て、ヘテロ接合を維持しつつ、コレクタトップ、エミッ
タトップのいずれでも実現できるヘテロ接合トランジス
タを得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るヘテロ接
合トランジスタは、β型単結晶炭化シリコン層、β型単
結晶炭化シリコン層の上に形成された多結晶シリコン
層、多結晶シリコン層の上に形成された多結晶炭化シリ
コン層、を備えたことを特徴とする。
合トランジスタは、β型単結晶炭化シリコン層、β型単
結晶炭化シリコン層の上に形成された多結晶シリコン
層、多結晶シリコン層の上に形成された多結晶炭化シリ
コン層、を備えたことを特徴とする。
【０００８】
【作用】多結晶炭化シリコン層の禁制帯幅は、β型単結
晶炭化シリコン層とほぼ同じ禁制帯幅を有し、多結晶シ
リコン層よりも大きい。したがって、最上層の多結晶炭
化シリコン層を、エミッタ層としてもコレクタ層として
も、エミッタにおけるヘテロ接合を実現することができ
る。
晶炭化シリコン層とほぼ同じ禁制帯幅を有し、多結晶シ
リコン層よりも大きい。したがって、最上層の多結晶炭
化シリコン層を、エミッタ層としてもコレクタ層として
も、エミッタにおけるヘテロ接合を実現することができ
る。
【０００９】
【実施例】図１に、この発明の一実施例によるヘテロ接
合トランジスタの製造方法を示す。まず、単結晶シリコ
ン基板２０の上に、β型単結晶炭化シリコン層２２を成
長させる（図１Ａ）。ここで、β型とは６方晶系の結晶
構造を有するものをいう。このβ型単結晶炭化シリコン
の禁制帯幅は、約２．２ｅＶである。
合トランジスタの製造方法を示す。まず、単結晶シリコ
ン基板２０の上に、β型単結晶炭化シリコン層２２を成
長させる（図１Ａ）。ここで、β型とは６方晶系の結晶
構造を有するものをいう。このβ型単結晶炭化シリコン
の禁制帯幅は、約２．２ｅＶである。
【００１０】この実施例においては、気相成長法（ＣＶ
Ｄ法）により、β型単結晶炭化シリコン層２２の成長を
行った。反応炉内に単結晶シリコン基板２０を置き、そ
の後、ジシラン(Si2H6)およびアセチレン(C2H2)を原料
ガスとし、水素をキャリアガスとして流し、約３０分間
成長させた。これにより、６０００オングストロームの
膜厚を有するβ型単結晶炭化シリコン層２２（ｎ型）を
得た。
Ｄ法）により、β型単結晶炭化シリコン層２２の成長を
行った。反応炉内に単結晶シリコン基板２０を置き、そ
の後、ジシラン(Si2H6)およびアセチレン(C2H2)を原料
ガスとし、水素をキャリアガスとして流し、約３０分間
成長させた。これにより、６０００オングストロームの
膜厚を有するβ型単結晶炭化シリコン層２２（ｎ型）を
得た。
【００１１】次に、ＣＶＤ法により、多結晶シリコン層
２４（ｐ型）を、２０００オングストローム成長させ
る。その後、ベース領域となる部分を、フォトリソグラ
フィ技法によりエッチングして、凹部２６を形成する
（図１Ｂ）。これにより、凹部２６の厚さは、１０００
オングストローム程度となる。
２４（ｐ型）を、２０００オングストローム成長させ
る。その後、ベース領域となる部分を、フォトリソグラ
フィ技法によりエッチングして、凹部２６を形成する
（図１Ｂ）。これにより、凹部２６の厚さは、１０００
オングストローム程度となる。
【００１２】この上に、ＣＶＤ法により、多結晶炭化シ
リコン層２８を成長させる（図１Ｃ）。この実施例にお
いては、反応炉内に基板を置き、ジシランとアセチレン
を原料ガスとし、水素をキャリアガスとして流した。約
９５０度にて約５０分成長させ、３０００オングストロ
ームの多結晶炭化シリコン層２８（ｎ型）を得た。
リコン層２８を成長させる（図１Ｃ）。この実施例にお
いては、反応炉内に基板を置き、ジシランとアセチレン
を原料ガスとし、水素をキャリアガスとして流した。約
９５０度にて約５０分成長させ、３０００オングストロ
ームの多結晶炭化シリコン層２８（ｎ型）を得た。
【００１３】次に、フォトリソグラフィ技術によりエッ
チングを行い、β型単結晶炭化シリコン層２２、多結晶
シリコン層２４を露出し、全面にシリコン酸化膜３０を
成長させる。その後、このシリコン酸化膜層３０を開口
して、電極３２、３４、３６を形成する（図１Ｄ）。
チングを行い、β型単結晶炭化シリコン層２２、多結晶
シリコン層２４を露出し、全面にシリコン酸化膜３０を
成長させる。その後、このシリコン酸化膜層３０を開口
して、電極３２、３４、３６を形成する（図１Ｄ）。
【００１４】上記のようにして形成したトランジスタ
は、β型単結晶炭化シリコン層２２、多結晶炭化シリコ
ン層２８のいずれをコレクタ、エミッタとしても、エミ
タタにおけるヘテロ接合を得ることができる。したがっ
て、コレクタトップ、エミッタトップを自由に選択する
ことができる。
は、β型単結晶炭化シリコン層２２、多結晶炭化シリコ
ン層２８のいずれをコレクタ、エミッタとしても、エミ
タタにおけるヘテロ接合を得ることができる。したがっ
て、コレクタトップ、エミッタトップを自由に選択する
ことができる。
【００１５】図２に、酸化膜をマスクとして用いた選択
成長法によって製造したヘテロ接合トランジスタを示
す。
成長法によって製造したヘテロ接合トランジスタを示
す。
【００１６】また、図３に示すように、多結晶炭化シリ
コン層２８を複数個形成することにより、マルチコレク
タのトランジスタを得ることができる。
コン層２８を複数個形成することにより、マルチコレク
タのトランジスタを得ることができる。
【００１７】
【発明の効果】したがって、最上層の多結晶炭化シリコ
ン層を、エミッタ層としてもコレクタ層としても、エミ
ッタにおけるヘテロ接合を実現することができる。
ン層を、エミッタ層としてもコレクタ層としても、エミ
ッタにおけるヘテロ接合を実現することができる。
【００１８】すなわち、この発明によれば、構造上の自
由度の高いヘテロ接合トランジスタを得ることができ
る。
由度の高いヘテロ接合トランジスタを得ることができ
る。
【図１】この発明の一実施例によるヘテロ接合トランジ
スタの製造工程を示す図である。
スタの製造工程を示す図である。
【図２】他の実施例によるヘテロ接合トランジスタの構
造を示す図である。
造を示す図である。
【図３】他の実施例によるマルチコレクタヘテロ接合ト
ランジスタの構造を示す図である。
ランジスタの構造を示す図である。
【図４】従来のヘテロ接合トランジスタの構造を示す図
である。
である。
【図５】エネルギーバンド構造を示す図である。
２２・・・単結晶炭化シリコン層 ２４・・・多結晶シリコン層 ２８・・・多結晶炭化シリコン層
Claims (1)
- 【請求項１】β型単結晶炭化シリコン層、 β型単結晶炭化シリコン層の上に形成された多結晶シリ
コン層、 多結晶シリコン層の上に形成された多結晶炭化シリコン
層、 を備えたことを特徴とするヘテロ接合トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28501991A JPH05129321A (ja) | 1991-10-30 | 1991-10-30 | ヘテロ接合トランジスタ |
| US07/952,079 US5378921A (en) | 1991-10-21 | 1992-09-28 | Heterojunction multicollector transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28501991A JPH05129321A (ja) | 1991-10-30 | 1991-10-30 | ヘテロ接合トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129321A true JPH05129321A (ja) | 1993-05-25 |
Family
ID=17686108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28501991A Pending JPH05129321A (ja) | 1991-10-21 | 1991-10-30 | ヘテロ接合トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | ＳｉＣ半導体装置及びその製造方法 |
-
1991
- 1991-10-30 JP JP28501991A patent/JPH05129321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | ＳｉＣ半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| US5162255A (en) | Method for manufacturing a hetero bipolar transistor | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH05129321A (ja) | ヘテロ接合トランジスタ | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JPH09205101A (ja) | バイポーラトランジスタの作製方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6298747A (ja) | 半導体装置の製造方法 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JPH05198505A (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JPS63285972A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0575189B2 (ja) | ||
| JPH01214167A (ja) | 半導体装置の製造方法 | |
| JPH05121428A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04250630A (ja) | パワートランジスタおよびその製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH05235016A (ja) | ヘテロ接合半導体装置およびその製造方法 | |
| JPS63127528A (ja) | 半導体装置およびその製造方法 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JPH0195556A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08162408A (ja) | 半導体装置の製造方法 | |
| JPS63274175A (ja) | ヘテロ接合素子及びその製造方法 |