JPH02152239A

JPH02152239A - 半導体装置の製造方法

Info

Publication number: JPH02152239A
Application number: JP30592588A
Authority: JP
Inventors: Mamoru Kuwagaki; 桑垣　衛; Kazuo Imai; 和雄今井; Yoshihito Amamiya; 好仁雨宮; Toshiro Ogino; 俊郎荻野
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-12-05
Filing date: 1988-12-05
Publication date: 1990-06-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の属する技術分野〕本発明は、ｐｎ接合やペテロ接合を有する半導体装置の
製造方法に関する。

〔従来の技術〕

例えば、バイポーラトランジスタを高速化する一つの方
法として、不純物濃度の高いベースを薄く形成すること
が挙げられる。

例えば、シリコンバイポーラトランジスタにおいては、
シリコン（Ｓｉ）より広い禁止布幅を持つ材料をエミッ
タ材料として用いるワイドギャップエミッタ、あるいは
Ｓｉより狭い禁止帯幅を持つ材料をベース材料として用
いるナローギャップベースによって、エミッタ注入効率
の増加をもたらし、ベース層の不純物濃度が高い場合に
おいても高い電流増幅率ｈＦＥを期待することができる
。

ベース層の不純物濃度が高い場合は、パンチスルーが起
こる心配がないと共に、ベース抵抗を増大させることな
く、ベース層幅を狭くすることができるので、キャリア
のベース走行時間を短くすることができ、バイポーラト
ランジスタの高速化が期待できる。

〔発明が解決しようとする課題〕

しかし、ベース濃度を高くしていくと、エミッタ・ベー
ス接合における空乏層はエミッタ側に広がる。従来の多
結晶Ｓｉトランジスタのようにエミッタ・ベース接合を
、単結晶側に形成している場合においても、多結晶Ｓｉ
と単結晶Ｓｉの接合界面にまで、空乏層が広がり、そこ
で電子・正孔が再結合して、界面再結合電流が多くなり
、高いｈＦＥを期待することはできない。

Ｓｉとのワイドギャップエミッタ材料に要求される主な
条件として、Ｓｉより禁止帯幅が広いことの他に、低抵
抗率であることなどが挙げられるが、中でも重要な条件
はへテロ接合界面における界面準位密度が低いことであ
る。

Ｓｉとのワイドギャップエミッタを形成する材料として
、ＧａＡｓ、ＧａＰ、単結晶あるいは多結晶ＳｉＣなど
も試みられているが、結晶性材料（単結晶あるいは多結
晶）では格子定数が決まっているため、結晶Ｓｉ上に形
成する場合、結晶Ｓｉの格子定数との不整合に由来する
界面準位が多くなり、そのため界面再結合電流が多くな
って高いｈＦＥを期待することができない。また、酸素
ドープ多結晶Ｓｉ　（ＳＩＰＯ８）、微結晶Ｓｉ、非晶
質ＳｉＣなどは、結晶Ｓｉとの間の界面準位密度が比較
的低い材料であるが、それでも界面準位密度は無視でき
ず、これがｈＦＥの低下を招いている。プラズマＣＶＤ
法等で形成した微結晶Ｓｉや非晶質ＳｉＣなどは、堆積
時に水素を含有しているため、界面準位密度が低く初期
特性は良好であるが、電極形成工程等における４００℃
以上の熱処理工程により、水素の脱離が生じ、界面準位
密度が高くなり、特性劣化を起こす。

一方、ナローギャップベース構造においても、ペテロ接
合界面の界面準位密度が大きな問題である。現在、ナロ
ーギャップベース材料として、結晶Ｓｉ（□−ｘ）Ｇｅ
ｘが有力な材料として検討されている。ここでも、結晶
Ｓｉと結晶５ｉ（Ｌ−Ｘ）　Ｇ　ｅ　ｙでは格子定数が
異なっているため、単結晶Ｓｉ上に形成する場合、ある
いは、結晶５ｉ（ｉ−ｘ）　Ｇ　ｅ　ｘに結晶性Ｓｉを
形成する場合、格子定数不整合に由来する界面準位密度
が高くなり、そのため界面再結合電流が多くなって、高
いｈＦＥを期待することができない。

さらに、化合物半導体においても、ヘテロバイポーラト
ランジスタ（ＨＢＴ）は超高速デバイスとして、有望視
されている。例えば、ＧａＡｓ、Ａ　Ｑ　Ｇ　ａ　Ａ　
ｓ接合を用いたＨＢＴが検討されている。−船釣に、上
記したような化合物半導体においては、ペテロ接合の界
面準位密度が低いと言われているが、やはり再結合によ
るｈＦＥの低下は避けられない。

本発明の目的は、上記問題点を解決する手段として、結
晶性半導体材料からなる第１の層と、結晶性あるいは非
結晶性の少なくとも一方の半導体材料からなる第２の層
とによって形成される接合を有する半導体装置の界面準
位密度を低下させるための製造方法を提供することにあ
る。

〔課題を解決するための手段〕

上記の課題を解決するために、本発明の半導体装置の製
造方法は、結晶性半導体材料からなる第１の層と、結晶
性半導体材料あるいは非結晶性半導体材料の少なくとも
一方からなる第２のＭ（すなわち、単結晶、多結晶、微
結晶の結晶性材料。

あるいは非結晶性、またはこれらの混合も含む）とによ
って形成される接合を有する半導体装置を形成した後あ
るいは形成途中において、水素を含むプラズマ中にさら
すことにより、少なくとも上記接合部の界面を含む上記
半導体装置の材料中に水素を含ませることを特徴とする
。

〔作用〕

従来の半導体装置の製造方法では、結晶性半導体材料と
結晶性あるいは非結晶性半導体材料とによる接合部にお
いて界面準位密度が高くなり、界面再結合電流が多くな
って特性劣化を起こしていた。また、半導体膜堆積時に
水素が含有されるプラズマＣＶＤ法を用いる場合も、そ
の後の熱処理工程を経ることにより水素脱離が生じ、同
様に特性劣化が生じていた。

本発明の製造方法では、電極形成工程等の熱処理工程終
了後、半導体装置を水素を含むプラズマ中にさらすこと
により、上記接合界面に水素を含有させることができる
ので、接合界面準位密度を低下させることができ、界面
再結合電流を減少させることができ、特性を向上させる
ことができる。

本発明では、プラズマによる活性水素を用いることを特
徴としており、接合界面に取り込まれる水素置が多いた
め、特性を向上させることができる。

さらに１本発明を１例えば、バイポーラトランジスタの
製造工程に適用した場合、高濃度に不純物添加を行なっ
た薄いベース層を用いて、高いｈＦＥを持つ高速度のバ
イポーラトランジスタを提供できる。

〔実施例〕

実施例　１第１図は１本発明の製造工程をＳｉバイポーラトランジ
スタに適用した実施例を示す。第１図の構造を実現する
ための製造工程を説明する。まず、高濃度ｎ型Ｓｉ基板
１上にｎ型エピタキシャル暦２と、高濃度ｐ型ベースコ
ンタクト拡散層３と。

ｐ型ベース層４と、Ｍ縁膜（酸化膜）５とを順次形成す
る。ただし、ｐ型ベース層は、通常のバイポーラトラン
ジスタの不純物濃度より高濃度とし、２．５　Ｘ　１０
”ａｔｏｍ／　ｃｍ”のＢ（ボロン）をエネルギーが１
０ｋｅＶのイオン打ち込みにより添加した。このときベ
ース層厚は１１００ｎであった。ベースのピーク不純物
濃度は２．５　Ｘ　１０”　／　ｃｍ３である。

このコレクタ、ベース層を形成した単結晶の下地基板を
高真空中において、プラズマ処理、あるいは加熱等によ
り清浄化した後、この下地基板上にｎ型多結晶Ｓｉ層６
を堆積する。この堆積時の雰囲気ガスにＡ　ｓ　Ｈ３も
しくはＰＨ，ガスを供給することによって、膜堆積と同
時にｎ型不純物を添加する。次に、該堆積膜の不要部分
をＣＦ、−０２系プラズマを用いたドライエツチング法
により除去する。以下、ｌＩ８縁膜５にベース・エミッ
タ接合ホールの穴あけを行ない、エミッタ、ベース、コ
レクタのアルミニウム電極７を公知の方法で形成して、
トランジスタを得る。以上は多結晶Ｓ１をエミッタとす
る従来のトランジスタの形成方法である。上記トランジ
スタを形成した後、本発明によるプラズマ水素中に該半
導体装置をさらす処理工程を所定の温度で行なった。具
体的には、作製したトランジスタを、真空室に入れ１例
えば、基板温度を２５０℃、水素ガスを圧力０．３Ｔｏ
ｒｒで導入し、ＲＦあるいはＤＣｆｆｉ源によってプラ
ズマを励起する。本実施例では、６０分間の処理を行な
った。

第１図の構造を有するバイポーラトランジスタ（これを
１〜ランジスタＡとする）を製作し、特性を評価した。

この場合、多結晶Ｓｉの膜厚は２０００人とした。プラ
ズマ水素中における。熱処理工程を行なう前では、高ベ
ース濃度（２，５Ｘ　１０”　／　Ｃｍ’　）に対して
、トランジスタＡのｈＦＥは５という値が得られた。本
発明のプラズマ水素中での熱処理工程を行なうと、トラ
ンジスタＡのｈＦＥは５０になり、１０倍に向上した。

これは、プラズマ水素中での熱処理工程によって、多結
晶Ｓｉと単結晶Ｓｉの接合界面に存在する界面準位密度
が低下したためである。

実施例　２第２図は、Ｓｉより禁止帯幅の広いＳ　ｉ　＜、−ｘ＞　Ｃｘ層をエミッタ材料としだへテ
ロ構造を有するバイポーラトランジスタに適用した実施
例を示す。コレクタ、ベース層を形成する工程は従来工
程と何ら変わりはない。次に、エミツタ層の形成を行な
った。エミッタに用いたＳ　ｌ　（ｚ−ｘ）　Ｃｘ層８はプラズマＣｖＤ法によ
ッテ形成した。まず、下地Ｓｉ基板の表面を清浄化する
。

続いて、ＣＨ４ガス、ＳｉＨ４ガス、Ｈ２ガスを例えば
０．３Ｔｏｒｒで導入して、プラズマＣＶＤを行なう。

ガスとしてはＣＨ，の替わりにＣ，Ｈ，を用いても良い
し、その他分解して炭素を供給できるガスを用いること
も可能である。また、ＳｉＨ４の替わりにＳｉ、Ｈ，な
どＳｉを供給できるガスを用いてもよい。このときドー
ピングガスとしてＰＨ，ガスを導入し、リンを０．５原
子％程度添加し、さらにキャリアガスとして、Ｈ２を用
いた。

上記のように、ヘテロバイポーラトランジスタを形成し
た後、実施例１と同様に、プラズマ水素中で熱処理を行
なった６以上のように形成した第２図の構造を有するヘテロバイ
ポーラトランジスタ（これをトランジスタＢとする）の
特性を評価した。プラズマ水素中での熱処理工程前にお
いては、高ベース濃度（２，５Ｘ　１０”　／　ａｍ’
　）に対して、トランジスタＢのｈｐＥは２０という値
が得られた。本発明のプラズマ水素中での熱処理工程を
行なうと、トランジスタＡのｈＦＥは１００になり、５
倍に向上した。

また、本実施例では、ヘテロバイポーラトランジスタの
エミツタ層としてＳ　ｉ　（、−ｘ）　Ｃｘを用いたが
、Ｓｉより広い禁止帯幅を有する他の材料、例えば単結
晶５ｉＣ１ＯＸＳＥＦ等をエミッタとするヘテロバイポ
ーラトランジスタにも適用できる。

実施例　３第３図は、Ｓｉより禁止帯幅の狭いＳ　ｉ　（ｚ−ｘ）　ａ　ｅ　Ｘ／ＩＦをベース材料と
したへテロ構造およびナローギャップベース構造を有す
るバイポーラトランジスタに適用した実施例を示す。

第３図の構造を実現するための製造工程を説明する。ま
ず、高濃度ｎ型Ｓｉ基板１上にｎ型エピタキシャル層２
を形成する。次に、ｐ型ナローギャップベースＮ９を所
定の部分に形成する。本実施例では、Ｓｉ（、−Ｘ）Ｇ
ｅｘ／Ｗを熱ＣＶＤ法を用いて形成した。

具体的には、まず、下地Ｓｉ基板の表面を清浄化し、続
いてＧｅＨ４ガス、ＳｉＨ４ガス、Ｈ２ガスを導入し、
　ｇｏｏ℃の熱ＣＶＤを行なった。ガスとしてはＧｅＨ
，の替わりに、分解してＧｅを供給できるガスを用いる
ことも可能である。また、ＳｉＨ４の替わりに５ｉ２Ｈ
，などＳｉを供給できるガスを用いてもよい。このとき
ドーピングガスとしてＢ２Ｈ，ガスを導入し、Ｂ（ボロ
ン）を５　Ｘ　１０”ａｍ−’程度添加し、さらにキャ
リアガスとしてＨ２を用いた。このときベース層厚は５
０ｎｍとした。ベース層を堆積した後、酸化膜形成、ベ
ースコンタクト拡散層形成、ベース・エミッタ接合ホー
ルの穴あけを順次行なった。本実施例では、ベース層の
形成方法として、熱ＣＶＤ法を用いたが、ＭＢＥ法等を
用いても、何らさしつかえない。

さらに、このコレクタ、ベース層を形成した下地基板を
高真空中に置いて表面清浄化を行なった後、エミッタで
あるｎ型結晶性Ｓ　ｉ　９６を堆積した。このとき同時
にＡ　ｓ　Ｈ，もしくはＰＨ，ガスを供給することによ
って、堆積時にｎ型不純物を添加する。次に、不要部分
をＣＦ４−０．系プラズマを用いたドライエツチング法
により除去する。以下、エミッタ、ベース、コレクタの
アルミニウム電極７を公知の方法で形成して、トランジ
スタを得る３以上のように、第３図の構造を有するバイ
ポーラトランジスタ（これをトランジスタＣとする）を
製作し、特性を評価した。プラズマ水素中での熱処理工
程前では、高ベース濃度（５Ｘ１０”／ｃａｂ’）に対
して、トランジスタＣのｈＦＥは１０という値が得られ
た６測定後、実施例１と同様に、プラズマ水素中で熱処
理を行なった。その結果、トランジスタＡのｈＦＥは１
００になり、１０倍に向上したにれは、プラズマ水素中
での熱処理工程によって、結晶あるいは多結晶Ｓｉと単
結晶Ｓ　ｌ　（ｘ−ｘ）　Ｇ　ｅ　ｘの界面に存在する
準位が減少したためである。

本発明では、実施例として、Ｓｉ（□−ｘ）Ｇｅｘを用
いたが、他のＳｉより狭い禁止帯幅を有する材料をベー
スとするヘテロバイポーラトランジスタにも適用できる
。

実施例　４第４図は、化合物半導体バイポーラトランジスタに適用
した実施例を示す。基板としてＧａＡｓを用い、Ｇ　ａ
　Ａ　ｓより禁止帯幅の広いＡＱＧａＡｓ層をエミッタ
材料としたへテロ構造を有するバイポーラトランジスタ
に適用した実施例である。コレクタ、ベース、エミツタ
層を形成する工程は、従来用いられている工程と何ら変
わりはない。本実施例では、コレクタであるＧ　ａ　Ａ
　ｓ層１１および、ベースであるＧ　ａ　Ａ　ｓ　Ｍ１
２、エミッタであるＡｌ２ＧａＡｓ層１３は全てＭＢＥ
法を用いて形成した。デバイスの形成方法としては、Ｃ
ＶＤ法等を用いても何らさしつかえない。まず、下地Ｇ
ａＡｓ基板の表面を清浄化する。続いて、超高真空中で
Ｇ　ａ　Ａ　ｓ、ＡＱＧａＡｓの堆積を行なった。この
ときのドーピング材料としては、ｎ型領域には３ｊ−、
ｐ型頭域にはＢｅを導入した。ベース不純物濃度として
は、５　Ｘ　１０”ｃｍ−’程度添加した。エミッタ、
ベース、コレクタの加工、絶縁膜１４の堆積および穴あ
け、電極配線工程を順次行なった。

このようにして形成した第４図の構造を有するヘテロバ
イポーラトランジスタ（これをトランジスタＤとする）
の特性を評価した。プラズマ水素中での熱処理工程前で
は、ベース不純物濃度（５Ｘ　１０”　／ａｍ３）に対
して、トランジスタＤのｈＦＥは３０という値が得られ
た。次に、実施例１と同様に、プラズマ水素中で熱処理
を行なったところ、トランジスタＤのｈＦＥは６０とな
り、２倍に向上した。

また、本実施例では、ＧａＡｓ系のへテロバイポーラト
ランジスタに適用した例を挙げたが、他のｍ−ｖ族化合
物やＩＩ−ＶＩ族化合物半導体のへテロバイポーラトラ
ンジスタにも適用できる。

実施例　５第５図は、Ｓｉより禁止帯幅の広い微結晶Ｓｉ層をエミ
ッタ材料としたへテロバイポーラトランジスタに適用し
た実施例を示す、コレクタ、ベース層を形成した単結晶
の下地基板を形成する工程は実施例１と同じである。エ
ミッタである微結晶Ｓｉ層１５はプラズマＣＶＤ法を用
いて形成した。

まず、下地Ｓｉ基板の表面を清浄化する。続いて。

ＳｉＨ４ガス、Ｈ２ガスを例えば０．３Ｔｏｒｒで導入
しプラズマＣＶＤを行なう。また、ＳｉＨ４の替わりに
５ｉ２ＨＧなどＳｉを供給できるガスを用いてもよい。

このときドーピングガスとしてＰＨ，ガスを導入し、リ
ンを２７Ｘ子％程度添加し、さらにキャリアガスとして
、Ｈ２を１５０ＳＣＣＭ流した。

このように、エミッタを形成した後、電極配線工程の前
にｈＦＥを測定すると１００であった。次に。

電極配線工程において、４００℃の熱処理を通した後で
は、ｈＦＥは２５に低下していた。これは、電極配線工
程における熱処理によって、水素の脱離が生じたためで
ある。さらに１本発明のプラズマ水素中での熱処理工程
を行なうことによって、トランジスタのｈＦＥは１３０
に回復し、熱処理後のｈＦＥの約５倍に向上した。

以上の各実施例に対して、従来ＭＯＳデバイス等で行な
われている水素ガス中での熱処理を行なったが、全く効
果がなかった。本発明では、プラズマによる活性水素を
用いていることを特徴としているので、界面における水
素の取り込まれ量が多いため、特性向上に有効である。

本発明による水素を含むプラズマ処理工程は、接合が形
成された後、どの段階で行なっても良いが、水素が脱離
する温度における熱処理工程の終了後、あるいは半導体
装置の製造工程終了後、実施することが有効である。上
記各実施例では、すべて、電極配線を形成した後、プラ
ズマ水素中での熱処理を行なった。また、上記各実施例
では、ｐｎ接合を有するバイポーラトランジスタに適用
した例のみを示したが、ｐｎ接合あるいは他の接合を有
する他の半導体装置に適用しても特性向上の効果がある
ことは言うまでもない。

〔発明の効果〕

以上説明したように、本発明の半導体装置の製造方法は
、結晶性半導体材料と結晶性あるいは非結晶性半導体材
料の接合を有する半導体装置において、接合界面準位密
度が低下でき、特性を向上させることができる。特に、
本発明をバイポーラトランジスタの製造工程に適用すれ
ば、接合界面準位密度が低下でき、接合界面における再
結合電流を低減することができる結果、バイポーラトラ
ンジスタにおいて高い電流増幅率を維持したまま。

ベース層の不純物濃度を高め、かつ、ベース層を薄くで
きるため、トランジスタの高速化を図ることができる。

【図面の簡単な説明】

第１図は、多結晶５ｉｐｌ／単結晶Ｓｉ層からなる接合
を有するバイポーラトランジスタに適用した実施例を示
す断面図、第２図は、Ｓｉ（□−ｘ）Ｃｘ層（エミツタ
層）／単結晶Ｓｉ層からなるヘテロ接合を有するバイポ
ーラトランジスタに適用した実施例を示す断面図、第３
図は、Ｓｉ（□−ｘ）Ｇｅ、。層（ベース層）／単結晶Ｓｉ層を用いたヘテロ接合を有
するバイポーラトランジスタに適用した実施例を示す断
面図、第４図は、ＡＱＧａＡｓ層（エミツタ層）／単結
晶ＧａＡｓ層からなるヘテロ接合を有するヘテロ接合バ
イポーラトランジスタに適用した実施例を示す断面図、
第５図は、微結晶Ｓｉ層（エミツタ層）／単結晶Ｓｉ層
からなるヘテロ接合を有するバイポーラトランジスタに
適用した実施例を示す断面図である。１・・・単結晶Ｓｉ基板２・・・Ｓｉエピタキシャル層３・・・Ｓｉベースコンタクト拡散層４・・・Ｓｉベース層５・・・絶縁膜６・・・多結晶Ｓｉミニミッタ７・・・金属電極８・・・Ｓｉ（□−ｘ）Ｃｘエミッタ層９−−−５ｉ（
、−ｘ）Ｇｅｘベース層１１・・・ＧａＡｓコレクタ層１２・・・ＧａＡｓベース層１３・・・ＡＱＧａＡｓエミッタ層１４・・・絶縁膜１５・・・微結晶Ｓｉ層特許出願人　日本電信電話株式会社

Claims

【特許請求の範囲】

結晶性半導体材料からなる第１の層と、結晶性半導体材
料あるいは非結晶性半導体材料の少なくとも一方からな
る第２の層とによって形成される接合を有する半導体装
置を形成した後あるいは形成途中において、水素を含む
プラズマ中にさらすことにより、少なくとも上記接合部
の界面を含む上記半導体装置の材料中に水素を含ませる
ことを特徴とする半導体装置の製造方法。