JPH06252158A

JPH06252158A - 半導体装置

Info

Publication number: JPH06252158A
Application number: JP5037996A
Authority: JP
Inventors: Kohei Moritsuka; 宏平森塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-02-26
Filing date: 1993-02-26
Publication date: 1994-09-09

Abstract

(57)【要約】【目的】イオン注入技術を利用することにより、コン
タクト層の高濃度ドーピングを実現した上で、pn接合と
ヘテロ接合の位置を正確に合せることを可能にしたヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）型の半導体装
置を提供する。【構成】コレクタとなる n型のシリコン層１０３上
に、ベースとなる p型のシリコンゲルマニウム混晶層１
１１と、エミッタとなる n型のシリコン層１１２とを順
に積層形成する。エミッタとなるn-Si層１１２上には、
エミッタコンタクトとして、エミッタSi層１１２と格子
定数を異ならせることによって、転位等を導入すると共
に、イオン注入法によって n型不純物を導入した半導体
層、例えば例えばSi_0.2Ge_0.8混晶層１１４および n⁺
-Si 層１１５を設けて、ＨＢＴを構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、特
に製造工程の低温化を必要とする高速動作が可能なバイ
ポーラトランジスタ型の半導体装置に関する。

【０００２】

【従来の技術】バイポーラトランジスタの高速化におい
て、最重要とされる指標は、高い最大発振周波数であ
る。ここで、バイポーラトランジスタの最大発振周波数
ｆ_maxは、次式で表される。

【０００３】ｆ_max＝（ｆ_t／ 8πＲ_bＣ_c）^1/2 ……(1) ここで、ｆ_tは電流利得の遮断周波数で、特に縦方向の
層構造に強く依存し、ベース層の厚さを薄くして、ベー
ス領域におけるキャリアの走行時間を短縮することと、
エミッタとコレクタの不純物濃度を高めて、動作電流密
度を向上させることで向上できる。また、Ｒ_bはベース
抵抗で、ベース層のシート抵抗を下げ、さらにベース取
出し抵抗を下げることが求められる。また、Ｃ_cはコレ
クタ容量で、極力コレクタ接合面積を縮小することが必
要となる。近年では、ｆ_tは 50GHz に達する性能が求
められ、そのためにベース幅は50nm以下に縮小されるよ
うになってきた。このため、真性領域のベースシート抵
抗は 10kΩ以上になり、比較的大きなｆ_tの割りにはｆ
_maxが小さく（典型的には20〜30GHz)、新たな技術が求
められている。

【０００４】このような要請に応える技術として、ヘテ
ロ接合エミッタ技術がある。この方法では、ベースより
広禁止帯幅のエミッタ材を用いることにより、少数キャ
リアのエミッタからの注入効率を高くできるため、ベー
ス濃度を高くして、かつ薄いベース層を実現できる。例
えば、典型的には30nmのベース厚さで、 5×10¹⁹cm^-3の
キャリア密度を用いて、シート抵抗 600Ωが実現でき
る。このヘテロ接合バイポーラトランジスタ（ＨＢＴ）
をシリコンプロセスで実現する方法としては、シリコン
よりもバンドギャップの小さいシリコンゲルマニウム混
晶をベースに用いる方法が最も有力と考えられている。

【０００５】図８に、 npn型のＨＢＴの理想的な不純物
プロファイルと組成プロファイルの例を示す。10¹⁷cm^-3
程度の n型不純物を含有したSiコレクタ層上に、典型的
には30nmの厚さで 5×10¹⁹cm^-3程度の p型不純物を含有
したSi_0.7Ge_0.3ベース層と、 2〜 5×10¹⁸cm^-3程度の
n型不純物を含有した50nm程度の厚さのSiエミッタ層
と、10²⁰cm^-3程度の n型不純物を含有した 150nm程度の
厚さのSiコンタクト層が積層した構造となる。このＨＢ
Ｔ構造においては、大きなエミッタ注入効率を確保する
ことと、ベース・コレクタ界面に電子に対するポテンシ
ャル障壁を作らないように、pn接合の位置とヘテロ接合
の位置を 1〜2nm の範囲で正確に一致させることが必要
となる。一方、 p型不純物として使用されるボロンは、
特に高濃度になると拡散係数が大きくなるため、ヘテロ
接合とpn接合の一致は、製造技術の観点から最も困難な
課題の一つである。

【０００６】このような課題に対しては、 500〜 700℃
という低温でシリコンやシリコンゲルマニウム混晶を成
長する方法が有力である。例えば、Si₂H ₆と GeH₄と
B₂H₆を用いたＣＶＤ技術で、 550℃という低温で、ボ
ロンを所定の濃度含有したSi_0.3Ge_0.7層を、シリコン
基板上にエピタキシャル成長させることができる。ただ
し、Si_0.3Ge_0.7とSiとの間においては、格子定数の差
に起因する歪みが発生するため、転位等の結晶欠陥を発
生させないように、Si_0.3Ge_0.7層の厚さは50nm程度以
下にする。この上に、さらにSi₂H ₆とPH₃を用いたＣ
ＶＤ技術で、n型のSi層を 650℃程度の温度でエピタキ
シャル成長させることができる。よって、このような低
温度のエピタキシャル成長は、図８に示した構造を実現
するのに最も有力な方法と考えられている。ここで、エ
ピタキシャル成長温度が 700℃以下であれば、ボロンの
熱拡散は殆ど生じないため、ヘテロ接合とpn接合を一致
させるという課題も達成できることが期待される。

【０００７】しかしながら、この低温ＣＶＤ成長では、
高濃度の n型層が実現できないという問題がある。これ
は、 n型ドーパントである砒素や燐等の V族元素がシリ
コン表面に吸着すると、化学的に活性なシリコンの不対
電子の表面密度が減少し、化学的に不活性になってしま
うためといわれている。このため、 V族元素の供給を増
すと、シリコンの成長速度は著しく低下する。また、こ
の V族元素の吸着層は、 700〜 800℃程度の高温まで安
定なので、実質的に高濃度の n型層の 700℃以下での低
温度成長は不可能である。

【０００８】図９に、Si₂H ₆を用いたＣＶＤ法による
Siエピタキシャル成長において、PH₃を添加した場合の
成長速度の実験結果を示す。成長温度が 600℃では、わ
ずか100ppmのPH₃添加で成長が不可能になる。成長温度
を 700℃に上げても、100ppmのPH₃添加で、成長速度は
無添加の場合の 10%以下に低下してしまい、高濃度の不
純物添加は行えない。さらに、 V族元素濃度を増すと、
二原子が会合した状態で表面に吸着するので、ＣＶＤ法
で導入した V族はドナーとしての活性化率が低く、高濃
度キャリア層を得るためには、会合状態を分解するよう
に、 900℃以上の高温での熱処理が必要となる。図１０
に、Si₂H ₆を用いた 700℃のＣＶＤ法によるSiエピタ
キシャル成長における、PH₃添加量とシリコン中の燐の
原子濃度およびドナー濃度との関係を示す。PH₃添加量
を増しても、燐原子濃度に対するドナー濃度の割合は低
下し、ドナー濃度として 4×10¹⁸cm^-3程度しか得られな
い。一方、低抵抗のオーミック接触を得るようなコンタ
クト層には、10²⁰cm^-3程度のドナー濃度が必要である。
この結果、従来、シリコンゲルマニウム混晶をベースに
用いるシリコンのヘテロ接合バイポーラトランジスタ
（ＨＢＴ）の製作において、エミッタコンタクト層とな
る高濃度 n型層は、専らイオン注入技術によって作製さ
れてきた。

【０００９】図１１に、高濃度 n型層の作製にイオン注
入技術を適用した、従来の代表的なSi/Si-Ge型ＨＢＴの
製造工程を示す。まず、コレクタコンタクト層を兼ねる
n⁺-Si 基板１上に、砒素を 1×10¹⁷cm^-3添加したSi層
２を500nm 、ボロンを 1×10¹⁹cm^-3添加したSi_0.7Ge
_0.3層３を30nm、砒素を 1×10¹⁷cm^-3添加したSi層４を
250nmの各厚さで、順次エピタキシャル成長させる（図
１１−ａ）。ここで、エピタキシャル成長は、SiCl₂H
₂と GeH₄を用いたＣＶＤ法で行い、ドーパントガスに
は AsH₃と B₂H ₆を用いる。また、Si層２、４の成長
は 680℃で、 Si-Ge層３の成長は 560℃で行われる。

【００１０】次に、ボロンを 40keVの加速エネルギー
で、 1×10¹⁵cm^-2選択的に注入して、ベースコンタクト
領域５を形成すると共に、砒素を 30keVの加速エネルギ
ーで、3×10¹⁵cm^-2選択的に注入して、エミッタコンタ
クト領域６を形成する（図１１−ｂ）。ここで、イオン
注入された不純物を活性化するために、 700℃で10分間
の熱処理を行う。ベース・コレクタ接合を規定するよう
にメサエッチングを行い、ＣＶＤ法によって SiO₂膜７
を堆積する。最後に、エミッタコンタクト８、ベースコ
ンタクト９を形成して素子化する（図１１−ｃ）。

【００１１】これらの工程の中で、最大の熱処理はイオ
ン注入後のアニール工程で、処理温度としてはボロンの
拡散を引き起こすことはなく、良好なＨＢＴ特性が期待
される。しかし、実際にはイオン注入によって導入され
た損傷欠陥に関連した増速拡散によって、ベース層３の
ボロンがエミッタ層４とコレクタ層２に拡散するため、
pn接合とヘテロ接合との位置ずれが生じ、良好なＨＢＴ
特性は得られない。

【００１２】図１２に、同一の熱処理(700℃、10分間）
を経た図１１（ａ）のエピタキシャル膜の元素分布を示
す。ボロンは Si-Ge層にのみ含まれ、pn接合とヘテロ接
合の位置ずれは 1nm以下であった。ところが、砒素をイ
オン注入した領域の熱処理後の元素分布は、図１３に示
すように、ボロンが Si-Ge層から拡散し、pn接合とヘテ
ロ接合の位置ずれは、エミッタ側およびコレクタ側に各
々30nmから50nmに及んでいることが分かる。このよう
に、イオン注入によってボロンが非常に速く拡散するの
は、イオン注入による損傷をアニール分解する過程で格
子間原子が放出され、ボロンと複合体を作ると、拡散定
数が通常の格子位置のボロンに比べ数桁大きくなるため
である(700℃における格子位置のボロンの拡散定数は〜
10^-18cm²/s、格子間原子と会合したボロンの拡散定数
は〜10^-14cm^-2/s）。このように、イオン注入を用いて
エミッタコンタクト層を形成しようとしても、ベース中
のボロンが増速拡散するために、満足な素子特性を得る
ことはできなかった。

【００１３】また、従来の他の代表的なSi/Si-Ge型ＨＢ
Ｔの製造工程を図１４および図１５に示す。この製造例
においては、まずコレクタコンタクト層を兼ねる n⁺Si
基板１０上に、コレクタ層となる n型Si層１１をエピタ
キシャル成長させ、ベース・コレクタ接合領域を残して
選択酸化して、フィールド酸化膜１２を形成する（図１
４−ａ）。ベース・コレクタ接合領域のSiを露出した
後、ボロンを 5×10¹⁶cm^-3添加したSi_1-xGe_x層１３を
50nm、無添加のSi層１４を30nmの厚さで、順次エピタキ
シャル成長させる（図１４−ｂ）。ここで、エピタキシ
ャル成長は、 SiH₄と GeH₄を用いたホットウォールＣ
ＶＤ法で行ったため、成長膜はウエハ全面に堆積した。
また、Si_1-xGe_x層１３は、組成比x がコレクタ側で
0.1、エミッタ側で 0となるようにしてある。次いで、
ボロンを 40keVの加速エネルギーで、1×10¹⁵cm^-2選択
的に注入して、ベースコンタクト領域１５を形成し、ベ
ース引き出し領域を残してベースコンタクト領域１５を
エッチング除去する（図１４−ｃ）。

【００１４】次に、ＣＶＤ法で SiO₂膜１６を堆積し、
エミッタ領域にコンタクト窓１６ａを開け、ポリシリコ
ン膜１７を 150nm堆積する（図１５−ａ）。次いで、砒
素を70keV の加速エネルギーで、 5×10¹⁵cm^-2ポリシリ
コン膜１７に注入し、1000℃で15秒間アニールして、不
純物の活性化とエミッタ不純物の拡散を行う。次に、エ
ミッタ領域を残してポリシリコン膜１７をエッチング除
去し、ＣＶＤ法で SiO₂膜１８を堆積した後、電極１９
を形成してバイポーラトランジスタを得る（図１５−
ｂ）。

【００１５】この方法では、前述した従来例の場合に比
べ、ボロンの増速拡散は殆ど生じない。これは、注入損
傷のアニール過程で放出される格子間原子がポリシリコ
ン中の結晶粒界に捕らえられ、ベース層１３まで拡散し
ないためである。しかし、この方法では、エミッタSi層
とポリシリコン膜１７との間に存在する自然酸化膜を破
壊するために、1000℃程度の熱処理が必要となる。この
ため、歪みを内蔵するベースSi_1-xGe_x層１３のGe組成
比を 0.2以上にするのは困難であり、さらに高温での熱
処理によりボロンの拡散が顕著となり、結果的に前述し
た従来例と同じく、pn接合とヘテロ接合の位置を正確に
合せることはできない。このため、第２の従来例では、
ベースとしての Si-Ge層の導入はドリフト電界を作り込
む効果に限定して行われ、エミッタ注入効率の改善やベ
ース抵抗の低減は不十分で、従来のシリコン素子を凌駕
できるほどの特性は得られていない。実際、試作例で
は、特にベースピンチ面抵抗が10〜 20kΩと大きく、最
大発振周波数も 30GHz程度で、従来のシリコン素子と殆
ど変わらない特性に止まっている。

【００１６】

【発明が解決しようとする課題】上述したように、従来
のヘテロ接合バイポーラトランジスタにおいては、pn接
合とヘテロ接合との位置を一致させ、かつ高濃度キャリ
ア層を得るために、低温ＣＶＤ技術とイオン注入技術と
を利用してはいるものの、実際にはイオン注入による損
傷をアニール分解する過程で放出される格子間原子とボ
ロンとが複合体を作ることによって、ボロンの増速拡散
を招いたり、あるいはボロンの増速拡散は殆ど生じない
が、高温での熱処理が必要であるために、 Si-Ge層のGe
組成比を十分に設定できず、かつボロンの拡散が顕著と
なる等の欠点を有することから、pn接合とヘテロ接合と
の位置を正確に合せることができないという問題があっ
た。本発明は、このような課題に対処するためになされ
たもので、イオン注入技術を利用することにより、コン
タクト層の高濃度ドーピングを実現した上で、pn接合と
ヘテロ接合の位置を正確に合せることを可能にし、これ
により優れた特性を安定して得ることを可能にした、ヘ
テロ接合バイポーラトランジスタ型の半導体装置を提供
することを目的としている。

【００１７】

【課題を解決するための手段】本発明の半導体装置は、
第一導電型のコレクタとなる第一の半導体層と、前記第
一の半導体層上に順に積層形成された、第二導電型のベ
ースとなる第二の半導体層、および第一導電型のエミッ
タとなる第三の半導体層と、前記第三の半導体層上に形
成され、前記第三の半導体とは格子定数が異なる半導体
を有し、かつ第一導電型の不純物がイオン注入法によっ
て導入された第四の半導体層とを具備し、前記第四の半
導体層にエミッタ電極が接続されていることを特徴とし
ている。

【００１８】

【作用】本発明の半導体装置においては、エミッタコン
タクト層となる第四の半導体層に、イオン注入法により
ドーピングを行っているため、効率よく高濃度ドーピン
グが行え、よって小さいコンタクト抵抗が得られる。ま
た、イオン注入が行われる第四の半導体層とエミッタ層
となる第三の半導体層との間には、格子定数の差により
歪みや欠陥が局部的に発生するため、イオン注入で導入
された格子欠陥のアニール過程で放出される格子間原子
は、その歪み層や欠陥に拘束され、その下部に存在する
ベース領域には侵入しない。よって、ベース不純物の増
速拡散は生じない。その結果、ヘテロ接合とpn接合の位
置はエピタキシャル成長時点からずれることがなくな
り、優れたＨＢＴ特性が得られる。

【００１９】

【実施例】以下、本発明の実施例について説明する。

【００２０】図１は、本発明の一実施例によるヘテロ接
合バイポーラトランジスタ（ＨＢＴ）１００の構成を示
す断面図である。まず、同図に示すＨＢＴ１００の製造
工程を、図２〜図４を参照して詳述する。

【００２１】まず、図２（ａ）に示すように、 p^--Si
基板１０１上に、コレクタコンタクト層となる 1.0μm
厚の n⁺-Si 層１０２をアンチモン拡散により形成し、
その上に燐を 1×10¹⁷cm^-3含有したn-Si層１０３を、コ
レクタ層として 0.3μm の厚さでエピタキシャル成長さ
せる。次に、図２（ｂ）に示すように、ベース・コレク
タ接合領域を除いて、選択酸化により厚さ 0.7μm のフ
ィールド酸化膜１０４を形成する。次いで、酸化膜１０
５とポリシリコン１０６を埋め込んだ溝により、素子分
離領域を形成する（図２−ｃ）。フィールド酸化膜１０
４を埋込コンタクト層１０２が露出するように取り除
き、燐をドープしたポリシリコン１０７をフィールド酸
化膜の除去部分に埋め込んで、コレクタコンタクト層１
０２を表面に取り出す（図２−ｄ）。

【００２２】ここまでの工程で形成した素子分離溝と、
コレクタコンタクト中のポリシリコン１０７の表面は、
100nmの厚さで酸化しておく（１０８、１０９）。次
に、ベース・コレクタ接合領域上の酸化膜１１０を選択
的にエッチングして取り除き、希釈弗酸水溶液中で露出
したシリコン表面を水素で終端し、自然酸化が進行しな
いようにして、エピタキシャル成長装置に導入する。用
いたエピタキシャル成長装置は、到達圧力が10^-10Torr
の超高真空仕様のコールドウォール炉で、Si₂H₆と Ge
H₄ガスを用いたＣＶＤを、10^-4Torr近傍の動作圧力で
行えるものである。この装置にシリコンウエハを装填し
た後に徐々に加熱し、 400℃に達したところでSi₂H ₆
ガスを流す。シリコン表面を終端している水素が脱離し
はじめる温度（およそ 500℃）に達すると、シリコン表
面にのみ選択的にSiがエピタキシャル成長しはじめる。

【００２３】ウエハ温度が 550℃に達した際、同時に G
eH₄ガスと B₂H ₆ガスを添加し、ウエハ温度は 550℃
に保持したまま、ボロンを 5×10¹⁹cm^-3ドープしたSi
_0.7Ge_0.3混晶を30nm成長させ、ベース層１１１を得る
（図３−ａ）。またこのとき、400℃から 550℃に昇温
する過程で成長したSiの厚さは 2nmであった。次に、Ge
H₄ガスと B₂H ₆ガスを止め、ウエハを 680℃に加熱
して AsH₃ガスを添加し、ウエハ温度は 680℃に保持し
たまま、砒素を 2×10¹⁸cm^-3ドープしたSi（１１２）を
120nm成長させる。またこのとき、 550℃から 680℃に
昇温する過程で成長したSiの厚さは 8nmであった。さら
に、 680℃ではSi₂H ₆ガスが SiO₂表面でも分解し、
酸化１０４膜上にはポリシリコン１１３が堆積する（図
３−ｂ）。次に、 GeH₄ガスを添加し、砒素をドープし
たSi_0.2Ge_0.8混晶層１１４を5nm成長させ、さらに Ge
H₄ガスを止めて、砒素を 2×10¹⁸cm^-3ドープしたSi層
１１５を80nm成長させる。ここで、Si_0.2Ge_0.8混晶層
１１４は、基板のシリコンと格子定数が3.2%も異なるの
で、転位を大量に含有し、その大部分はSi層１１５にも
伝搬している。この後、ウエハ全面に砒素(As)を 40keV
の加速エネルギーで、 2×10¹⁵cm^-2注入する（図３−
Ｃ）。ここで、砒素の投影飛程は27nmなので、注入に伴
う損傷はSi層１１５に止まっている。

【００２４】次に、エミッタ領域をフォトレジスト１１
６でマスクし、Si層１１５とSi_0.2Ge_0.8混晶層１１４
を選択的にエッチング除去した後、エミッタ領域を除く
Si層１１２とポリシリコン層１１３にボロン(B) を 30k
eVの加速エネルギーで、 3×10¹⁵cm^-2注入する（図４−
ａ）。レジスト１１６を除去した後、 700℃で15分間熱
処理してイオン注入不純物を活性化し、Si層１１５中に
エミッタコンタクト領域を形成すると共に、Si層１１
３、１１２中にベースコンタクト領域１１７を形成し、
ベース引き出し領域を残してベースコンタクト領域１１
７をエッチング除去する（図４−ｂ）。

【００２５】この後、ウエハ全面に熱ＣＶＤ法で SiO₂
膜１１８を堆積し、さらにエミッタ電極１１９、ベース
電極１２０、コレクタ電極１２１を形成することによっ
て、図１に示したヘテロ接合バイポーラトランジスタ
（ＨＢＴ）１００が得られる。上記実施例のＨＢＴ１０
０の製造工程において、イオン注入によってエミッタコ
ンタクト領域に導入された損傷をアニールする工程で、
格子間原子と原子空孔が大量に放出される。しかし、Si
層１１５およびSi_0.2Ge_0.8混晶層１１４は、転位を平
均15nmの間隔で含有しているため、この格子間原子と原
子空孔は転位に束縛され、エミッタSi層１１２やベース
Si-Ge層１１１に拡散することなく、再結合して消滅す
る。

【００２６】図５に、この実施例で作製したＨＢＴ１０
０におけるエミッタ領域のＳＩＭＳによる元素プロファ
イルを示す。イオン注入を行っても、ボロンの増速拡散
がまったく生じていない。また、Si_0.2Ge_0.8層１１４
で発生した転位は、エミッタSi層１１２側には伝搬して
いないこと、エミッタ・ベース間の空乏層は砒素を2×1
0¹⁸cm^-3ドープしたSi層１１２中に延びて、転位を内蔵
するSi層１１５およびSi_0.2Ge_0.8混晶層１１４には及
ばないので、転位による再結合電流の増加の問題は生じ
ないことが分かる。さらに、転位を内蔵するSi層１１５
およびSi_0.2Ge_0.8混晶層１１４とエミッタSi層１１２
との間には、ポリシリコンコンタクトの場合のような自
然酸化膜の介在がないので、エミッタ抵抗の増加は見ら
れなかった。

【００２７】また、エミッタコンタクトとなるSi層１１
５に注入した砒素は 80%活性化し、電極とのコンタクト
抵抗は 6×10^-8Ωcm²という充分低い値が得られた。こ
のため、高いエミッタ注入効率、低いベース抵抗、低い
エミッタ抵抗を具備したＨＢＴが実現でき、電流利得が
350、ベースピンチ面抵抗が 600Ω、最大発振周波数が
70GHzという優れた特性が得られた。

【００２８】次に、本発明の他の実施例について述べ
る。

【００２９】図６は、本発明の他の実施例によるヘテロ
接合バイポーラトランジスタ（ＨＢＴ）１３０の構成を
示す断面図であり、エミッタコンタクト層を選択的に形
成する方法を適用して作製したものである。同図に示す
ＨＢＴ１３０の製造工程を、図７等を参照して詳述す
る。

【００３０】まず、前述した第１の実施例と同様の方法
で、砒素をドープしたSi層１１２およびポリシリコン層
１１３までを形成した、図３−ｂに示す構造を得る。次
いで、図示を省略したフォトレジストをマスクとし、Si
層１１２、１１３にボロンを30keVの加速エネルギーで
3×10¹⁵cm^-2注入し、ベースコンタクト領域１３１を形
成し、ベース引き出し領域を残してベースコンタクト領
域１３１をエッチング除去する（図７−ａ）。

【００３１】次に、ウエハ全面に熱ＣＶＤ法で SiO₂膜
１３２を堆積し、エミッタコンタクト窓を開け、弗酸水
溶液で自然酸化膜を除去した後、コンタクト領域に前述
した実施例と同様のＣＶＤ法で、Si_0.2Ge_0.8混晶層１
３３を 5nm堆積し、さらにウエハ全面にSi層３１３４を
80nm堆積する（図７−ｂ）。このウエハに砒素(As)を40
keVの加速エネルギーで 2×10¹⁵cm^-2注入した後、 700
℃で15分間熱処理してイオン注入不純物を活性化する。

【００３２】この後、エミッタコンタクト領域を残して
Si層１３４をエッチング除去し、ＣＶＤ法で SiO₂膜１
３５を堆積し、エミッタ電極１３６、ベース電極１３
７、コレクタ電極１３８を形成することにより、図６に
示したヘテロ接合バイポーラトランジスタ（ＨＢＴ）１
３０が得られる。

【００３３】上述したような製造方法および構造におい
ても、イオン注入による損傷をアニールする工程で放出
される格子間原子は、Si_0.2Ge_0.8混晶層１３３の転位
に束縛され、エミッタSi層１１２やベース Si-Ge層１１
１に拡散せず、その結果、ボロンの増速拡散が抑えられ
るため、第１の実施例と同等の優れたＨＢＴ特性が得ら
れた。

【００３４】なお、上記各実施例においては、イオン注
入で生じた格子間原子を捕捉するような転位の生成方法
として、Geを含有した薄層をエミッタコンタクト層に導
入する例について述べたが、Ge以外にも炭素やタングス
テン、モリブデン等でも同様な効果が得られる。また、
必要に応じ、各層を複数層からなる構成としてもよい
し、また例えばベース−エミッタ間に遷移領域を形成す
る層を挿入してもよい。

【００３５】

【発明の効果】以上説明したように、本発明の半導体装
置によれば、イオン注入によって高濃度のドーピングを
行うエミッタコンタクト層に、予め格子間原子を捕捉す
るような転位を含有させているため、例えば 700℃以下
の低温度のエピタキシャル成長で得られる急峻なドーピ
ングプロファイルを損なうことなく、すなわちpn接合と
ヘテロ接合との位置を正確に一致させた上で、イオン注
入によって高濃度ドーピングが可能となる。よって、低
いエミッタ抵抗、低いベース抵抗、および高い電流増幅
率を具備したＨＢＴをシリコンプロセスで実現すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例によるＨＢＴの構成を示す断
面図である。

【図２】図１に示すＨＢＴの製造工程の一部を示す図で
ある。

【図３】図２に続くＨＢＴの製造工程の一部を示す図で
ある。

【図４】図３に続くＨＢＴの製造工程の一部を示す図で
ある。

【図５】本発明の一実施例によるＨＢＴの不純物プロフ
ァイルを示す図である。

【図６】本発明の他の実施例によるＨＢＴの構成を示す
断面図である。

【図７】図６に示すＨＢＴの製造工程を示す図である。

【図８】理想的なＨＢＴの不純物プロファイルの一例を
示す図である。

【図９】低温ＣＶＤによるPH₃のドーピング量と成膜速
度との関係を示す図である。

【図１０】低温ＣＶＤによる燐原子濃度とドナー濃度と
の関係を示す図である。

【図１１】従来のＨＢＴの製造工程の一例を示す図であ
る。

【図１２】図１１に示すＨＢＴのイオン注入前の不純物
プロファイルを示す図である。

【図１３】図１１に示すＨＢＴのイオン注入後の不純物
プロファイルを示す図である。

【図１４】従来の他のＨＢＴの製造工程の一部を示す図
である。

【図１５】図１４に続く従来のＨＢＴの製造工程の一部
を示す図である。

【符号の説明】

１００……ヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）１０１…… p^--Si 基板１０２…… n⁺-Si コレクタコンタクト層１０３……n-Siコレクタ層１１１…… p⁺- Si_0.7Ge_0.3ベース層１１２……n-Siエミッタ層１１４……Si_0.2Ge_0.8混晶層１１５……イオン注入 n⁺-Si コンタクト層

Claims

【特許請求の範囲】

【請求項１】第一導電型のコレクタとなる第一の半導
体層と、前記第一の半導体層上に順に積層形成された、第二導電
型のベースとなる第二の半導体層、および第一導電型の
エミッタとなる第三の半導体層と、前記第三の半導体層上に形成され、前記第三の半導体と
は格子定数が異なる半導体を有し、かつ第一導電型の不
純物がイオン注入法によって導入された第四の半導体層
とを具備し、前記第四の半導体層にエミッタ電極が接続されているこ
とを特徴とする半導体装置。