JP2008186899A - 半導体装置、並びにバイポーラトランジスタ及びその製造方法 - Google Patents

半導体装置、並びにバイポーラトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2008186899A
JP2008186899A JP2007017673A JP2007017673A JP2008186899A JP 2008186899 A JP2008186899 A JP 2008186899A JP 2007017673 A JP2007017673 A JP 2007017673A JP 2007017673 A JP2007017673 A JP 2007017673A JP 2008186899 A JP2008186899 A JP 2008186899A
Authority
JP
Japan
Prior art keywords
single crystal
layer
semiconductor layer
crystal semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007017673A
Other languages
English (en)
Inventor
Isao Suzumura
功 鈴村
Katsuya Oda
克矢 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007017673A priority Critical patent/JP2008186899A/ja
Publication of JP2008186899A publication Critical patent/JP2008186899A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】本願発明は、単結晶エミッタと単結晶エミッタ引き出し層における結晶性の向上を実現する半導体装置とその製造方法を提供する。
【解決手段】本願発明の半導体装置は、ベース上に設けた高濃度ｐ型単結晶ＳｉＧｅ層の表面が露出した開口部を有する絶縁膜の開口部において、底部の方を底部以外よりも広い開口幅とすることにより側壁に溝部を形成し、エミッタとなる高濃度ｎ型単結晶Ｓｉ層のファセット面の少なくとも一部を溝部の内側に設けている。これによって、エミッタとなる高濃度ｎ型単結晶Ｓｉ層のファセット面よりも成長方向の表面と主に接続させたエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層を形成している。
【選択図】図１

Description

本願発明は、半導体装置及びその製造方法に係り、特に単結晶エミッタと単結晶エミッタ引き出し層を有するバイポーラトランジスタとその製造方法に関する。
現在、急速に発展している超高速無線通信システムでは、それに用いるＩＣ、ＬＳＩの高性能化と低コスト化が強く求められている。このため、化合物半導体ＨＢＴに迫る高周波性能を示し，さらに最も普及しているＳｉプロセスを利用できるＳｉＧｅ ＨＢＴやＳｉＧｅ ＨＢＴとＣＭＯＳを混載したＳｉＧｅ ＢｉＣＭＯＳが、通信用ＩＣ、ＬＳＩのキーデバイスとして、近年盛んに開発されている。
これまでのＳｉＧｅ ＨＢＴを含むバイポーラトランジスタでは、エミッタ引き出し層として高濃度の不純物ドープ多結晶Ｓｉ層を形成し、この層からドーパントを熱処理により拡散させてエミッタを形成していた。図１０Ａ〜１０Ｄは、従来型バイポーラトランジスタの断面構造を示した第１の従来例である。図１０Ａ〜１０Ｄにおいて、２００は結晶半導体本体、２０１は結晶半導体本体の主表面、２０２はマスク被膜、２０３は開孔、２０４はｐ型領域、２０５はｐｎ接合、２０６はマスク被膜、２０７はドープされた多結晶Ｓｉ層、２０８はｎ型領域、２０９はｐｎ接合、２１０は開孔、２１１はベース電極、２１２はエミッタ電極、及び２１３と２１４は電気リード線である。次に、従来型バイポーラトランジスタの製造方法を示す。始めに、少なくとも1つの主表面２０１を有する結晶半導体本体２００を準備する。この例では、半導体本体の導電形式をｎ型としている。次に、本体２００の表面２０１上に適当な方法によってマスク被膜２０２を被着する。被膜２０２は酸化シリコン、窒化シリコン、オキシ窒化シリコンのような耐熱性絶縁物から成っていることが望ましい（図１０Ａ）。この後、マスク被膜２０２に開孔２０３を形成して、表面２０１の所定の部分を露出させる。次に、適当な導電形式変換体の蒸気中で半導体本体２００を処理する。この例では、表面２０１に隣接して半導体本体２００内にｐ型領域２０４を形成するために、導電形式変換体をボロン（Ｂ）のようなアクセプタとしている。これにより、ｐ型拡散領域２０４と本体２００のｎ型の大部分との間の対向面すなわち境界にｐｎ接合２０５が形成される（図１０Ｂ）。次に、マスク被膜２０２の残りの部分を除去し、新たなマスク被膜２０６を本体２００の表面２０１上に被着する。被膜２０６は、例えばシランとアンモニアとの反応によって被着された窒化シリコンから成っている。この後、マスク被膜２０６に開孔を形成する。開孔は、内部の拡散領域２０４の主面の一部を完全に露出している。次いで、マスク層２０６及び表面２０１の露出部分の上にドープされた多結晶Ｓｉ層２０７を被着する。多結晶Ｓｉ層２０７は、単結晶Ｓｉを被着するために通常使用される温度よりも低い温度でシランを還元することによって被着されることが望ましい。シランの流れの中には、少量の適当な揮発性の導電形式変換体を混入する。この例では、導電形式変換体はリン（Ｐ）である。引き続いて半導体本体２００を加熱し、表面２０１に隣接し且つｐ型拡散領域２０４の半導体本体２００中にリンが拡散されたｎ型領域２０８を形成する。これにより、ｎ型拡散領域２０８とｐ型拡散領域２０４の境界面すなわち中間面にｐｎ接合２０９が形成される（図１０Ｃ）。この後、Ｓｉ層２０７及びマスク層２０６を通して開孔２１０を形成し、拡散領域２０４の部分を露出させる。次に、開孔２１０内の表面２０１の露出部分上に金属電極２１１を被着する。さらに、拡散領域２０８上のＳｉ層２０７の部分上に他の金属電極２１２を被着する。また、電極２１１及び２１２上には電気リード線２１３及び２１４を接続する。このようにして構成された装置はバイポーラトランジスタで、その電極２１２はエミッタ電極として働き、電極２１１はベース電極として働く（図１０Ｄ）。
本従来例における第１の利点は、除去されることのない多結晶Ｓｉ層２０７が装置表面の保護カバーとして働くことである。特に、表面遮蔽カバーとしてｐｎ接合２０９が大気に露出されることを防ぐ。また第２の利点は、拡散源及び装置のカバーとして働く多結晶Ｓｉ層２０７が電極として働くということである。これにより、必要とする組立工程が少なくなり、生産量が増加し且つ装置の価格を低下させることができる（例えば、特許文献１を参照）。
また、近年のバイポーラトランジスタでは、生産性の向上やエミッタ抵抗の低減を目的として、従来実施されてきた多結晶Ｓｉ層からの不純物拡散による方法に代わって、高濃度不純物ドープ単結晶Ｓｉ層を成長させてエミッタを形成する試みが始まっている。
第２の従来例として、バイポーラトランジスタの断面構造を図１１Ａ〜１１Ｄに示す。図１１Ａ〜１１Ｄにおいて、３０１はｎ−型単結晶Ｓｉ層、３０２はＳｉ酸化膜、３０３はｐ＋型多結晶Ｓｉ層、３０４はアイソレーション膜、３０５はＳｉ窒化膜、３０６はＳｉ窒化膜からなるサイドウォールスペーサ、３０７はコレクタとなるｎ型単結晶Ｓｉ層、３０８はベースとなるｐ＋型単結晶ＳｉＧｅ層、３０９はエミッタ・ベーススペーサ、３１０はエミッタとなるｎ＋型単結晶Ｓｉ層、及び３１１はｎ＋型多結晶Ｓｉ層である。次に、本従来例のバイポーラトランジスタにおけるベースとエミッタの製造方法を示す。まず、エミッタ形成領域に設けた開口部の内側にＳｉ窒化膜からなるサイドウォールスペーサ３０６を形成する。この後、サイドウォールスペーサ３０６を設けた開口部からイオン注入することにより、開口部下のｎ−型単結晶Ｓｉ層３０１にコレクタとなるｎ型単結晶Ｓｉ層３０７を形成する（図１１Ａ）。次に、開口部からＳｉ酸化膜３０２を除去することにより、ｎ型単結晶Ｓｉ層３０７の表面、ｎ−型単結晶Ｓｉ層３０１の表面の一部、及びｐ＋型多結晶Ｓｉ層３０３の底面の一部を露出させる（図１１Ｂ）。引き続いて、ｎ型単結晶Ｓｉ層３０７の表面、及びｎ−型単結晶Ｓｉ層３０１の一部の表面上に、選択エピタキシャル成長によってベースとなるｐ＋型単結晶ＳｉＧｅ層３０８を成長させ、ｐ＋型多結晶Ｓｉ層３０３の一部の底面に接続させる。さらに、Ｓｉ窒化膜３０５、及びサイドウォールスペーサ３０６を除去する（図１１Ｃ）。次に、開口部の側壁にエミッタ・ベーススペーサ３０９を形成する。この後、化学気相堆積（ＣＶＤ）装置において、ｐ＋型単結晶ＳｉＧｅ層３０８上に形成された自然酸化膜を除去したら、次いで高濃度に不純物をドープしたエミッタ層を成長する。ここで、本例における不純物の一例はヒ素（Ａｓ）である。また、トランジスタの真性領域上にはｎ＋型単結晶Ｓｉ層３１０が成長し、さらに周辺のアイソレーション膜３０４上にはｎ＋型多結晶Ｓｉ層３１１が成長する（図１１Ｄ）。
本従来例の利点は、単結晶層からなるエミッタを設けていることからエミッタ抵抗を低減できることと、これによりトランジスタの高性能化を図れることである（例えば、非特許文献１を参照）。
また、絶縁膜上には多結晶層や非晶質層を堆積させずに、単結晶エミッタ領域からの選択エピタキシャル成長によって絶縁膜上まで単結晶エミッタ引き出し層を形成するというバイポーラトランジスタの製造方法が開示されている。
第３の従来例として、この製造方法の各工程を図１２Ａ〜図１２Ｉに示す。図１２Ａ〜図１２Ｉにおいて、４０１はｎ型ＩｎＰ基板、４０２はｎ型ＩｎＧａＡｓサブコレクタ、４０３はｎ型ＩｎＧａＡｓコレクタ、４０４はｐ型ＩｎＧａＡｓベース、４０５はｐ型ＩｎＰベース表面保護層、４０６はｎ型ＩｎＰエミッタ、４０７はｎ型ＩｎＧａＡｓキャップ、４０８は埋め込み絶縁膜ＳｉＯ２、４０９は表面保護絶縁膜ＳｉＯ２、４１０はベース引き出し電極、４１１、４１２、４１３は各々コレクタ、ベース、エミッタ電極、及び４１４は側壁絶縁膜である。
以下、各製造工程を順番に説明する。まず、通常のＭＢＥ法かＭＯＭＢＥ法を用いて、ｎ型ＩｎＰ基板４０１上にｎ型ＩｎＧａＡｓサブコレクタ４０２、ｎ型ＩｎＧａＡｓコレクタ４０３、ｐ型ＩｎＧａＡｓベース４０４、ｐ型ＩｎＰベース表面保護層４０５を結晶成長させる（図１２Ａ）。これらの結晶はすべてＩｎＰ基板と格子整合させ、転位が発生しないようにしている。また、ｎ型ドーパントにはＳｉあるいはＳｎ、またｐ型ドーパントにはＢｅを用いる。成長後、通常のホトリソグラフィと化学エッチングを用いてトランジスタ領域以外の部分の少なくとも表面保護層４０５及びベース層４０４を除去する（図１２Ｂ）。次に、エッチングした領域に絶縁膜４０８を埋め込む（図１２Ｃ）。さらに、ベース引き出し電極４１０及び表面絶縁膜４０９を基板全面に堆積する（図１２Ｄ）。この後、通常のホトリソグラフィとエッチングにより、トランジスタの真性領域とコレクタ電極を形成する領域にあるベース引き出し電極４１０及び表面絶縁膜４０９を除去する（図１２Ｅ）。次に、再び絶縁膜を堆積し異方性エッチングにより加工して側壁絶縁膜４１４を形成する（図１２Ｆ）。その後、この側壁をマスクとして表面保護層４０５を除去してベース４０４を露出させる（図１２Ｇ）。そして、ＭＯＭＢＥ法を用いて、ベース表面が露出した部分だけにＩｎＰエミッタ４０６及びＩｎＧａＡｓキャップ４０７を選択的に成長させる（図１２Ｈ）。ドーパントの選択については最初の結晶成長工程と同様で良い。この後は、基板表面及び裏面に電極を形成したら、さらにこの上に絶縁層を設け配線とコンタクト穴加工を行い、配線金属を被着・加工する（図１２Ｉ）。
本従来例の効果は、エミッタ及びエミッタ引き出し電極領域を単結晶で構成していることから、多結晶の使用に起因する抵抗増大の問題を除去できることである。また、エミッタをベース上の特定領域のみに選択的に形成しながら、エミッタ引き出し電極を横方向にも成長させていることにより、エミッタ電極−エミッタの接合面積をエミッタ−ベースの接合面積と比べて大きくし電極接合に起因する抵抗を低減できるという利点がある。さらに優れている点は、エミッタ接合面積を小さく保ったままエミッタ電極面積を大きくしており、電極−配線間の接続に必要な面積のためにトランジスタの微細化が妨げられることがないということである（例えば、特許文献２を参照）。
また、他の実施例として、MBE装置を用いてベースからエミッタコンタクト層を形成するというＮＰＮ型シリコンバイポーラトランジスタの製造方法が開示されている。これによれば、まずベース層を形成した後、アンチモンをベース層内に注入してエミッタ領域を設ける。次いで、そのエミッタ上に、アンチモンを含むアモルファスシリコン層を堆積する。さらにその後、アモルファスシリコン層を固相成長させてエミッタコンタクト層を形成している。
この製造方法には、ベース層形成後の高温熱処理が不要であることから、各層の結晶性の悪化や不純物プロファイルの変化が考慮不要という利点が1つある（例えば、特許文献３を参照）。
特公昭４６−２１９６８公報 特開平６−１０４２７３号公報 特開平９−１１５９２２号公報 Ｂｉｐｏｌａｒ／ＢｉＣＭＯＳ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｍｅｅｔｉｎｇ、２００３． Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００３ Ｍｅｅｔｉｎｇ、ｐｐ．１０３−１０５
ＳｉＧｅ ＨＢＴを含むバイポーラトランジスタでは、遮断周波数を増大させるため、ベース抵抗の増大を回避すべくベースにおけるドーピング濃度の増大を図りつつ、ベース幅を縮小することが不可欠である。しかしながら、第１の従来例で示されたバイポーラトランジスタの製造方法では、狭いベース幅を維持するのは困難である。通常、Ｐなどのドーパントを拡散させてエミッタを形成するには、９００℃以上という高温の熱処理を行う必要がある。ところが、この熱処理により、エミッタよりも前に形成しているベースからＢといったドーパントが拡散し、その結果ベースが拡がってしまうからである。また、第１の従来例において、ｐ型拡散領域２０４にドープされた多結晶Ｓｉ層２０７を被着する工程では、表面２０１上に、例えば酸素やカーボンといった高濃度の汚染物が取り込まれやすいことが問題である。これは、ベース・エミッタ界面における酸化膜の形成がＨＢＴの１／ｆノイズ発生に起因し、さらにカーボンに起因して界面に転位や結晶欠陥が形成されればリーク電流が発生してしまうからである。
また、近年のバイポーラトランジスタではベースを薄層化することに加え、遮断周波数に影響するエミッタ抵抗を低減し、さらにベース・エミッタ界面における酸化膜の形成を抑制してトランジスタの性能バラツキや１／ｆノイズを低減するため、エミッタやエミッタ引き出し層を単結晶層によって形成することが必要となっている。しかし、第２の実施例では、ベースのｐ＋型単結晶ＳｉＧｅ層３０８上のみエミッタとなるｎ＋型単結晶Ｓｉ層３１０を形成しており、その一方、エミッタ引き出し層に相当する部分はｎ＋型多結晶Ｓｉ層３１１を形成している。このため、第１の従来例だけでなく第２の従来例についても、エミッタ抵抗の低減が不十分になるという課題がある。
さらに、ＳｉＧｅ ＨＢＴにおいて、第３の従来例のように、選択エピタキシャル成長により単結晶エミッタと単結晶エミッタ引き出し層を形成した場合には、以下のような問題が生じる。
単結晶エミッタと単結晶エミッタ引き出し層には、Ｐやヒ素（Ａｓ）といった不純物を１ｘ１０２０ｃｍ−３以上の高濃度で均一にドーピングしたＳｉ層が好適であるが、ドープＳｉ層を選択エピタキシャル成長で形成するには、成長中にＳｉやＰの原料ガスと同時にエッチングガスとしてＨＣｌやＣｌ２などのハロゲン系ガスを供給することが必要となる。ところが、成長温度をエッチング反応が起こる７００℃以上としなければならないことから、ＰやＡｓの熱拡散やＳｉ層中の偏析が起きやすいという問題がある。これは、単結晶エミッタと単結晶エミッタ引き出し層においてドーパントの活性化率低下と不均一な分布を生じさせてエミッタ抵抗の増大を招く結果となるので、ＨＢＴの遮断周波数向上を実現するためには回避することが不可欠である。
また、単結晶エミッタと単結晶エミッタ引き出し層の選択エピタキシャル成長には、エッチングガスを使用せずに膜の堆積開始までの潜伏時間が材料によって異なる性質を利用することもできるが、これには超高真空に排気した状態で原料ガスを導入し低圧の分子流領域で成長を行うことが必要となる。しかしながら、低いＳｉ分圧で成長させたＳｉ層には高濃度のＰやＡｓが取り込まれにくいという性質がある。また、絶縁膜には多結晶層や非晶質層を堆積させずに単結晶層上だけ単結晶層を確実に選択成長するには６５０℃以上の成長温度が好ましいが、これはドーパントの熱拡散や偏析を招いてしまう。これらのことから、この選択成長の方法でも、不十分なドーピングによりエミッタ抵抗が増大してしまい、そのためにＨＢＴの遮断周波数を向上できないという問題が発生する。
また、第４の従来例で示すように、エミッタ領域をシードとしてアモルファスシリコン層を固相成長させることにより、エミッタコンタクト層を形成している。
これは、エミッタコンタクト層はエミッタ上では単結晶化された領域が形成されるが、さらにその単結晶上には多結晶化された領域が形成されることになる。従って、エミッタコンタクト層の低抵抗化が不十分になるという課題がある。
本願発明のうち、代表的なものの概要を簡単に説明すると、次の通りとなる。
半導体基板と、前記半導体基板上に設けられた第１導電型を有する第１の単結晶半導体層と、この第１の単結晶半導体層上に設けられた第１導電型と反対導電型である第２導電型を有する第２の単結晶半導体層と、この第２の単結晶半導体層上に設けられ主表面から所定の深さに開口された第１の開口部と、さらに第１の開口部の下端より深く開口されその開口部の幅が、その開口部の開口幅より広い第２の開口部とを有する絶縁膜と、その第２の開口部内の第２の単結晶半導体層上に設けられ、第１導電型を有する第３の単結晶半導体層とを有し、第２の開口部は、第１の開口部の側壁に沿って延長した仮想面と第２の開口部の側壁とにより囲まれてなる溝部を有し、第３の単結晶半導体層は、第１結晶面を有する主表面と、第１結晶面と異なる第２結晶面を有する側面とを備え、その側面の少なくとも一部が、上記の溝部内に設けることを特徴とする半導体装置である。
すなわち、本願発明によれば、半導体装置を例えばバイポーラトランジスタとすると、高濃度ドープするエミッタとエミッタ引き出し層の形成時に高温の熱処理が不要であることから、不純物分布が熱拡散や表面偏析の抑制によって均一とすることが可能である。
また、エミッタとエミッタ引き出し層は単結晶層にすることができ、これらのことからエミッタ抵抗の低減できる。
また、本願発明ではエミッタ・ベース分離絶縁膜に溝部を設け、その内側に単結晶エミッタの側方端部を設けることにより、単結晶エミッタのファセット面において接続する単結晶エミッタ引き出し層で発生しやすい結晶欠陥や転位を抑制する。
さらに、エミッタ・ベース接合付近において酸化膜の形成やカーボンによる汚染ができる。
本願発明によれば、不純物分布が熱拡散や表面偏析を抑制し、エミッタとエミッタ引き出し層を単結晶層とすることによりエミッタ抵抗の低減し、遮断周波数の増大といったトランジスタ特性の改善が達成される。また、単結晶エミッタ引き出し層では結晶欠陥や転位が発生を抑制し、さらに、エミッタ・ベース接合付近において酸化膜の形成やカーボンによる汚染を防ぐことにより、１／ｆノイズ、結晶欠陥や転位に起因するリーク電流、ベース電流バラツキなどを低減でき、半導体素子の高性能化が図れる。
以下に、本発明の実施例を図を用いて説明する。
＜実施例１＞
図１は、本願発明に係る半導体装置の第１の実施例であり、バイポーラトランジスタの縦断面構造を示している。単結晶Ｓｉ基板１上に、埋め込み層となる高濃度ｎ型単結晶Ｓｉ層２、コレクタの一部となるｎ型単結晶Ｓｉ層３、第１のコレクタ・ベース分離絶縁膜４、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層５、および素子分離絶縁膜６を形成した基板を用いている。この基板上には、ＨＢＴの真性領域を形成する領域とコレクタ引き出し層を形成する領域を除いて、第２のコレクタ・ベース分離絶縁膜７、第３のコレクタ・ベース分離絶縁膜８、ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層９、及び第１のエミッタ・ベース分離絶縁膜１０からなる多層膜を形成している。この多層膜にはＨＢＴの真性領域を形成する部分に開口部を設けており、その下部の基板中に高濃度コレクタとなるｎ型単結晶Ｓｉ層１１を形成している。また、開口部の側壁には第２のエミッタ・ベース分離絶縁膜１２を形成している。開口部底面のｎ型単結晶Ｓｉ層３とｎ型単結晶Ｓｉ層１１の表面が露出している領域には、コレクタとなるｎ型単結晶ＳｉＧｅ層１３を選択成長させており、その上には更にベースとなる高濃度ｐ型単結晶ＳｉＧｅ層１４を成長させている。また、開口部に露出している高濃度ｐ型多結晶Ｓｉ層９の下部には、外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層１５を成長させている。さらに、高濃度ｐ型単結晶ＳｉＧｅ層１４上には、Ｓｉキャップとなる単結晶Ｓｉ層１６を成長させている。また、開口部側面には、第３のエミッタ・ベース分離絶縁膜１７と第４のエミッタ・ベース分離絶縁膜１８を設けている。単結晶Ｓｉ層１６上にはエミッタとして成長表面２０と側面のファセット面２１によって囲まれた高濃度ｎ型単結晶Ｓｉ層１９を形成しており、さらにこれには、エミッタ引き出し層として高濃度ｎ型単結晶Ｓｉ層２２ｂ、および高濃度ｎ型単結晶Ｓｉ層２３を接続させている。また、高濃度ｎ型単結晶Ｓｉ層２３上にはコンタクト層としてシリサイド膜２４を設けている。以上の各層を形成した基板全面には３箇所の開口部を有する絶縁膜２５を堆積しており、開口部には金属膜からなるコレクタ電極２６、ベース電極２７、及びエミッタ電極２８をそれぞれ埋め込んでいる。
図２は、本実施例で用いるエピタキシャル成長装置の例である。異なる導電型の半導体層からなる多層膜の形成を１つの成長室で実施するとき、成長室内部に残留する所望と反対導電型のドーパントが膜中に取り込まれることによって、ドーピング濃度やプロファイルが想定どおりにならない場合がある。このため、ｐ型とｎ型のドーピングを１つの成長室で両方実施するよりも、別々の成長室で実施する方が好都合である。よって、図２に示したエピタキシャル成長装置は２つの成長室を備えており、それらとロードロック室３０及び搬送室３１を組み合わせたクラスタ型となっている。本実施例では、第１の成長室３２においてｐ型のドーピングを行い、一方の第２の成長室３３においてｎ型のドーピングを行うものとする。なお、成長室と導電型の組み合わせについては、本実施例と逆の場合であっても可能である。また、第１の成長室、第２の成長室、搬送室、ロードロック室の内部構成は通例のものと同様でよいので、詳細説明は省略する。
次に、図３Ａから図３Ｇに、図１に示した構造を有するＨＢＴを実現するための製造工程を示す。これらの図は、製造工程のうち主要なものを示しており、更にＨＢＴの真性領域近傍における縦断面構造を示している。なお、このＨＢＴは、その真性部分を自己整合的に形成した構造となっている。
始めに、単結晶Ｓｉ基板１における所望の領域に、例えばｎ型不純物をイオン注入することにより、埋め込み層となる高濃度ｎ型単結晶Ｓｉ層２を形成する。次いで、基板全面にｎ型単結晶Ｓｉ層３をエピタキシャル成長により形成する。このとき、成長方法には例えばＣＶＤ法を用い、またｎ型不純物としては例えばＰをドーピングする。また、ベース・コレクタ耐圧の低下やベース・コレクタ間容量の増大を抑制するため、不純物濃度を約１ｘ１０１８ｃｍ−３以下とすることが好適である。次に、ホトリソグラフィとエッチングにより、基板表面におけるＨＢＴの真性部分とコレクタ引き出し層を形成する部分以外に、第１のコレクタ・ベース分離絶縁膜４を形成する。この後、部分的にｎ型不純物、例えばＰをイオン打ち込みすることにより、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層５を形成する。さらに、ホトリソグラフィとエッチングにより各トランジスタの間の領域に溝を形成し、それに絶縁膜を埋め込むことによって、素子分離絶縁膜６を形成する。
次に、基板上の全面に、第２のコレクタ・ベース分離絶縁膜７、第３のコレクタ・ベース分離絶縁膜８、ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層９、及び第１のエミッタ・ベース分離絶縁膜１０を順次堆積する。ここで、第２のコレクタ・ベース分離絶縁膜７には例えばＳｉ酸化膜を用いればよく、さらに第３のコレクタ・ベース分離絶縁膜８には例えばＳｉ窒化膜を用いることが可能である。次いで、ＨＢＴの真性部分を形成する領域では、ホトリソグラフィとエッチングにより第１のエミッタ・ベース分離絶縁膜１０と高濃度ｐ型多結晶Ｓｉ層９を除去し、開口部を形成する。この後、開口部下部の基板中に、例えばＰなどのｎ型不純物をイオン注入することにより、高濃度コレクタとなるｎ型単結晶Ｓｉ層１１を形成する。このとき、不純物濃度は、コレクタの空乏層が拡がることによるコレクタ内における電子の走行時間増大と、トランジスタの動作速度が低下するのを防ぐために、約１ｘ１０１８ｃｍ−３とすれば好適である。さらに、開口部の側壁に第２のエミッタ・ベース分離絶縁膜１２を形成する。そして、開口部内の第３のコレクタ・ベース分離絶縁膜８、及び第２のコレクタ・ベース分離絶縁膜７を順次エッチング除去し、ｎ型単結晶Ｓｉ層３とｎ型単結晶Ｓｉ層１１から成る基板表面を露出させる。このとき、高濃度ｐ型多結晶Ｓｉ層９の一部下面も同時に露出する。以上により、図３Ａに示す構造を得る。
この後、図２に示した第２の成長室３３において、基板開口部内に、コレクタとなるｎ型単結晶ＳｉＧｅ層１３をエピタキシャル成長する。成長方法としては、特に大口径化への適用が可能であり、スループットがよいことから、ＣＶＤ法が適している。このため、以下ではＣＶＤ法を用いた場合の成長工程について説明する。始めに、Ｓｉ表面に残存している汚染や酸化膜を取り除くために洗浄を行う。洗浄方法の一例は以下の通りである。まず、硫酸と過酸化水素水を成分に持つ溶液によりＳｉ表面の有機物を除去する。次いで、水酸化アンモニウム、過酸化水素水、及び水の混合液を使用することで表面に吸着している不要な金属不純物、イオン性不純物、パーティクルなどを取り去る。この後、Ｓｉ表面に形成されている酸化膜をフッ酸水溶液によってエッチングし、最後に純水による洗浄を行い最表面のＳｉ原子を水素で終端する。水素終端処理には、洗浄を行ってから次に形成するｎ型単結晶ＳｉＧｅ層１３の成長を開始するまでの間に、Ｓｉ表面において自然酸化膜が形成されるのを抑制できるという利点がある。次いで、洗浄した基板をエピタキシャル成長装置に設置し、真空状態にしてから反応室に搬送する。そして、搬送中に再形成された自然酸化膜や付着した汚染物を除去する目的で、基板表面のクリーニングを行う。クリーニングには、クリーニングガスを供給しながら基板を加熱する方法、超高真空中において基板を高温加熱する方法などがあるが、本実施例では、トランジスタの製造過程で適していることから、Ｈ２雰囲気下において加熱する方法を示す。自然酸化膜や汚染物を除去するには、例えば、反応室に水分濃度５０ｐｐｂ以下の清浄なＨ２ガスを５０００ｓｃｃｍ供給し、８００℃以上で数分間基板を加熱すればよい。ここで、Ｈ２ガスの流量を５０００ｓｃｃｍとしているが、この流量は一例に過ぎず、クリーニング中に所定の圧力を得るために必要な流量であればよい。また、クリーニング中の圧力は、基板表面に均一にガスが供給されるように１０Ｐａ以上であって、装置の安全を保つために、大気圧以下であれば好適である。さらに、クリーニングにおける基板温度は、自然酸化膜や汚染物の除去が効果的に行われる温度として６００℃以上であれば良く、また、Ｓｉ基板表面の良好な状態を維持できる温度として１０００℃以下とすれば好適である。また、クリーニング時間はクリーニング温度との関係で決定すれば良く、例えば６００℃の場合は３０分程度かかるが、高温ほど自然酸化膜や汚染物は早く除去されることから１０００℃の場合は１分程度と少なくて済む。また、基板の加熱には抵抗ヒータやランプヒータの使用が好適である。
クリーニングを終えた後、基板をエピタキシャル成長温度まで下げ、ｎ型単結晶ＳｉＧｅ層１３の選択エピタキシャル成長を開始する。この選択成長には、エッチングガスを使用せずに、膜の堆積開始までの潜伏時間が材料によって異なる性質を利用した技術を適用できる。例えば、清浄な単結晶表面上では殆ど潜伏時間無く原料ガスを供給するとほぼ同時にエピタキシャル成長が開始されるが、絶縁膜上では、ガスの供給開始から一定の潜伏時間が経過した後でなければ成長は開始されない。このため、表面に絶縁膜のパターンを設けた単結晶Ｓｉ基板において、絶縁膜上に膜を堆積させずに、パターン開口部のＳｉ表面上だけにエピタキシャル層を選択的に形成することができる。
この技術による選択エピタキシャル成長では、例えば、超高真空に排気した状態で原料ガスを導入し低圧の分子流領域で成長を行う超高真空ＣＶＤ（ＵＨＶ／ＣＶＤ）法を使用する。ＵＨＶ／ＣＶＤ法では、成長温度が比較的低いことから、原料ガスには反応性の高いものを使用する。ＳｉＧｅ層を成長する場合には、Ｓｉの原料ガスであるジシラン（Ｓｉ２Ｈ６）に加え、Ｇｅの原料ガスとしてゲルマン（ＧｅＨ４）を供給する。これらのガスの流量を変化させれば、ＳｉとＧｅは全率固溶であることから、ＳｉＧｅ層のＧｅ組成比を制御することが可能である。また、成長圧力としては、エピタキシャル層を均一に成長させるため、ガス流量によって例えば１０ Ｐａ以下に制御すれば好適である。なお、この成長圧力は一般的な値を示したものであって、均一成長に望ましい圧力は反応室の形状や真空ポンプの排気速度によって調整することができる。さらに、成長温度としては、エピタキシャル層の結晶性悪化や成長時間の増大によるスループット低下を防ぐために４００℃以上とし、加えて良好な表面モフォロジーを得るために６５０℃以下に設定すれば好都合である。また、選択エピタキシャル成長は、ＵＨＶ／ＣＶＤ法の場合、前述したように表面の材料による堆積開始時間の違いを利用した方法で実現可能である。ＳｉＧｅ層の選択性は、ガス供給量の低減や成長温度の上昇だけでなく、Ｇｅ組成比を増やすことによっても向上する。以上のことから、例えば、Ｓｉ２Ｈ６流量を２ｍｌ／ｍｉｎ、ＧｅＨ４流量を３．１ ｍｌ／ｍｉｎ、さらに成長温度を５５０℃とすることにより、Ｇｅ組成比１５％のＳｉＧｅ層を膜厚約１５０ｎｍまで選択成長可能である。
また、ｎ型単結晶ＳｉＧｅ層１３の選択エピタキシャル成長を、エッチングガスであるＨＣｌやＣｌ２などのハロゲン系ガスを供給しながらＬＰＣＶＤ法により実施することも可能である。この場合、原料ガスとしてはＵＨＶ／ＣＶＤ法に使用するガスよりも反応性の低いものを供給する。これは、もし原料ガスの反応性が高ければ気相中の反応が生じてしまい、堆積する膜の結晶性が悪化する原因となるからである。このため、Ｓｉの原料ガスとしては、例えば、モノシラン（ＳｉＨ４）やジクロルシラン（ＳｉＨ２Ｃｌ２）など、Ｓｉの水素化物や塩化物系ガスを用いるのが好適である。Ｇｅの原料ガスには、ＧｅＨ４や水素希釈したＧｅＨ４以外にもＳｉの場合と同様に、Ｇｅの水素化物や塩化物系ガスを用いることができる。ＳｉＧｅ層中のＧｅ組成比は、ＵＨＶ／ＣＶＤ法のときと同様に、それらのガス流量を変化させることにより制御可能である。また、成長の全圧としては、ガスの流量を制御し、膜中に汚染物が取り込まれないようにするため、約１０Ｐａ以上とすればよい。さらに、ガスが気相中で反応しやすくなるのを防ぐため、全圧の上限は約１００００Ｐａとすれば好適である。また、成長温度としては、ガスの分解が進む６００℃以上とし、良好な結晶性を実現するため８００℃程度以下に設定すれば好都合である。以上のことから、例えば、Ｇｅ組成比１５％のＳｉＧｅ層であれば、ＳｉＨ２Ｃｌ２流量を１００ｍｌ／ｍｉｎ、ＧｅＨ４流量を１０ｍｌ／ｍｉｎ、成長温度６８０℃、成長圧力１０００ Ｐａとし、加えてＨＣｌを４０ｍｌ／ｍｉｎ添加することにより、膜厚１００ｎｍ以上の選択成長が可能である。
また、ｎ型のドーピングは、原料ガスなどと同時にドーピングガスを供給することによって可能である。ドーピングガスには、Ｖ族元素を含むもの、例えばホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）、及びそれらを水素希釈したもの等を用いることができる。または、エピタキシャル成長に拡散やイオン注入などを用いることでドーピングを行うことができる。
なお、以上において選択エピタキシャル成長条件について具体例を示したが、それら以外であっても、絶縁膜に対する選択性を確保できる条件範囲ならば本工程に適用することが可能である。
ここで、ｎ型単結晶ＳｉＧｅ層１３では、キャリアの走行を妨げるエネルギー障壁の形成を回避するため、コレクタ・ベース接合ではベース側よりもコレクタ側のバンドギャップを狭くすることが望ましい。このため、Ｇｅ組成比はベースよりも増大させることが望ましく、例えば約１％以上とするのがよい。さらに、Ｇｅ組成比と膜厚をそれぞれ大きくしたときに、ＳｉとＧｅの格子定数差に起因する格子歪みが緩和して結晶欠陥が発生するのを回避するため、Ｇｅ組成比は約５０％以下とすれば好適である。また、膜厚については、コレクタ内における電子の走行時間が増大し、トランジスタの動作速度が低下するのを防ぐため、１００ｎｍ以下とすれば好適である。さらに、ｎ型ドーパントの不純物濃度は、ベース・コレクタ耐圧の低下やコレクタ・ベース間容量の増加を防ぐため、約１ｘ１０１８ｃｍ−３以下とするのがよい。
ｎ型単結晶ＳｉＧｅ層１３の成長が終了したらすぐに基板を第１の成長室３２に搬送し、引き続いて、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層１４を選択エピタキシャル成長によって形成する。
以下では搬送工程について説明する。なお、この説明では、第２の成長室３３、搬送室３１、及び第１の成長室３２が、ガスを流さない状態で、到達圧力５ｘ１０−７ Ｐａ以下の高真空を確保していることを前提とする。また、搬送中に供給するＨ２中の水分濃度は約５０ｐｐｂ以下であるとする。
始めに、ｎ型単結晶ＳｉＧｅ層１３を成長し終わると同時に、その表面が水分、酸素、炭素などによって汚染されるのを防ぐため、Ｈ２ガスを供給しながら基板を成長温度の例えば約５５０℃から所定の温度まで低下させる。ここで、所定の温度としては、ｎ型単結晶ＳｉＧｅ層１３の表面から水素が脱離しにくくなる約４００℃であることが望ましい。この後、ｎ型単結晶ＳｉＧｅ層１３の最表面は水素で終端されており、最表面のＳｉ、Ｇｅ原子が汚染されないことから、Ｈ２ガスの供給を停止し、引き続き基板温度を低下させる。以上が終了したら、基板を第２の成長室３３から搬送室３１を経由して第１の成長室３２に搬送する。このとき、搬送室３１、及び第１の成長室３２においてもＨ２ガスの供給は行っていない。搬送終了後、第１の成長室３２において、成長温度に上昇させるため、まだＨ２ガスを供給せずに再び基板の加熱を開始する。次いで、基板が所定の温度に到達したらＨ２ガスの供給を開始する。このときの基板温度は、ｎ型単結晶ＳｉＧｅ層１３の表面から水素が脱離しやすくなる約４００℃であることが望ましい。この後は、Ｈ２ガスを供給してｎ型単結晶ＳｉＧｅ層１３の表面が水分、酸素、炭素などによって汚染されるのを防ぎながら、基板を高濃度ｐ型単結晶ＳｉＧｅ層１４の成長を行う温度まで上昇させる。なお、ここで示した搬送工程は一例であって、ｎ型単結晶ＳｉＧｅ層１３の表面が汚染されなければ、別の工程によって行うことが可能である。
次に、高濃度ｐ型単結晶ＳｉＧｅ層１４の成長について説明する。この成長にはｎ型単結晶ＳｉＧｅ層１３を形成したときと同様の方法を利用することができる。また、ｐ型のドーピングは、原料ガスなどと同時にドーピングガスを供給することによって可能である。ドーピングガスには、ＢなどのＩＩＩ族元素を含むもの、例えばジボラン（Ｂ２Ｈ６）やそれを水素希釈したもの等を用いればよい。ボロン（Ｂ）濃度２ｘ１０２０ｃｍ−３、Ｇｅ組成比１０％のＳｉＧｅ層は、例えばＵＨＶ／ＣＶＤ法を用いたとき、Ｓｉ２Ｈ６流量を２ｍｌ／ｍｉｎ、ＧｅＨ４流量を２．２ ｍｌ／ｍｉｎ、０．５％−Ｂ２Ｈ６／Ｈ２流量を３５ｍｌ／ｍｉｎ、さらに成長温度を５５０℃とすることにより成長可能である。
ここで、ＳｉＧｅ ＨＢＴにおいて遮断周波数１５０ ＧＨｚ以上を実現するには、キャリアのベース走行時間を短縮するためにベース幅を縮小し、同時にベース抵抗の増大を防ぐために不純物濃度を上昇させることが望ましい。しかしながら、ベース濃度増大に伴い、コレクタ電流の減少による電流増幅率の低下が課題となる。このことから、高濃度ｐ型単結晶ＳｉＧｅ層１４では、ベース側のバンドギャップを狭くしたエミッタ・ベース接合を形成するため、Ｇｅ組成比を１％以上とするのが好都合である。さらに、コレクタ側のバンドギャップを狭くしたコレクタ・ベース接合を形成するため、Ｇｅ組成比は約３０％以下とするのがよい。また、キャリア走行時間を短縮するため、膜厚は１０ｎｍ以下とすることができれば好適である。さらに、不純物濃度はベース抵抗低減のために１×１０１９ ｃｍ−３以上であって、またＳｉＧｅ層の結晶性悪化を防ぐために１×１０２１ｃｍ−３以下であれば好適である。
また、高濃度ｐ型単結晶ＳｉＧｅ層１４の成長と同時に、ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層９の下面には、外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層１５を堆積させている。この多結晶層１５は、高濃度ｐ型単結晶ＳｉＧｅ層１４よりも薄い膜厚となっている。これは、面方位が（１００）のＳｉ基板を使用した場合、多結晶Ｓｉ層の表面では（１１１）面や（３１１）面が主に現れ、これらの面では成長速度が遅いからである。多結晶層１５は、高い成長圧力のときに面方位による成長速度の差が小さくなるという性質を利用して、成長圧力を上昇させることにより、高濃度ｐ型単結晶ＳｉＧｅ層１４と直接接続させている。
引き続き、第１の成長室３２において、Ｓｉキャップとなる単結晶Ｓｉ層１６を選択エピタキシャル成長によって形成する。この成長では、ＧｅＨ４を供給しないが、ｎ型単結晶ＳｉＧｅ層１３や高濃度ｐ型単結晶ＳｉＧｅ層１４を形成したときと同様の方法を利用することができる。
ここで、バイポーラトランジスタでは、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層１４上にエミッタとなる高濃度ｎ型単結晶Ｓｉ層を直接成長させても構わないが、エミッタ・ベース接合容量を低減するには単結晶Ｓｉ層１６を形成することが好適である。単結晶Ｓｉ層１６の膜厚は、１ｎｍ以上あれば好都合である。
なお、エミッタ・ベース間のショートを防ぐため、開口部において、第２のエミッタ・ベース分離絶縁膜１２の底面に、単結晶Ｓｉ層１６の表面を接触させる必要がある。よって、これを考慮して、第２のコレクタ・ベース分離絶縁膜７、第３のコレクタ・ベース分離絶縁膜８、ｎ型単結晶ＳｉＧｅ層１３、高濃度ｐ型単結晶ＳｉＧｅ層１４、及び単結晶Ｓｉ層１６については、膜厚の適切な選択が必要である。以上により、図３Ｂに示す構造を得る。
次に、図３Ｂの構造を形成した基板を図２に示したエピタキシャル成長装置から取り出し、次いで、例えばＳｉ酸化膜からなる絶縁膜と例えばＳｉ窒化膜からなる絶縁膜の２層を堆積する。この後、ホトリソグラフィとエッチングにより、例えばＳｉ窒化膜からなる絶縁膜においてエミッタを形成する領域に開口部を形成し、さらにこの後、例えばＳｉ酸化膜からなる絶縁膜をエッチングすることにより、単結晶Ｓｉ層１６の表面を露出させ、また、開口部の側壁に第３のエミッタ・ベース分離絶縁膜１７、及び第４のエミッタ・ベース分離絶縁膜１８を形成する。このように形成された開口部は、第４のエミッタ・ベース分離絶縁膜１８が堆積されていない分だけ、底部の方が底部以外よりも広い開口幅を有しており横方向に拡がっている。このため、開口部底部における絶縁膜の構造は溝型となる。従って、この構造を以下では溝部４０と呼ぶことにする。以上により、図３Ｃに示す構造を得る。
この後、基板開口部内の単結晶Ｓｉ層１６表面上の汚染を取り除いてから、図２に示したエピタキシャル成長装置の第２の成長室３３において、基板の単結晶Ｓｉ層１６上にエミッタとなる高濃度ｎ型単結晶Ｓｉ層１９をエピタキシャル成長させると同時に、第３のエミッタ・ベース分離絶縁膜１７、第４のエミッタ・ベース分離絶縁膜１８、及び第１のエミッタ・ベース分離絶縁膜１０の上に高濃度ｎ型非晶質Ｓｉ層２２ａを堆積する。
ここで、単結晶Ｓｉ層１６表面上の汚染除去は、コレクタのｎ型単結晶ＳｉＧｅ層１３をエピタキシャル成長する前に実施したものと同様の各溶液による洗浄によって行う。すなわち、まず、硫酸と過酸化水素水を成分に持つ溶液により基板を洗浄する。引き続き、水酸化アンモニウム、過酸化水素水、及び水の混合液により基板を洗浄する。次いで、フッ酸水溶液と純水による洗浄により単結晶Ｓｉ層１６表面上のＳｉ原子を水素終端する。この後、洗浄した基板を成長室３３に設置して基板表面のクリーニングを行う。Ｈ２雰囲気下において基板を加熱するクリーニング方法を用いる場合、Ｈ２の水分濃度や供給流量といった基板の加熱温度以外の条件はコレクタのｎ型単結晶ＳｉＧｅ層１３の成長前に行ったものと同様で構わない。ただし、基板の加熱温度については、出来る限り低温化して例えば８５０℃以下とすることが望ましい。これは、既に形成しているベースの高濃度ｐ型単結晶ＳｉＧｅ層１４からドーパントであるＢが熱拡散し、ベース幅が拡がってしまうことを回避するためである。
また、基板のクリーニング後に行う高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａの同時成長では、成長にはＵＨＶ／ＣＶＤ法よりもＬＰＣＶＤ法を用いた方が好都合である。これは、ＵＨＶ／ＣＶＤ法ではＳｉ原料ガスの分圧が低いので、成長させたＳｉ層に高濃度のＰやＡｓが取り込まれにくいからである。この成長では、単結晶層と同時に非晶質層を堆積させるために低い成長温度と高い成長速度を必要とすることから、Ｓｉの原料ガスには反応性の高いＳｉ２Ｈ６やトリシラン（Ｓｉ３Ｈ８）などを用いるのが好適である。また、ｎ型のドーピングは、Ｓｉの原料ガスと同時に例えばＰＨ３、ＡｓＨ３、及びそれらを水素希釈したもの等を供給することにより可能である。ドーピング濃度を制御するには供給するドーピングガスの流量を変化させばよい。また、成長の全圧としては、原料ガス、ドーピングガス、及びキャリアガスとして供給する水素の流量を制御し、膜中に汚染物が取り込まれないようにするため、約１０Ｐａ以上とすればよい。さらに、ガスが気相中で反応しやすくなるのを防ぐため、全圧の上限は約１００００Ｐａとすれば好適である。また、成長温度としては、成長のスループットを良くするために４５０℃以上とする。さらに、均一で高濃度のドーピングプロファイルと結晶性の向上を実現するにはドーパントが成長中に表面偏析するのを抑制することが不可欠であることから、成長温度は６５０℃以下に設定すれば好都合である。よって、例えば、Ｓｉ２Ｈ６流量を２０ｍｌ／ｍｉｎ、５％−ＰＨ３／Ｈ２流量を２０ｍｌ／ｍｉｎ、Ｈ２を１０００ｍｌ／ｍｉｎ、成長の全圧を１０００ Ｐａ、成長温度を５５０℃という条件を設定することにより、濃度３ｘ１０２０ ｃｍ―３のＰドープ単結晶Ｓｉ層を単結晶表面に成長させ、それとともに同じ濃度のＰドープ非晶質Ｓｉ層を絶縁膜上に堆積させることが可能である。
ところで、このように成長する高濃度ｎ型単結晶Ｓｉ層１９は、本実施例では、開口部の底面に残存している第３のエミッタ・ベース分離絶縁膜１７の端部と第４のエミッタ・ベース分離絶縁膜１８の底面に囲まれた溝部４０の内側にファセット面２１の少なくとも一部を形成することになる。これにより、高濃度ｎ型単結晶Ｓｉ層１９が成長するにつれて、ファセット面２１よりも成長表面２０において高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａは主に接続するようになる。高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａの成長過程を説明するため、次に、ＨＢＴ真性領域の拡大断面を表す図３Ｄと図３Ｅを示す。成長初期では、高濃度ｎ型単結晶Ｓｉ層１９とともに同じ膜厚以上の高濃度ｎ型非晶質Ｓｉ層２２ａが開口部とその周辺において堆積する（図３Ｄ）。しかし、成長が次第に進行すると、開口部下部における絶縁膜の溝部４０は高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａによって埋まる一方、高濃度ｎ型非晶質Ｓｉ層２２ａの膜厚は、第４のエミッタ・ベース分離絶縁膜１８の側面や第１のエミッタ・ベース分離絶縁膜１０の上などでは増大を続ける。その結果、高濃度ｎ型非晶質Ｓｉ層２２ａは、高濃度ｎ型単結晶Ｓｉ層１９のファセット面２１ではなく成長表面２０において主に接続することになる（図３Ｅ）。なお、ここでは溝部４０が膜で埋まると記載したが、溝部４０の形状によっては高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａの間にボイドが生じる。ただし、ボイドが生じたとしても、高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２の主接続が確保されていれば問題はない。また、高濃度ｎ型単結晶Ｓｉ層１９のファセット面２１に高濃度ｎ型非晶質Ｓｉ層２２ａを接続させにくくするため、高濃度ｎ型単結晶Ｓｉ層１９の側面に示した距離ｄよりも、第４のエミッタ・ベース分離絶縁膜１８の開口部側壁から開口部底部に残存している第３のエミッタ・ベース分離絶縁膜１７までの距離Ｄを大きくとることにより、ファセット面２１の全体を溝部４０の内側に設けるようにすればさらに好適である。また、高濃度ｎ型単結晶Ｓｉ層１９の成長表面２０とファセット面２１の具体的な面方位の例は図４に示すとおりである。図４は、単結晶Ｓｉ基板１としてＳｉ（００１）ウェハを用いる例である。まず、成長表面２０は、高濃度ｎ型単結晶Ｓｉ層１９の単結晶Ｓｉ基板１の上側に向かって成長する方向は〈００１〉となることから、例えば（００１）面である。また、ファセット面２０は、単結晶Ｓｉ基板１上においてバイポーラトランジスタのパターンニングを例えば〈１１０〉方向に行う場合では｛１１１｝面となりやすい。その他に、例えば〈１００〉方向にパターニングを行う場合では、ファセット面２０として｛１１０｝面が形成されやすくなる。
ここで、本発明において、以上のようなトランジスタ構造を形成している理由について説明する。本発明では、後述するが高濃度ｎ型非晶質Ｓｉ層２２ａを固相エピタキシャル成長させて単結晶化する。このとき、例えば図４に示した｛１１１｝ファセット面がシードであれば、固相成長させた単結晶層内部には微小双晶のような結晶欠陥の発生が起きてしまう。また、｛１１０｝ファセット面をシードとした場合も、固相エピタキシャル層では転位や微小双晶の発生が起きやすい。一方、｛００１｝成長表面をシードとした固相エピタキシャル層では以上のような結晶欠陥は発生しにくい。これらのことから、本発明では、後述の高濃度ｎ型非晶質Ｓｉ層２２ａを固相エピタキシャル成長させる際に、シードがファセット面２１ではなく可能な限り成長表面２０となるように開口部側壁に絶縁膜の溝部４０を設け、その内側にファセット面２１の少なくとも一部を形成させることによって高濃度ｎ型単結晶Ｓｉ層１９のファセット面２１と高濃度ｎ型非晶質Ｓｉ層２２ａの接続面積を比率的に低下させ、その一方、高濃度ｎ型単結晶Ｓｉ層１９の｛００１｝成長表面における高濃度ｎ型非晶質Ｓｉ層２２の接続を面積比率的に増大させるように工夫を施している。このことは、ベースである高濃度ｐ型単結晶ＳｉＧｅ層１４とエミッタとなる高濃度ｎ型単結晶Ｓｉ層１９の界面の近い領域で結晶欠陥が発生しにくくなっていることを意味する。これにより、エミッタ・ベース接合におけるリーク電流やベース電流バラツキの発生が抑制されることが可能となっている。
最後に、高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａにおける不純物濃度と膜厚の例を示す。まず不純物濃度は、高濃度ｎ型単結晶Ｓｉ層１９で低いエミッタ抵抗を実現するため、１ｘ１０１９ｃｍ―３以上とすれば好適である。一方、高濃度ｎ型単結晶Ｓｉ層１９の結晶性悪化を防ぐためには１ｘ１０２２ｃｍ―３以下であることが望ましい。また膜厚は、ガンメル数確保のために、高濃度ｎ型単結晶Ｓｉ層１９の膜厚は少なくとも１０ｎｍ以上は確保することが望ましい。さらに、高濃度ｎ型単結晶Ｓｉ層１９の成長表面２０で高濃度ｎ型非晶質Ｓｉ層２２ａがちょうど接続する程度に調整されていることが好適である。これは、もし高濃度ｎ型単結晶Ｓｉ層１９の成長が不十分で成長表面２０において高濃度ｎ型非晶質Ｓｉ層２２ａが未接続であれば、高濃度ｎ型非晶質Ｓｉ層２２ａの単結晶化の際に成長表面２０をシードとすることができなくなり、ファセット面２１をシードとする結晶性の悪い固相エピタキシャル層が形成されてしまうからである。反対に、高濃度ｎ型単結晶Ｓｉ層１９の成長が進行しすぎる場合も、高濃度ｎ型単結晶Ｓｉ層１９と開口部の側面から堆積される高濃度ｎ型非晶質Ｓｉ層２２ａとの境界がファセット面となることから、良好な結晶性の固相エピタキシャル層が形成されにくくなってしまい注意が必要である。以上で、図３Ｅの構造に関する説明を終了する。
この後引き続き、図２に示したエピタキシャル成長装置の第２の成長室３３において、高濃度ｎ型単結晶Ｓｉ層１９の成長表面２０を主なシードとして固相エピタキシャル成長させることにより、高濃度ｎ型非晶質Ｓｉ層２２ａを高濃度ｎ型単結晶Ｓｉ層２２ｂに変化させる。固相エピタキシャル成長は、例えば基板を熱処理することによって行い、エピタキシャル成長装置において、高濃度ｎ型単結晶Ｓｉ層１９の成長と高濃度ｎ型非晶質Ｓｉ層２２ａの堆積が終わった直後から開始する。熱処理温度は、適度な固相成長速度を確保するために４００℃以上を選択し、またベースの高濃度ｐ型単結晶ＳｉＧｅ層１４からのＢや高濃度ｎ型単結晶Ｓｉ層１９中からのドーパントの熱拡散を抑制するために８５０℃以下とするのが好適である。また熱処理時間は、少なくともＨＢＴ(Hetero-junction Bipolar Transistor)の真性領域とその周辺部において高濃度ｎ型非晶質Ｓｉ層２２ａの結晶化が完了するように調整することが望ましい。このことから、例えば、熱処理温度として５８０℃、さらに熱処理時間として１５分が好適である。また、高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａの表面が水分や酸素等によって汚染されるのを防ぐため、熱処理中にはＨ２を供給することが可能である。以上により、図３Ｆに示す構造を得る。
引き続いて、図２に示したエピタキシャル成長装置の第２の成長室３３において、高濃度ｎ型単結晶Ｓｉ層１９と、少なくともＨＢＴの真性領域とその周辺部において形成した高濃度ｎ型単結晶Ｓｉ層２２ｂ上に、エピタキシャル成長により高濃度ｎ型単結晶Ｓｉ層２３を形成する。この成長では、高濃度ｎ型単結晶Ｓｉ層１９を成長させたときと同様の方法を用いれば好適である。ここで、高濃度ｎ型単結晶Ｓｉ層２３における不純物濃度は、高濃度ｎ型単結晶Ｓｉ層１９と高濃度ｎ型非晶質Ｓｉ層２２ａの場合と同様に、低いエミッタ抵抗の実現のために１ｘ１０１９ ｃｍ―３以上とすればよく、さらに不純物の高濃度化による結晶性悪化を防ぐために１ｘ１０２２ ｃｍ―３以下であれば好適である。また、高濃度ｎ型単結晶Ｓｉ層２３は、開口部内の単結晶層上において底面、側壁によらずほぼ等しい成長速度で成長する。このため、その膜厚は、少なくとも開口部内に隙間が残らない程度を確保することが望ましい。以上により、図３Ｇに示す構造を得る。
この後、高濃度ｎ型単結晶Ｓｉ層２３上にはコンタクト層としてシリサイド膜２４を形成したら、基板全面に絶縁膜２５を堆積する。そして、コレクタ、ベース、エミッタ引き出し領域に開口部を形成し、それらの開口部に金属膜を埋め込み、最後にコレクタ電極２６、ベース電極２７、及びエミッタ電極２８を形成する。以上により、ＳｉＧｅ ＨＢＴが完成する。
なお、以上ではいわゆるｎｐｎ型のＨＢＴに関して製造方法の説明を行ったが、ドーパントを適切に選択すれば、ｐｎｐ型のＨＢＴについても同様の製造方法を用いて作製可能である。さらに、以上の各製造工程で示した成長方法や成長条件は一例であって、これらを変更することは所望のものを形成できるのであれば特別に問題はない。
本実施例によれば、エミッタとエミッタ引き出し層が高濃度ドープした単結晶層から形成されていることから、エミッタ抵抗の低減が実現し、その結果、遮断周波数の増大といったトランジスタ特性の改善が達成される。また、トランジスタの真性部分を形成する開口部の側壁にエミッタ・ベース分離絶縁膜の溝部を設け、その内側で単結晶エミッタのファセット面を形成させている。そしてこれに起因して、ファセット面よりも成長表面において単結晶エミッタと単結晶エミッタ引き出し層を主に接続させることができている。これらによりエミッタ・ベース接合とその付近における結晶欠陥の発生が抑制されることから、リーク電流やベース電流バラツキを発生しにくくすることが可能である。さらに、エミッタとベースの界面において酸化膜の形成やカーボンによる汚染を防いでいることから、１／ｆノイズ、結晶欠陥や転位に起因するリーク電流、及びベース電流バラツキを低減させることが可能である。加えて、ドーパントを熱拡散させるために必要なほどの高温の熱処理を実施しないことから、狭いベース幅の維持や単結晶エミッタと単結晶エミッタ引き出し層における不純物の均一分布の実現が容易である。従って、本願発明によるバイポーラトランジスタを半導体集積回路に用いれば、その高性能が確保される
＜実施例２＞
図５は、本願発明に係る半導体装置の第２の実施例であり、バイポーラトランジスタの縦断面構造を示している。本実施例は、ベース層の成長直後に単結晶エミッタの成長を行っており、単結晶エミッタ成長前に行うベース層の熱処理によるクリーニングが不要であることから、特に狭いベース幅を維持しやすいという点で第１の実施例とは異なる。コレクタの一部となるｎ型単結晶Ｓｉ層６３と高濃度コレクタとなるｎ型単結晶Ｓｉ層６７が基板表面に露出している領域に、コレクタとなるｎ型単結晶ＳｉＧｅ層６８、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層７０、及びエミッタとなる高濃度ｎ型単結晶Ｓｉ層７２を順次エピタキシャル成長させている。それと同時に、第１のコレクタ・ベース分離絶縁膜６４と素子分離絶縁膜６６上には、ｎ型多結晶ＳｉＧｅ層６９、及び高濃度ｐ型多結晶ＳｉＧｅ層７１を順次成長させている。また、エミッタとエミッタ引き出し層の側面には、第１のエミッタ・ベース分離絶縁膜７７、第３のエミッタ・ベース分離絶縁膜８２、及び第４のエミッタ・ベース分離絶縁膜８３を形成している。さらに、ベース引き出し電極として、高濃度ｐ型単結晶ＳｉＧｅ層７０の端部に高濃度ｐ型単結晶Ｓｉ層７８を接続させており、加えて、高濃度ｐ型多結晶ＳｉＧｅ層７１上には高濃度ｐ型多結晶Ｓｉ層７９を堆積させている。また、第１のエミッタ・ベース分離絶縁膜７７に隣接して、第２のエミッタ・ベース分離絶縁膜８１を形成している。エミッタとなる高濃度ｎ型単結晶Ｓｉ層７２上には、エミッタ引き出し層として高濃度ｎ型単結晶Ｓｉ層８４、高濃度ｎ型単結晶Ｓｉ層８５ｂ、および高濃度ｎ型単結晶Ｓｉ層８６を接続させている。
次に、図６Ａから図６Ｈに、図５に示した構造を有するＨＢＴを実現するための製造工程を示す。これらの図は、製造工程のうち主要なものを示しており、更にＨＢＴの真性領域近傍における縦断面構造を示している。
始めに、単結晶Ｓｉ基板６１に、高濃度ｎ型単結晶Ｓｉ層６２、ｎ型単結晶Ｓｉ層６３、第１のコレクタ・ベース分離絶縁膜６４、高濃度ｎ型単結晶Ｓｉ層６５、及び素子分離絶縁膜６６を形成する。形成は第１の実施例と同様に行えばよいので、説明は省略する。
次に、ＨＢＴの真性領域を形成する領域の下にある基板中に、高濃度コレクタとなるｎ型単結晶Ｓｉ層６７を形成する。ドーパントの種類や不純物濃度の選択は、第１の実施例におけるｎ型単結晶Ｓｉ層１１と同様にすればよい。
続いて、ｎ型単結晶Ｓｉ層６３とｎ型単結晶Ｓｉ層６７が露出している基板表面上の領域にコレクタとなるｎ型単結晶ＳｉＧｅ層６８を成長し、これと同時に、第１のコレクタ・ベース分離絶縁膜６４と素子分離絶縁膜６６の上にｎ型多結晶ＳｉＧｅ層６９をブランケット成長させる。ここで、ｎ型単結晶ＳｉＧｅ層６８を成長する前に行う基板の洗浄とクリーニングは、第１の実施例におけるｎ型単結晶ＳｉＧｅ層１３を成長する前と同様に行う。また、このクリーニングとｎ型単結晶ＳｉＧｅ層６８とｎ型多結晶ＳｉＧｅ層６９の成長は、例えば第１の実施例の図２に示したエピタキシャル成長装置の第２の成長室３３で行うことが好適である。さらに、ｎ型単結晶ＳｉＧｅ層６８とｎ型多結晶ＳｉＧｅ層６９におけるＧｅ組成比、不純物濃度、及び膜厚等は第１の実施例におけるｎ型単結晶ＳｉＧｅ層１３の場合と同様にして良い。しかし、成長に関しては、第１の実施例におけるｎ型単結晶ＳｉＧｅ層１３の場合は選択成長の条件を用いていたが、本実施例では絶縁膜上に多結晶層をブランケット成長させる非選択成長の条件でなければならない。ＬＰＣＶＤ法を用いて絶縁膜上に多結晶層をブランケット成長させるには、Ｓｉの原料ガスとしてＳｉ２Ｈ６よりも反応性が低いＳｉＨ４を用いるのが好適である。また、Ｇｅの原料ガス、及び成長の全圧は、第１の実施例においてｎ型単結晶ＳｉＧｅ層１３をＬＰＣＶＤ法によって成長する場合に示したものと同様で良い。さらに、ドーピングガス、及び成長温度は、第１の実施例において高濃度ｎ型単結晶Ｓｉ層１９を成長する場合に示したものと同様にすればよい。よって、例えば、ＳｉＨ４流量を２０ｍｌ／ｍｉｎ、ＧｅＨ４流量を２０ｍｌ／ｍｉｎ、５％−ＰＨ３／Ｈ２流量を０．２ ｍｌ／ｍｉｎ、Ｈ２を１０００ｍｌ／ｍｉｎ、成長の全圧を１０００ Ｐａ、成長温度を５５０℃と設定することにより、Ｇｅ組成比１５％、Ｐ濃度５ｘ１０１７ｃｍ―３の単結晶ＳｉＧｅ層を単結晶表面に成長させ、それとともに同じＧｅ組成比、Ｐ濃度の多結晶ＳｉＧｅ層を絶縁膜上にブランケット成長させることが可能である。
この後、ｎ型単結晶ＳｉＧｅ層６８上にベースとなる高濃度ｐ型単結晶ＳｉＧｅ層７０を成長し、同時に、ｎ型多結晶ＳｉＧｅ層６９上に高濃度ｐ型多結晶ＳｉＧｅ層７１を堆積する。ここで、これらの層の成長は、例えば第１の実施例の図２に示したエピタキシャル成長装置において、ｎ型単結晶ＳｉＧｅ層６８とｎ型多結晶ＳｉＧｅ層６９を成長した第２の成長室３３から例えば実施例１に示した搬送の方法により基板を搬送し、第２の成長室３２で行うことが好適である。また、高濃度ｐ型単結晶ＳｉＧｅ層７０と高濃度ｐ型多結晶ＳｉＧｅ層７１の層の成長法は、Ｇｅ組成比、不純物濃度、及び膜厚等については、第１の実施例の高濃度ｐ型単結晶ＳｉＧｅ層１４を形成したときと同様にすればよい。
さらにこの後、高濃度ｐ型単結晶ＳｉＧｅ層７０上にエミッタとなる高濃度ｎ型単結晶Ｓｉ層７２を成長し、同時に、高濃度ｐ型単結晶ＳｉＧｅ層７１上に高濃度ｎ型多結晶Ｓｉ層７３を堆積する。ここで、これらの層の成長は、例えば第１の実施例の図２に示したエピタキシャル成長装置において、高濃度ｐ型単結晶ＳｉＧｅ層７０と高濃度ｐ型多結晶ＳｉＧｅ層７１を成長した第１の成長室３２から例えば実施例１に示した搬送の方法により基板を搬送し、第１の成長室３３で行うことが好適である。また、この成長は、第１の実施例において第１の実施例において高濃度ｎ型単結晶Ｓｉ層１９を成長した場合と同様の条件で行えばよい。以上により、図６Ａに示す構造を得る。
次に、基板全面に絶縁膜７４、半導体層７５、及び絶縁膜７６を順次堆積したら、エミッタ電極の形成領域を除き、いま堆積した各層をホトリソグラフィとエッチングにより除去し、ダミーエミッタを形成する。さらに、エッチングによってエミッタ電極形成領域以外の高濃度ｎ型単結晶Ｓｉ層７２、及び高濃度ｎ型多結晶Ｓｉ層７３を除去する。以上により、図６Ｂに示す構造を得る。
次いで、絶縁膜を基板全面に堆積したら、ダミーエミッタの側面を残していま堆積した絶縁膜を取り除くことによって、第１のエミッタ・ベース分離絶縁膜７７を形成する。このとき、ダミーエミッタの上部にあった絶縁膜７６も除去される。以上により、図６Ｃに示す構造を得る。
この後、基板上に、ベース引き出し層となる高濃度ｐ型Ｓｉ層を選択成長する。これは以下の工程で実施する。
まず、基板上における高濃度ｐ型単結晶ＳｉＧｅ層７０、及び高濃度ｐ型多結晶ＳｉＧｅ層７１の表面に残存している汚染や酸化膜を取り除くために洗浄を行う。洗浄方法は第１の実施例でｎ型単結晶ＳｉＧｅ層１３を成長する前に行ったものと同様でよい。この次に、洗浄した基板を、例えば第１の実施例の図２に示したエピタキシャル成長装置に設置し、真空状態にしてからの例えば第１の成長室３２に搬送する。次いで、搬送中に再形成された自然酸化膜や付着した汚染物を除去する目的で基板表面のクリーニングを行う。クリーニング方法は第１の実施例でｎ型単結晶ＳｉＧｅ層１３を成長した時と同様に、Ｈ２雰囲気下における加熱とすればよいが、高濃度ｐ型単結晶ＳｉＧｅ層７０からのＢ拡散を抑制するため、クリーニング温度は８５０℃以下とするのが好適である。
この後、基板を成長温度まで下げ、選択成長により高濃度ｐ型Ｓｉ層を形成する。このとき、高濃度ｐ型単結晶ＳｉＧｅ層７０の表面には高濃度ｐ型単結晶Ｓｉ層７８が成長し、さらに高濃度ｐ型多結晶ＳｉＧｅ層７１の上部には高濃度ｐ型多結晶Ｓｉ層７９が形成される。また、半導体層７５の上にも高濃度ｐ型多結晶Ｓｉ層８０が堆積される。選択成長の実施方法については、第１の実施例において高濃度ｐ型単結晶ＳｉＧｅ層１４を形成する場合に用いたものと同様にすればよいので説明を省略する。ここで、高濃度ｐ型Ｓｉ層の膜厚は約２０ｎｍ以上とするのが好適である。これは、成長初期の多結晶層ではその内部の粒径が小さいが、成長が進むにつれて次第に粒径が大きくなることから、一定の膜厚を確保した方が多結晶層の抵抗率は低下しやすいからである。また、ドーピング濃度は、ベース抵抗が高くなってしまうことを回避するため、約１ｘ１０２０ｃｍ−３以上とするのが望ましい。以上により、図６Ｄの構造を得る。
この後、ＨＢＴの真性領域とその周辺を除いて高濃度ｐ型多結晶Ｓｉ層７９を取り去った後、第２のエミッタ・ベース分離絶縁膜８１を基板全面に堆積する。次いで、高濃度ｐ型多結晶Ｓｉ層８０、半導体層７５、及び絶縁膜７４を除去し、エミッタ電極形成領域に開口部を形成する。以上により、図６Ｅの構造を得る。
次に、第３のエミッタ・ベース分離絶縁膜８２と第４のエミッタ・ベース分離絶縁膜８３を順次開口部の側壁に形成する。形成方法については、第１の実施例において第３のエミッタ・ベース分離絶縁膜１７、及び第４のエミッタ・ベース分離絶縁膜１８を形成した場合と同様でよい。このように形成された開口部は、第４のエミッタ・ベース分離絶縁膜８３が堆積されていない分だけ、底部の方が底部以外よりも広い開口幅を有しており横方向に拡がっている。このため、開口部底部には溝部９５が形成される。なお、溝部９５を形成する目的は実施例１に示した通りであり、及び溝部９５の幅は実施例１に示したものと同様とすればよい。
この後、開口部内の高濃度ｎ型単結晶Ｓｉ層７２上にエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層８４をエピタキシャル成長させると同時に、第３のエミッタ・ベース分離絶縁膜８２、第４のエミッタ・ベース分離絶縁膜８３、及び第２のエミッタ・ベース分離絶縁膜８１の上に高濃度ｎ型非晶質Ｓｉ層８５ａを堆積する。この同時成長は以下に示す工程で実施する。
まず、ｎ型単結晶Ｓｉ層７２の表面に残存している汚染や酸化膜を取り除くために洗浄を行う。洗浄方法は、第１の実施例においてｎ型単結晶ＳｉＧｅ層１３を成長する前に行ったものと同様でよい。この次に、洗浄した基板を、例えば第１の実施例に示した図２のエピタキシャル成長装置に設置し、真空状態にしてから例えば第２の成長室３３に搬送する。次いで、搬送中に再形成された自然酸化膜や付着した汚染物を除去する目的で基板表面のクリーニングを行う。クリーニング方法は第１の実施例でｎ型単結晶ＳｉＧｅ層１３を成長した時と同様に、Ｈ２雰囲気下における加熱とすればよいが、高濃度ｐ型単結晶ＳｉＧｅ層７０からのＢ拡散を抑制するため、クリーニング温度は８５０℃以下とするのが好適である。
この後、基板をエピタキシャル成長温度まで下げ、高濃度ｎ型単結晶Ｓｉ層８４の成長と高濃度ｎ型非晶質Ｓｉ層８５ａの堆積を行う。ここで、高濃度ｎ型単結晶Ｓｉ層８４、及び高濃度ｎ型非晶質Ｓｉ層８５ａの成長法、不純物濃度、及び膜厚等については、第１の実施例において高濃度ｎ型単結晶Ｓｉ層１９、及び高濃度ｎ型非晶質Ｓｉ層２２ａを成長した場合と同様にすればよい。また、高濃度ｎ型単結晶Ｓｉ層８４の成長過程や形成される成長表面とファセット面、及び高濃度ｎ型単結晶Ｓｉ層８４と高濃度ｎ型非晶質Ｓｉ層８５ａの接続面に関しては、例えば実施例１に示したものと同様である。以上により、図６Ｆに示す構造を得る。
引き続き、例えば第１の実施例に示した図２のエピタキシャル成長装置の第２の成長室３３において、第１の実施例と同様に、高濃度ｎ型単結晶Ｓｉ層８４の成長表面を主なシードとして固相エピタキシャル成長させることにより、高濃度ｎ型非晶質Ｓｉ層８５ａを高濃度ｎ型単結晶Ｓｉ層８５ｂに変化させる。固相エピタキシャル成長は基板を熱処理することによって行い、第１の実施例で行った熱処理温度と熱処理時間を本実施例でも同様に適用することができる。また、熱処理中にはＨ２を供給することが望ましい。以上により、図６Ｇに示す構造を得る。
この後、例えば図２に示したエピタキシャル成長装置の第２の成長室３３において、高濃度ｎ型単結晶Ｓｉ層８４と、少なくともＨＢＴの真性領域とその周辺部において形成した高濃度ｎ型単結晶Ｓｉ層８５ｂ上に、エピタキシャル成長により高濃度ｎ型単結晶Ｓｉ層８６を形成する。この層についても、成長法、不純物濃度、及び膜厚は第１の実施例において高濃度ｎ型単結晶Ｓｉ層２３を成長した場合と同様とすればよい。以上により、図６Ｈに示す構造を得る。
次いで、ＨＢＴの真性領域とその周辺部以外の高濃度ｎ型単結晶Ｓｉ層８６、高濃度ｎ型単結晶Ｓｉ層８５ｂ、及び第２のエミッタ・ベース分離絶縁膜８１を除去し、続いて、残った高濃度ｎ型単結晶Ｓｉ層８６上、高濃度ｐ型多結晶Ｓｉ層７９上、及び高濃度ｎ型単結晶Ｓｉ層６５にコンタクト層としてシリサイド膜８７を形成する。この後、基板全面に絶縁膜８８を堆積する。そして、コレクタ、ベース、エミッタ引き出し領域に開口部を形成し、それらの開口部に金属膜を埋め込み、最後にコレクタ電極８９、ベース電極９０、及びエミッタ電極９１を形成する。以上により、ＳｉＧｅ ＨＢＴが完成する。
本実施例によれば、ベースとエミッタを連続的にエピタキシャル成長していることから、エミッタとベースの界面における酸化膜の形成やカーボンによる汚染を除去するための熱処理によるクリーニングは不要となっている。このため、本実施例はエミッタやエミッタ引き出し層の単結晶化によるエミッタ抵抗の低減や、エミッタ・ベース接合とその付近における結晶欠陥発生の回避によるリーク電流やベース電流バラツキの発生抑制に加え、第１の実施例に比べて狭いベース幅を維持しやすく、バイポーラトランジスタの高性能化を図ることが可能という特徴がある。従って、本願発明によるバイポーラトランジスタを半導体集積回路に用いれば、その高性能がより確保される。
＜実施例３＞
図７は、本願発明に係る半導体装置の第３の実施例であり、ＳｉＧｅ ＨＢＴの真性領域における断面構造を示している。本実施例が第１の従来例と異なる点は、エミッタとなる高濃度ｎ型単結晶Ｓｉ層１００とエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層１０１に、ドーパントとなる不純物を５ｘ１０１９ｃｍ−３以上の濃度で添加していることである。構造は、第１の実施例の図３Ｇに示したものとほぼ同じであり、違うのはエミッタとなる高濃度ｎ型単結晶Ｓｉ層１００とエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層１０１を形成していることだけである。
このように高濃度の不純物、例えばＰを添加する理由は、高濃度ドープした非晶質Ｓｉ層の熱処理による固相成長速度がノンドープのものよりも大幅に早いからである。例えば、６００℃で熱処理を行う場合、１ｘ１０２０ｃｍ−３のＰをドーピングした非晶質Ｓｉ層の固相成長速度は４μｍ／ｈ程度であるが、ノンドープ非晶質Ｓｉ層の方は１μｍ／ｈ程度である。
従って本発明によれば、バイポーラトランジスタの開口部が同じ寸法であれば、第１の実施例に比べ、本実施例の方が高濃度ｎ型単結晶Ｓｉ層１０１の形成時間が短縮される。これにより、高濃度ｎ型単結晶Ｓｉ層１０１の表面が酸素やカーボンによって汚染されにくくなり、後で成長するエミッタ引き出し層の高濃度ｎ型単結晶Ｓｉ層２３の結晶性が向上し、さらにバイポーラトランジスタ製造のスループットが向上するといった利点がある。
なお、以上では実施例１と比較して説明を行ったが、実施例２の高濃度ｎ型単結晶Ｓｉ層８４と高濃度ｎ型単結晶Ｓｉ層８５ｂにも本実施例に示した方策を同様に適用することが可能である。
＜実施例４＞
図８は、本願発明に係る半導体装置の第４の実施例であり、ＳｉＧｅ ＨＢＴの真性領域における層構造を示している。本実施例は、第１の従来例におけるエミッタの高濃度ｎ型単結晶Ｓｉ層１９とエミッタ引き出し層の高濃度ｎ型単結晶Ｓｉ層２２ｂにカーボン（Ｃ）を添加している所にある。図８にはＣを導入した部分としてエミッタのＣ添加高濃度ｎ型単結晶Ｓｉ層１１０のみを示しており、その他にコレクタとなるｎ型単結晶ＳｉＧｅ層１３、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層１４、Ｓｉキャップとなる単結晶Ｓｉ層１６、及びエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層２３が形成されている。
Ｃ添加は、エミッタにドーピングした不純物がＰであれば、例えばエミッタ引き出し層となる高濃度ｎ型非晶質Ｓｉ層を熱処理によって固相エピタキシャル成長させるときにＰが拡散するのを抑制することを目的としている。格子位置に取り込まれているＰ原子はＳｉ層中の格子間位置に存在しているＳｉ原子と置換して拡散するが、格子間位置のＳｉ原子はＳｉ層やＳｉＧｅ層の格子位置に取り込まれているＣ原子と置換しやすい。従って、Ｃ添加によってＰの拡散が抑制されることになる。
エピタキシャル成長時に供給するＣの原料ガスは、モノメチルシラン（ＣＨ３ＳｉＨ３）などが好都合である。また、添加するＣの組成比は、Ｐの拡散抑制効果が得られる０．１％以上とし、さらにエピタキシャル層の結晶性を悪化させないために１％以下とすれば好適である。また、Ｃ添加は、第１の実施例で言えば高濃度ｎ型単結晶Ｓｉ層１９とエミッタ引き出し層の高濃度ｎ型単結晶Ｓｉ層２２ｂの一部だけに実施することも可能である。
本実施例によれば、単結晶エミッタにおけるドーパントの高濃度と均一プロファイルが維持されることから、低いエミッタ抵抗を実現させやすくなり、第１の実施例に比べて、ＨＢＴの遮断周波数を向上することが可能となる。
なお、以上では実施例１と比較して説明を行ったが、実施例２の高濃度ｎ型単結晶Ｓｉ層８４と高濃度ｎ型単結晶Ｓｉ層８５ｂにも本実施例に示した方策を同様に適用することが可能である。
＜実施例５＞
図９は、本願発明に係る半導体装置の第５の実施例であり、ＳｉＧｅ ＨＢＴの真性領域における層構造を示している。本実施例は、第１の従来例におけるベースの高濃度ｐ型単結晶ＳｉＧｅ層１４にＣを添加している所にある。構造は、コレクタとなるｎ型単結晶ＳｉＧｅ層１３、ベースとなる高濃度ｐ型単結晶ＳｉＧｅＣ層１２０、Ｓｉキャップとなる単結晶Ｓｉ層１６、エミッタとなる高濃度ｎ型単結晶Ｓｉ層１９、及びエミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層２３からなる多層膜となっている。
Ｃ添加は、エミッタやエミッタ引き出し層の形成に伴う温度上昇により、ベースからＢが拡散してしまうのを抑制することを目的としている。
エピタキシャル成長時に供給するＣの原料ガスは、ＣＨ３ＳｉＨ３などが好都合である。また、添加するＣの組成比は、拡散抑制効果が得られる０．１％以上とし、さらにエピタキシャル層の結晶性を悪化させないために１％以下とすれば好適である。また、Ｃ添加はベースとなる高濃度ｐ型単結晶ＳｉＧｅ層の一部だけでも実施することが可能である。
本発明によれば、ベースにおけるＢ拡散と均一プロファイルが維持されることから、高濃度で狭いベース幅を維持することが容易となり、第１の実施例に比べて、ＨＢＴの遮断周波数を向上することが可能となる。
なお、以上では実施例１と比較して説明を行ったが、実施例２の高濃度ｐ型単結晶ＳｉＧｅ層７０にも本実施例に示した方策を同様に適用することが可能である。
本発明に係る半導体装置の第１の実施形態であって、ＳｉＧｅ ＨＢＴの縦断面構造を示す図である。 図１に示した成長を実施するために必要な半導体製造装置の構成図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１に示した本願発明に係るＨＢＴの部分断面を示しており、単結晶エミッタの拡大図である。 本発明に係る半導体装置の製造方法における第２の実施形態であって、ＳｉＧｅ ＨＢＴの縦断面構造を示す図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図５に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 本発明に係る半導体装置の製造方法における第３の実施形態であって、ＳｉＧｅ ＨＢＴの縦断面構造を示す図である。 本発明に係る半導体装置の製造方法における第４の実施形態であって、ＳｉＧｅ ＨＢＴにおける真性領域の縦断面構造を示す図である。 本発明に係る半導体装置の製造方法における第５の実施形態であって、ＳｉＧｅ ＨＢＴにおける真性領域の縦断面構造を示す図である。 第１の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第１の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第１の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第１の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第２の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第２の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第２の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第２の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。 第３の従来例における半導体装置の製造方法の実施形態であって、バイポーラトランジスタの製造方法を工程順に示す部分拡大断面図である。
符号の説明
１,６１…単結晶Ｓｉ基板、
２,６２…埋め込み層となる高濃度ｎ型単結晶Ｓｉ層、
３,６３…コレクタの一部となるｎ型単結晶Ｓｉ層、
４,６４…第１のコレクタ・ベース分離絶縁膜、
５,６５…コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層、
６,６６…素子分離絶縁膜、
７…第２のコレクタ・ベース分離絶縁膜、
８…第３のコレクタ・ベース分離絶縁膜、
９…ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層、
１０,７７…第１のエミッタ・ベース分離絶縁膜、
１１,６７…高濃度コレクタとなるｎ型単結晶Ｓｉ層、
１２,８１…第２のエミッタ・ベース分離絶縁膜、
１３,６８…コレクタとなるｎ型単結晶ＳｉＧｅ層、
１４,７０…ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層、
１５…外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層、
１６…Ｓｉキャップとなる単結晶Ｓｉ層、
１７,８２…第３のエミッタ・ベース分離絶縁膜、
１８,８３…第４のエミッタ・ベース分離絶縁膜、
１９,７２…エミッタとなる高濃度ｎ型単結晶Ｓｉ層、
２０…エミッタとなる高濃度ｎ型単結晶Ｓｉ層の成長表面、
２１…エミッタとなる高濃度ｎ型単結晶Ｓｉ層のファセット面、
２２ａ,８５ａ…高濃度ｎ型非晶質Ｓｉ層、
２２ｂ,８５ｂ…エミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層、
２３,８６…エミッタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層、
２４、８７…シリサイド膜、
２５,８８…絶縁膜、
２６,８９…コレクタ電極、
２７,９０…ベース電極、
２８,９１…エミッタ電極、
４０,９５…絶縁膜開口部の溝部
７８…ベース引き出し層となる高濃度ｐ型単結晶Ｓｉ層、
７９…ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層、
２００…結晶半導体本体、
２０１…結晶半導体本体の主表面、
２０２…マスク被膜、
２０３…開孔、
２０４…ｐ型領域、
２０５…ｐｎ接合、
２０６…マスク被膜、
２０７…ドープされた多結晶Ｓｉ層、
２０８…ｎ型領域、
２０９…ｐｎ接合、
２１０…開孔、
２１１…ベース電極、
２１２…コレクタ電極、
２１３,２１４…電気リード線、
３０１…ｎ−型単結晶Ｓｉ層、
３０２…Ｓｉ酸化膜、
３０３…ｐ＋型多結晶Ｓｉ層、
３０４…アイソレーション膜、
３０５…Ｓｉ窒化膜、
３０６…サイドウォールスペーサ、
３０７…コレクタとなるｎ型単結晶Ｓｉ層、
３０８…ベースとなるｐ＋型単結晶ＳｉＧｅ層、
３０９…エミッタ・ベーススペーサ、
３１０…エミッタとなるｎ＋型単結晶Ｓｉ層、
３１１…ｎ＋型多結晶Ｓｉ層、
４０１…ｎ型ＩｎＰ基板、
４０２…ｎ型ＩｎＧａＡｓサブコレクタ、
４０３…ｎ型ＩｎＧａＡｓコレクタ、
４０４…ｐ型ＩｎＧａＡｓベース、
４０５…ｐ型ＩｎＰベース表面保護層、
４０６…ｎ型ＩｎＰエミッタ、
４０７…ｎ型ＩｎＧａＡｓキャップ、
４０８…埋め込み絶縁膜ＳｉＯ２、
４０９…表面保護絶縁膜ＳｉＯ２、
４１０…ベース引き出し電極、
４１１…コレクタ電極、
４１２…ベース電極、
４１３…エミッタ電極、
４１４…側壁絶縁膜。

Claims (20)

  1. 半導体基板と、
    前記半導体基板上に設けられた第１導電型を有する第１の単結晶半導体層と、
    前記第１の単結晶半導体層上に設けられた前記第１導電型と反対導電型である第２導電型を有する第２の単結晶半導体層と、
    前記第２の単結晶半導体層上に設けられ主表面から所定の深さに選択的に開口された第１の開口部と、さらに前記第１の開口部の下端より深く開口されその開口部の幅が前記開口部の開口幅より広い第２の開口部とを有する絶縁膜と、
    前記第２の開口部内の前記第２の単結晶半導体層上に設けられ、前記第１導電型を有する第３の単結晶半導体層とを有し、
    前記第２の開口部は、前記第１の開口部の側壁に沿って延長した仮想面と前記第２の開口部の側壁とにより囲まれてなる溝部を有し、
    前記第３の単結晶半導体層は、第１結晶面を有する主表面と、前記第１結晶面と異なる第２結晶面を有する側面とを備え、
    前記側面の少なくとも一部が、前記溝部内に設けられていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１から第３の単結晶半導体層は、シリコンが主成分として含まれていることを特徴とする半導体装置。
  3. 請求項１において、
    前記第３の単結晶半導体層が有する第１導電型の不純物は、リンあるいはヒ素あるいはアンチモンのいずれかであることを特徴とする半導体装置。
  4. 請求項１において、
    前記第３の単結晶半導体層が有する第１導電型の不純物は、５ｘ１０１９ｃｍ−３以上含まれていることを特徴とする半導体装置。
  5. 請求項１において、
    前記第３の単結晶半導体層の少なくとも一部にカーボンが添加されていることを特徴とする半導体装置。
  6. 請求項1において、
    前記第２の単結晶半導体層の不純物はボロンであり、少なくとも一部にカーボンが添加されていることを特徴とする半導体装置。
  7. 第１の導電型を有する半導体基板上に設けられたコレクタとなる前記第１導電型を有する第１の単結晶半導体層と、
    前記第１の単結晶半導体層上に設けられたベースとなる前記第１導電型と反対導電型である第２の導電型を有する第２の単結晶半導体層と、
    前記第２の単結晶半導体層上に設けられた前記第１導電型を有する第３の単結晶半導体層と、
    主表面から所定の深さに選択的に開口された第１の開口部と、さらに前記第１の開口部の下端より深く開口されその開口部の幅が前記開口部の開口幅より広い第２の開口部とを有し、前記第３の単結晶半導体層上に設けられた絶縁膜と、
    前記第２の開口部内の前記第３の単結晶半導体層上に設けられ、エミッタとなる前記第１導電型を有する第４の単結晶半導体層と、を有し、
    前記第２の開口部は、前記第１の開口部の側壁に沿って延長した仮想面と前記第２の開口部の側壁とにより囲まれてなる溝部を前記第２の開口部内に有し、
    前記第４の単結晶半導体層の主表面が有する第１結晶面と異なる第２結晶面を有する前記第４の単結晶半導体層の側面の少なくとも一部が、前記溝部内に設けられていることを特徴とするバイポーラトランジスタ。
  8. 請求項７において、
    前記第４の単結晶半導体層上に、前記第１導電型を有する単結晶半導体層を具備してなる引き出し用電極を有することを特徴とするバイポーラトランジスタ。
  9. 請求項８において、
    前記第１から第４の単結晶半導体層および引き出し用電極は、シリコンが主成分として含まれていることを特徴とするバイポーラトランジスタ。
  10. 請求項７において、
    前記第４の単結晶半導体層が有する第１導電型の不純物は、リンあるいはヒ素あるいはアンチモンのいずれかであることを特徴とするバイポーラトランジスタ。
  11. 請求項７において、
    前記第４の単結晶半導体層が有する第１導電型の不純物は、５ｘ１０１９ｃｍ−３以上含まれていることを特徴とするバイポーラトランジスタ。
  12. 請求項７において、
    前記第４の単結晶半導体層の少なくとも一部にカーボンが添加されていることを特徴とするバイポーラトランジスタ。
  13. 請求項７において、
    前記第２の単結晶半導体層の不純物はボロンであり、少なくとも一部にカーボンが添加されていることを特徴とするバイポーラトランジスタ。
  14. 第１の導電型を有する半導体基板上に、前記第１の導電型を有する第１の単結晶半導体層を形成する工程と、
    前記第１の単結晶半導体層上に絶縁膜を含む積層膜を形成する工程と、
    前記第１の単結晶半導体層上の所定の領域に、コレクタ層となる前記第１の導電型を有する第２の単結晶半導体層と、ベース層となる前記第２の導電型を有する第３の単結晶半導体層と、さらに第４の単結晶半導体層をこの順に積層させてなる積層膜を形成する工程と、
    前記所定の領域上の前記積層膜に第１の開口部を形成する工程と、
    前記第４の単結晶半導体層上および前記開口部の側壁上に第１の絶縁膜を形成し、さらに前記第１の絶縁膜よりエッチング速度が遅い第２の絶縁膜を前記第１の絶縁膜上に堆積する工程と、
    前記第４の単結晶半導体層上に堆積された前記第１の絶縁膜および前記第２の絶縁膜を前記第４の単結晶半導体層が露出するように除去し第２の開口部を前記第１の開口部内に形成する工程と、
    前記第２の絶縁膜をエッチングマスクとして用いて、前記第４の単結晶半導体層上の前記第１の絶縁膜をさらに除去することにより、前記第１の絶縁膜を前記第２の絶縁膜の下方で前記第４の単結晶半導体層上に溝部を形成する工程と、
    前記第４の単結晶半導体層上にエミッタとなる前記第１の導電型を有する第５の単結晶半導体層を成長させるとともに前記溝部および前記第２の絶縁膜の表面に前記第１の導電型を有する非晶質層を形成する工程と、
    前記半導体基板を所定の温度にて熱処理をすることにより、前記非晶質層を単結晶化し第６の単結晶半導体層を形成する工程と、を有し、
    前記第５の単結晶半導体層の側面が前記第４の単結晶半導体層上と接する位置と、前記側面が前記第５の単結晶半導体層の主表面と接する位置との前記主表面と平行な向きの差分をｄとし、前記第１の絶縁膜の膜厚をＤとしたとき、Ｄ≧ｄを満たすことを特徴とするバイポーラトランジスタの製造方法。
  15. 請求項１４において、
    前記第１から第５の単結晶半導体層は、シリコンが主成分として含まれていることを特徴とするバイポーラトランジスタの製造方法。
  16. 請求項１４において、
    前記第２および第５の単結晶半導体層が有する第１の導電型の不純物は、リンあるいはヒ素あるいはアンチモンのいずれかであることを特徴とするバイポーラトランジスタの製造方法。
  17. 請求項１４において、
    前記第５の単結晶半導体層が有する第１の導電型の不純物は、５ｘ１０１９ｃｍ−３以上含まれていることを特徴とするバイポーラトランジスタの製造方法。
  18. 請求項１４において、
    前記第５の単結晶半導体層の少なくとも一部にカーボンが添加されていることを特徴とするバイポーラトランジスタの製造方法。
  19. 請求項１４において、
    前記第３の単結晶半導体層の不純物はボロンであり、少なくとも一部にカーボンが添加されていることを特徴とするバイポーラトランジスタの製造方法。
  20. 請求項１４において、
    第１の導電型を有する半導体基板上に、前記第１の導電型を有する第１の単結晶半導体層を形成する工程と、
    前記第１の単結晶半導体層に第１の絶縁膜と、第２の絶縁膜と、ベースの引き出し層となる前記第１の導電型と反対導電型である第２の導電型を有する多結晶半導体層と、第３の絶縁膜とをこの順に堆積する工程と、
    前記多結晶シリコン層および前記第３の絶縁膜をエッチングにより選択的に除去し第１の開口部を形成する工程と、
    前記第１の開口部の側壁に第４の絶縁膜を形成する工程と、
    前記第２の絶縁膜および前記第１の絶縁膜を前記半導体基板の表面が露出するように順次エッチングし前記第１の開口部が有する開口幅より広い開口幅を有する第２の開口部を形成する工程と、
    前記第２の開口部内の前記第１の単結晶半導体層上に、コレクタ層となる前記第１の導電型を有する第２の単結晶半導体層と、ベース層となる前記第２の導電型を有する第３の単結晶半導体層と、さらに第４の単結晶半導体層をこの順に形成する工程と、
    前記第１の開口部および前記第４の単結晶半導体層上に第５の絶縁膜を形成し、前記第５の絶縁膜よりエッチング速度が遅い第６の絶縁膜を前記第５の絶縁膜上に堆積する工程と、
    前記第４の単結晶半導体層上に堆積された前記第５の絶縁膜および前記第６の絶縁膜を前記第４の単結晶半導体層が露出するように除去し第３の開口部を前記第１の開口部内に形成する工程と、
    前記第６の絶縁膜のエッチングマスクとして用いて、前記第４の単結晶半導体層上の前記第５の絶縁膜をさらに除去することにより、前記第５の絶縁膜を前記第６の絶縁膜の下方で前記第４の単結晶半導体層上に溝部を形成する工程と、
    前記第４の単結晶半導体層上にエミッタとなる前記第１の導電型を有する第５の単結晶半導体層を成長させるとともに前記溝部および前記第６の絶縁膜の表面に前記第１の導電型を有する非晶質層を形成する工程と、
    前記半導体基板を所定の温度にて熱処理をすることにより、前記非晶質層を単結晶化し第６の単結晶半導体層を形成する工程と、
    前記第５の単結晶半導体層上および前記第６の単結晶半導体層上にさらにエミッタ引き出し層となる前記第１の導電型を有する第７の単結晶半導体層を成長する工程と、
    前記エミッタ、ベース、およびコレクタの引き出し電極を形成する工程と、を有し、
    前記第５の単結晶半導体層の側面が前記第４の単結晶半導体層上と接する位置と、前記側面が前記第５の単結晶半導体層の主表面と接する位置との前記主表面と平行な向きの差分をｄとし、前記第５の絶縁膜の膜厚をＤとしたとき、Ｄ≧ｄを満たすことを特徴とするバイポーラトランジスタの製造方法。
JP2007017673A 2007-01-29 2007-01-29 半導体装置、並びにバイポーラトランジスタ及びその製造方法 Pending JP2008186899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017673A JP2008186899A (ja) 2007-01-29 2007-01-29 半導体装置、並びにバイポーラトランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017673A JP2008186899A (ja) 2007-01-29 2007-01-29 半導体装置、並びにバイポーラトランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008186899A true JP2008186899A (ja) 2008-08-14

Family

ID=39729750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017673A Pending JP2008186899A (ja) 2007-01-29 2007-01-29 半導体装置、並びにバイポーラトランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008186899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014378B2 (en) 2008-09-03 2015-04-21 Dolby Laboratories Licensing Corporation Enhancing the reproduction of multiple audio channels

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014378B2 (en) 2008-09-03 2015-04-21 Dolby Laboratories Licensing Corporation Enhancing the reproduction of multiple audio channels
US10356528B2 (en) 2008-09-03 2019-07-16 Dolby Laboratories Licensing Corporation Enhancing the reproduction of multiple audio channels

Similar Documents

Publication Publication Date Title
JP4060580B2 (ja) ヘテロ接合バイポーラトランジスタ
US5266504A (en) Low temperature emitter process for high performance bipolar devices
US6723610B2 (en) Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process
JP2002252230A (ja) ヘテロ接合バイポーラトランジスタ
JP3600591B2 (ja) 半導体装置の製造方法
JP2003257868A (ja) 混晶膜の成長方法、装置、及び半導体装置
US7863162B2 (en) Semiconductor device and manufacturing method thereof
JP2004111852A (ja) 半導体装置及びその製造方法
JP2009043866A (ja) 半導体装置およびその製造方法
JP3549408B2 (ja) バイポーラトランジスタ
JP4052119B2 (ja) 気相成長方法、半導体製造方法、及び半導体装置の製造方法
JP3843884B2 (ja) バイポーラトランジスタの製造方法
US6656812B1 (en) Vertical bipolar transistor having little low-frequency noise and high current gain, and corresponding fabrication process
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP2008186899A (ja) 半導体装置、並びにバイポーラトランジスタ及びその製造方法
US20020185657A1 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
JP3219796B2 (ja) バイポーラ型半導体装置の製造方法
JP2002368004A (ja) 半導体装置およびその製造方法
JP2005277255A (ja) 半導体装置
JP4725443B2 (ja) バイポーラトランジスタの製造方法
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ
JPH02152239A (ja) 半導体装置の製造方法
JP2004266029A (ja) 半導体装置およびその製造方法
JPH11214401A (ja) 半導体装置の製造方法