JPS63127528A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63127528A JPS63127528A JP27340686A JP27340686A JPS63127528A JP S63127528 A JPS63127528 A JP S63127528A JP 27340686 A JP27340686 A JP 27340686A JP 27340686 A JP27340686 A JP 27340686A JP S63127528 A JPS63127528 A JP S63127528A
- Authority
- JP
- Japan
- Prior art keywords
- sinx
- single crystal
- layer
- film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 10
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 6
- 125000004429 atom Chemical group 0.000 claims abstract description 5
- 239000000470 constituent Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｓｉよシ広いバンドギャップを有するＳｉＮ
ｘ単結晶膜とＳｉ単結晶とのヘテロ接合を有する半導体
装置およびその製造方法に関するものである。
ｘ単結晶膜とＳｉ単結晶とのヘテロ接合を有する半導体
装置およびその製造方法に関するものである。
Ｓｉとのヘテロ接合材料としては酸素ドープ多結晶Ｓｉ
膜（５ＩＰＯ８）が有名である（松下著、半導体研究／
♂春巻７−タ頁、工業調査会１５ｉｌ♂λ年発行、半導
体研究振興会線）。５ＥＰＯ８は、酸素のドーピング量
を変えることによってバンドギャップを約Ａ／〜ｆ ｅ
ｖの広い範囲で制御できるという利点を有する。このよ
うにＳｉより広いバンドギャップを持つ材料をたとえば
Ｓｉバイポーラトランジスタのエミッタとして用いれば
（ワイドギャップエミッタ）、エミッタ注入効率の増加
をもたらしバイポーラトランジスタの高速化が期待でき
る。しかし、５ＥＰＯ８は多結晶であるためワイドギャ
ップエミッタとして用いると単結品別から成るベース部
との接合部に界面準位が多く存在してしまい、その準位
を介する生成再結合電流のために充分な注入効率の増大
が得られないという欠点があった。さらに、５ＩＰＯ８
は多結晶であるだめに抵抗が高くトランジスタの高速化
を阻害するという欠点があった。
膜（５ＩＰＯ８）が有名である（松下著、半導体研究／
♂春巻７−タ頁、工業調査会１５ｉｌ♂λ年発行、半導
体研究振興会線）。５ＥＰＯ８は、酸素のドーピング量
を変えることによってバンドギャップを約Ａ／〜ｆ ｅ
ｖの広い範囲で制御できるという利点を有する。このよ
うにＳｉより広いバンドギャップを持つ材料をたとえば
Ｓｉバイポーラトランジスタのエミッタとして用いれば
（ワイドギャップエミッタ）、エミッタ注入効率の増加
をもたらしバイポーラトランジスタの高速化が期待でき
る。しかし、５ＥＰＯ８は多結晶であるためワイドギャ
ップエミッタとして用いると単結品別から成るベース部
との接合部に界面準位が多く存在してしまい、その準位
を介する生成再結合電流のために充分な注入効率の増大
が得られないという欠点があった。さらに、５ＩＰＯ８
は多結晶であるだめに抵抗が高くトランジスタの高速化
を阻害するという欠点があった。
また、Ｓｉとのワイドギャップヘテロ材料としてＧａＡ
ｓ ＋ ＧａＰ ＋ Ｓ＋Ｏなども試みられているが、
いずれも材料固有のバンドギャップを有しており５ＩＰ
Ｏ８のように広い範囲でバンドギャップを変化させるこ
とができないという欠点があった。
ｓ ＋ ＧａＰ ＋ Ｓ＋Ｏなども試みられているが、
いずれも材料固有のバンドギャップを有しており５ＩＰ
Ｏ８のように広い範囲でバンドギャップを変化させるこ
とができないという欠点があった。
本発明の目的は上記間１点を解決した、すなわち接合部
の界面準位が少なく、構成膜の抵抗が低く、広い範囲で
バンドギャップを変化できるＳｉＮｘ単結晶膜と単結晶
Ｓｉとのヘテロ接合およびその製造方法を提供すること
にある。
の界面準位が少なく、構成膜の抵抗が低く、広い範囲で
バンドギャップを変化できるＳｉＮｘ単結晶膜と単結晶
Ｓｉとのヘテロ接合およびその製造方法を提供すること
にある。
本発明の半導体装置は、Ｓｉとのヘテロ接合においてＳ
ｉ単結晶基板上に８１より広いバンドギャップを有する
８ｉＮｘエピタキシヤル膜を備えたものである。
ｉ単結晶基板上に８１より広いバンドギャップを有する
８ｉＮｘエピタキシヤル膜を備えたものである。
また本発明の製造方法は、Ｎ原子を構成原子のひとつと
する分子ガス雰囲気中でＳｉをＳｉ単結晶基板上にエピ
タキシャル成長させる工程によって、ＳｉＮｘエピタキ
シャル膜を形成するものである。
する分子ガス雰囲気中でＳｉをＳｉ単結晶基板上にエピ
タキシャル成長させる工程によって、ＳｉＮｘエピタキ
シャル膜を形成するものである。
５ＩＰＯ８と比較すると上記ＳｉＮｘエピタキシャル膜
が単結晶であるためにペテロ接合部での界面準位が少な
くかつ膜の抵抗も低い。また、ＧａＡｓ＋ＧａＰ、
ＳｉＯなどのバンドギャップが固定された材料と比較す
るとＮの含有量を変化させることによってバンドギャッ
プを広い範囲で変えることができる。
が単結晶であるためにペテロ接合部での界面準位が少な
くかつ膜の抵抗も低い。また、ＧａＡｓ＋ＧａＰ、
ＳｉＯなどのバンドギャップが固定された材料と比較す
るとＮの含有量を変化させることによってバンドギャッ
プを広い範囲で変えることができる。
以下、実施例とともに本発明の詳細な説明する。
第１図（ａ）は、本発明の最も基本となる一実施例を示
す断面構造図である。／はＳｉ単結晶基板、２は５ＩＮ
ｘエピタキシヤル膜であり、たとえばＸは約０． ／で
ある。第１図（ｂ） 、（ｃ） 、（ｄ）は、本発明の
多層構造に関する代表的実施例である。（ｂ）はＳｉＮ
ｘエピタキシャル層２の上にさらにＳｉ工ピタキシヤル
層／′を有する構造、（ｃ）はコと／′の繰シ返し構造
、（ｄ）はコの上に非晶質あるいは多結晶状態０８ｉＮ
ｘ層λ′を有する構造である。
す断面構造図である。／はＳｉ単結晶基板、２は５ＩＮ
ｘエピタキシヤル膜であり、たとえばＸは約０． ／で
ある。第１図（ｂ） 、（ｃ） 、（ｄ）は、本発明の
多層構造に関する代表的実施例である。（ｂ）はＳｉＮ
ｘエピタキシャル層２の上にさらにＳｉ工ピタキシヤル
層／′を有する構造、（ｃ）はコと／′の繰シ返し構造
、（ｄ）はコの上に非晶質あるいは多結晶状態０８ｉＮ
ｘ層λ′を有する構造である。
第２図は、第１図（ａ）の構造を実現するための裂取下
の高真空中でｒＯＯ−タＯＯ℃にＳｌからな導入してこ
のガス雰囲気下で固体Ｓｉを電子ビーム加熱で溶融・蒸
発させ８ｉＮｘ膜をエピタキシャル成長させる。このと
きの基板温度は約Ｊ″ＯＯ″Ｃ以上、Ｓｉの蒸着速度と
して約／λ／ ｓｅｅ を用いる。雰囲気ガスとして
はＮＨ５の替わりにＮ、Ｈ。
の高真空中でｒＯＯ−タＯＯ℃にＳｌからな導入してこ
のガス雰囲気下で固体Ｓｉを電子ビーム加熱で溶融・蒸
発させ８ｉＮｘ膜をエピタキシャル成長させる。このと
きの基板温度は約Ｊ″ＯＯ″Ｃ以上、Ｓｉの蒸着速度と
して約／λ／ ｓｅｅ を用いる。雰囲気ガスとして
はＮＨ５の替わりにＮ、Ｈ。
を用いてもよいし、その他分解してＮを供給できるガス
を用いることも可能である。
を用いることも可能である。
他の方法として、常圧あるいは減圧気相成長法を用い、
まずＨ２雰囲気中で約りｏｏ”ｃ以上の熱処理によシ基
板表面を清浄化後、Ｈｌ ＳｉＨ４ＮＨｓ混合ガス雰
囲気中で約ｒ ｏ ｏ ’ｃ以上の温度で成長させても
よい。８ ｉ Ｈ４の替わりにＢｉｔｍａ 、ＮＨｓ
の替わりにＮ、 Ｈ，を用いてもよいし、その他分解
してＮを供給できるガスを用いることも可能である。
まずＨ２雰囲気中で約りｏｏ”ｃ以上の熱処理によシ基
板表面を清浄化後、Ｈｌ ＳｉＨ４ＮＨｓ混合ガス雰
囲気中で約ｒ ｏ ｏ ’ｃ以上の温度で成長させても
よい。８ ｉ Ｈ４の替わりにＢｉｔｍａ 、ＮＨｓ
の替わりにＮ、 Ｈ，を用いてもよいし、その他分解
してＮを供給できるガスを用いることも可能である。
第１図の（ｂ）および（Ｃ）の製造工程としては、第２
図で説明したＳｉＮｘ膜の堆積工程とＮｌ−１３あるい
はＮ、 Ｈ，を用いない純粋なＳｉエピタキシャル層／
′の堆積工程を交互に繰り返せばよ、い。第１図（ｄ）
の製造工程は、第２図で説明したＳ ｉ Ｎｘエピタキ
シャル膜の堆積工程のあと、例えば約≠００℃以下の低
温で≠ｘ ／ ０−６ＴｏｒｒのＮＨ，ガス雰囲気中で
固体Ｓｉを蒸着させることによって非晶質あるいは多結
晶のＳ ｉ Ｎｘ膜を得ることができる。
図で説明したＳｉＮｘ膜の堆積工程とＮｌ−１３あるい
はＮ、 Ｈ，を用いない純粋なＳｉエピタキシャル層／
′の堆積工程を交互に繰り返せばよ、い。第１図（ｄ）
の製造工程は、第２図で説明したＳ ｉ Ｎｘエピタキ
シャル膜の堆積工程のあと、例えば約≠００℃以下の低
温で≠ｘ ／ ０−６ＴｏｒｒのＮＨ，ガス雰囲気中で
固体Ｓｉを蒸着させることによって非晶質あるいは多結
晶のＳ ｉ Ｎｘ膜を得ることができる。
第３図は、第２図に示したＭＢＥを用いる方法によって
実際にＳｉＮｘエピタキシャル膜が得られることを示す
データである。縦軸３は赤外吸収法によシ求めた膜中の
Ｎ濃度（ａｔ％）、横軸弘は堆積温度（°Ｃ）である。
実際にＳｉＮｘエピタキシャル膜が得られることを示す
データである。縦軸３は赤外吸収法によシ求めた膜中の
Ｎ濃度（ａｔ％）、横軸弘は堆積温度（°Ｃ）である。
得られた膜は堆積温度３７０°Ｃの膜（図中のプロット
点りを除いて基板Ｓｉと同一の結晶軸を有する単結晶、
即ちエピタキシャル膜であることを電子線回折法により
確認している。６ｇＯ°Ｃで形成したＳｉＮｘエピタキ
シャル膜反・射（図中のプロット点！′）電子線回折像
を第≠図に示す。堆積温度の増大とともにＮ Ｈｓ
の熱分解が促進され膜中のＮ濃度が増大している。Ｎ原
子は成長膜中に取り込まれる際、雰囲気中の微量酸素と
結合しやすいため結果的に酸素原子も含む５ｉＮｘＯｙ
エピタキシヤル膜が形成されることが多いが本発明の主
旨に何ら反するものではない。
点りを除いて基板Ｓｉと同一の結晶軸を有する単結晶、
即ちエピタキシャル膜であることを電子線回折法により
確認している。６ｇＯ°Ｃで形成したＳｉＮｘエピタキ
シャル膜反・射（図中のプロット点！′）電子線回折像
を第≠図に示す。堆積温度の増大とともにＮ Ｈｓ
の熱分解が促進され膜中のＮ濃度が増大している。Ｎ原
子は成長膜中に取り込まれる際、雰囲気中の微量酸素と
結合しやすいため結果的に酸素原子も含む５ｉＮｘＯｙ
エピタキシヤル膜が形成されることが多いが本発明の主
旨に何ら反するものではない。
第５図は、本発明のＳｉＮｘ／Ｓｉヘテロ構造をバイポ
ーラトランジスタに適用した一実施例であり。
ーラトランジスタに適用した一実施例であり。
従来構造のｎｐｎトランジスタを基本にしてエミッタ構
造に特徴を持たせた例を示す。２はｐ型基板、７は層コ
レクタ環め込み層、♂はｎコレクタ層、りはｐ子ベース
補償領域、１０はｐベース層、／／はエミッタであるｎ
５ｉＮｘ工ピタキシヤル層、／２はＡＩなどの金属ある
いは多結晶Ｓｉから成る電極、／３は８１０２ などの
分離用絶縁物である。
造に特徴を持たせた例を示す。２はｐ型基板、７は層コ
レクタ環め込み層、♂はｎコレクタ層、りはｐ子ベース
補償領域、１０はｐベース層、／／はエミッタであるｎ
５ｉＮｘ工ピタキシヤル層、／２はＡＩなどの金属ある
いは多結晶Ｓｉから成る電極、／３は８１０２ などの
分離用絶縁物である。
第４図は、第を図のエミッタ近傍の拡大図であって、／
／ａは絶縁物／３の近傍の８ｉＮｘ膜の多結晶化された
領域である。このような構造になっているから、ベース
ＩＯとエミッタであるＳｉＮｘエピタキシャル層／／と
の接合部は同じ結晶構造を持った単結晶同士の接合とな
り界面準位密度は極めて低い。また、８ｉＮｘ工ピタキ
シヤル層は数ａｔ％以上のＮ含有量を有するからシリコ
ンに比べて広いバンドギャップを持つため、ベース１０
からエミッタ／／への正孔の注入が抑制され、高いエミ
ッタ注入効率ひいては高い電流増幅率が得られる。バン
ドギャップはＳｉが／、 ／ ｅＶ 、 Ｓｉ、 Ｎ４
がよＯｅＶであり、ＳｉＮｘ のＸの値に応じて／、／
〜ｊ、ＯｅＶの間で変化する。
／ａは絶縁物／３の近傍の８ｉＮｘ膜の多結晶化された
領域である。このような構造になっているから、ベース
ＩＯとエミッタであるＳｉＮｘエピタキシャル層／／と
の接合部は同じ結晶構造を持った単結晶同士の接合とな
り界面準位密度は極めて低い。また、８ｉＮｘ工ピタキ
シヤル層は数ａｔ％以上のＮ含有量を有するからシリコ
ンに比べて広いバンドギャップを持つため、ベース１０
からエミッタ／／への正孔の注入が抑制され、高いエミ
ッタ注入効率ひいては高い電流増幅率が得られる。バン
ドギャップはＳｉが／、 ／ ｅＶ 、 Ｓｉ、 Ｎ４
がよＯｅＶであり、ＳｉＮｘ のＸの値に応じて／、／
〜ｊ、ＯｅＶの間で変化する。
また、エミッタ抵抗はトランジスタの動作速度を遅くさ
せ発熱量を増加させるのでできる限り小さいことが必要
であるが、本構造ではエミッタ／／が単結晶であるため
にエミッタ抵抗を充分に小さくすることができる。
せ発熱量を増加させるのでできる限り小さいことが必要
であるが、本構造ではエミッタ／／が単結晶であるため
にエミッタ抵抗を充分に小さくすることができる。
なお、第２図において／／ａの多結晶領域は非晶質絶縁
物／３の影響により形成されるものであるが、ベースＩ
Ｏとの接合部には広がっておらず界面準位密度の増大は
生じない。また、大部分のエミッタ電流はエミッタ／／
の中央部である低抵抗部を流れるので多結晶領域／／ａ
はエミッタ抵抗の増大にはほとんど寄与しない。
物／３の影響により形成されるものであるが、ベースＩ
Ｏとの接合部には広がっておらず界面準位密度の増大は
生じない。また、大部分のエミッタ電流はエミッタ／／
の中央部である低抵抗部を流れるので多結晶領域／／ａ
はエミッタ抵抗の増大にはほとんど寄与しない。
第！図、第ｚ図は本発明のＳｉＮｘ／Ｓｉヘテロ構造を
従来構造のバイポーラトランジスタに適用した例である
が、従来型より高速動作が可能なＳＳＴトランジスタ（
バイポーラ）（酒井他著、 ＩＥＤＭテクニカルダイ
ジェスト、／り♂ｊ年２．７）にも全く同様に適用でき
ＳＳＴ ）ランジスタ の高速性能をさらに向上させる
ことができる。さらに本発明はＳｉ上にＳｉＮｘを堆積
してメサエッチを行うメサ型トランジスタなどにも適用
できる。また、エミッタ部分の構造として本実施例では
ＳｉＮｘを一層のみ用いた例を示したが、ＳｉＮｘエピ
タキシャル層とＳｉエピタキシャル層とからなる多層構
造であってもよい。このような多層構造にすれば一層の
みの場合に比べ良好な結晶性が得られ、従ヮてより低い
抵抗およびより低い界面準位密度が得られる。
従来構造のバイポーラトランジスタに適用した例である
が、従来型より高速動作が可能なＳＳＴトランジスタ（
バイポーラ）（酒井他著、 ＩＥＤＭテクニカルダイ
ジェスト、／り♂ｊ年２．７）にも全く同様に適用でき
ＳＳＴ ）ランジスタ の高速性能をさらに向上させる
ことができる。さらに本発明はＳｉ上にＳｉＮｘを堆積
してメサエッチを行うメサ型トランジスタなどにも適用
できる。また、エミッタ部分の構造として本実施例では
ＳｉＮｘを一層のみ用いた例を示したが、ＳｉＮｘエピ
タキシャル層とＳｉエピタキシャル層とからなる多層構
造であってもよい。このような多層構造にすれば一層の
みの場合に比べ良好な結晶性が得られ、従ヮてより低い
抵抗およびより低い界面準位密度が得られる。
なお、第５図の実施例におけるｐ型とｎ型を逆ＫＬ、ｐ
ｎｐ トランジスタに本発明を適用することも可能で
ある。また本発明のＳｉＮｘ／Ｓｉヘテロ構造を太陽電
池や超格子膜等に適用することも可能である。
ｎｐ トランジスタに本発明を適用することも可能で
ある。また本発明のＳｉＮｘ／Ｓｉヘテロ構造を太陽電
池や超格子膜等に適用することも可能である。
以上説明したように本発明の半導体装置およびその製造
方法によれば、ＳｉＮｘ単結晶とＳｉ単結晶とのヘテロ
接合が形成できるので酸素ドープ多結晶層とＳｉ単結晶
層のヘテロ界面を用いる５ＩＰＯ８に比べて界面準位密
度が低い。従って、本発明をバイポーラトランジスタに
適用すれば、大きなエミッタ注入効率が得られる。また
、ＳｉＮｘ層が単結晶であるために多結晶および非晶質
材料に比べて低抵抗が得られる。この大きなエミッタ注
入効率と低い抵抗のためにバイポーラトランジスタの高
速化が可能となる。
方法によれば、ＳｉＮｘ単結晶とＳｉ単結晶とのヘテロ
接合が形成できるので酸素ドープ多結晶層とＳｉ単結晶
層のヘテロ界面を用いる５ＩＰＯ８に比べて界面準位密
度が低い。従って、本発明をバイポーラトランジスタに
適用すれば、大きなエミッタ注入効率が得られる。また
、ＳｉＮｘ層が単結晶であるために多結晶および非晶質
材料に比べて低抵抗が得られる。この大きなエミッタ注
入効率と低い抵抗のためにバイポーラトランジスタの高
速化が可能となる。
第１図は本発明のＳｉＮｘエピタキシャル層／Ｓ ｉ単
結晶からなるヘテロ接合を有する構造の断面構成図、第
２図は第７図（ａ）の構造を実現するための製造工程、
第３図は第２図の工程で得られるＳｉＮｘ エピタキシ
ャル層の堆積温度とＮＩ濃度との関係を示す赤外吸収の
実験データ、第弘図は第２図の工程で得られたＳｉＮｘ
エピタキシャル層が単結晶であることを示す反射電子線
回折像、第５図は本発明の８ｉＮｘ工ピタキシヤル層／
Ｓｉ 単結晶から成るペテロ接合をバイポーラトラン
ジスタに適用した実施例、第６図は第５図のエミッタ近
傍の拡大図である。 ／・・・Ｓｉ単結晶基板、／′・・・Ｓｉエピタキシヤ
ル膜、２・・・ＳｉＮｘエピタキシャル膜、λ′・・・
非晶質あるいは多結晶８ｉＮｘ膜、３・・・堆積膜中の
Ｎ濃度（ａｔ％）、≠・・・堆積温度（’Ｃ）、！、！
′・・・堆積温度３７０．ｔ♂Ｏ℃の膜のプロット点、
２・・・ρ型基板、７・・・ｎ コレクタ埋め込み層、
♂・・・ｎコレクタ層、り・・・ｐ ヘース補償領域、
１０・・・ｐベース層、／／・・・ｎ ＳｉＮｘエピ
タキシャル層、／２・・・電極、／３・・・分離用絶縁
物％ ／／ａ・・・多結晶ＳｉＮｘ領域。
結晶からなるヘテロ接合を有する構造の断面構成図、第
２図は第７図（ａ）の構造を実現するための製造工程、
第３図は第２図の工程で得られるＳｉＮｘ エピタキシ
ャル層の堆積温度とＮＩ濃度との関係を示す赤外吸収の
実験データ、第弘図は第２図の工程で得られたＳｉＮｘ
エピタキシャル層が単結晶であることを示す反射電子線
回折像、第５図は本発明の８ｉＮｘ工ピタキシヤル層／
Ｓｉ 単結晶から成るペテロ接合をバイポーラトラン
ジスタに適用した実施例、第６図は第５図のエミッタ近
傍の拡大図である。 ／・・・Ｓｉ単結晶基板、／′・・・Ｓｉエピタキシヤ
ル膜、２・・・ＳｉＮｘエピタキシャル膜、λ′・・・
非晶質あるいは多結晶８ｉＮｘ膜、３・・・堆積膜中の
Ｎ濃度（ａｔ％）、≠・・・堆積温度（’Ｃ）、！、！
′・・・堆積温度３７０．ｔ♂Ｏ℃の膜のプロット点、
２・・・ρ型基板、７・・・ｎ コレクタ埋め込み層、
♂・・・ｎコレクタ層、り・・・ｐ ヘース補償領域、
１０・・・ｐベース層、／／・・・ｎ ＳｉＮｘエピ
タキシャル層、／２・・・電極、／３・・・分離用絶縁
物％ ／／ａ・・・多結晶ＳｉＮｘ領域。
Claims (2)
- （１）Ｓｉ単結晶と主としてＳｉ原子とＮ原子から成る
ＳｉＮｘエピタキシャル層とのヘテロ接合を有すること
を特徴とする半導体装置。 - （２）Ｓｉ単結晶基板表面を清浄化後、少なくともＮ原
子を構成原子の一つとする分子ガス雰囲気中でＳｉを前
記Ｓｉ単結晶基板上に堆積することにより、Ｓｉ単結晶
と主としてＳｉ原子とＮ原子から成るＳｉＮｘエピタキ
シャル層とのヘテロ接合を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27340686A JPS63127528A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27340686A JPS63127528A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127528A true JPS63127528A (ja) | 1988-05-31 |
Family
ID=17527445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27340686A Pending JPS63127528A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152627A (ja) * | 1998-01-16 | 2009-07-09 | Mitsubishi Materials Corp | 窒化物半導体層付き基板の製造方法 |
-
1986
- 1986-11-17 JP JP27340686A patent/JPS63127528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152627A (ja) * | 1998-01-16 | 2009-07-09 | Mitsubishi Materials Corp | 窒化物半導体層付き基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2768742B2 (ja) | バイポーラトランジスタ | |
| JPS63127528A (ja) | 半導体装置およびその製造方法 | |
| TWI364067B (en) | Compound semiconductor epitaxial substrate | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US6914274B2 (en) | Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP2625879B2 (ja) | 半導体装置 | |
| JP3326378B2 (ja) | 半導体装置 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPH05291279A (ja) | 半導体装置の製造方法 | |
| JPH02238631A (ja) | 半導体装置 | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| CN117766389A (zh) | 一种异质结双极晶体管及其mocvd外延生长方法 | |
| JP3275482B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| JPH08330240A (ja) | 半導体エピタキシャル成長層の製造方法 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH063807B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61292365A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2002134524A (ja) | 化合物半導体薄膜結晶 | |
| JP2004342952A (ja) | 化合物半導体エピタキシャル基板 |