JPH08162471A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH08162471A JPH08162471A JP6298422A JP29842294A JPH08162471A JP H08162471 A JPH08162471 A JP H08162471A JP 6298422 A JP6298422 A JP 6298422A JP 29842294 A JP29842294 A JP 29842294A JP H08162471 A JPH08162471 A JP H08162471A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- bipolar transistor
- gaas
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052799 carbon Inorganic materials 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 電流利得や遮断周波数特性を向上させること
ができるヘテロ接合バイポーラトランジスタを提供す
る。 【構成】 GaAs基板1上にコレクタ層3、ベース層
4およびエミッタ層5を形成してなるヘテロ接合バイポ
ーラトランジスタにおいて、ベース層4は少なくとも部
分的にカーボンがドープされ、Pの含有率が層内の厚さ
方向で変化する傾斜型GaAsPベース層からなる。
ができるヘテロ接合バイポーラトランジスタを提供す
る。 【構成】 GaAs基板1上にコレクタ層3、ベース層
4およびエミッタ層5を形成してなるヘテロ接合バイポ
ーラトランジスタにおいて、ベース層4は少なくとも部
分的にカーボンがドープされ、Pの含有率が層内の厚さ
方向で変化する傾斜型GaAsPベース層からなる。
Description
【0001】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタに関し、特に、ベース領域にGaAsPを
用いたGaAs系のヘテロ接合バイポーラトランジスタ
に関する。
トランジスタに関し、特に、ベース領域にGaAsPを
用いたGaAs系のヘテロ接合バイポーラトランジスタ
に関する。
【0002】
【従来の技術】近年、AlGaAs/GaAs系ヘテロ
接合バイポーラトランジスタ(以下、HBTと称す)
は、HEMTに次ぐ高性能電子デバイスとして実用化が
期待されるようになった。その大きな理由は、ベース抵
抗を下げて高速化するためのベースドーパントとしてカ
ーボンを用いることにより、これまで問題になっていた
ベースドーパントのエミッタ層への拡散による特性の劣
化(再結合による無効電流の発生)がなくなったためで
ある。なお、HBTは、例えば図1に示すような構造を
している。図中、1は半絶縁性GaAs基板、2はn+
−GaAsサブコレクタ層、3はn−GaAsコレクタ
層、4はp−GaAsベース層、5はn−AlGaAs
エミッタ層、6はn+ −GaAsキャップ層、7は絶縁
膜、8はコレクタ電極、9はベース電極、10はエミッ
タ電極である。
接合バイポーラトランジスタ(以下、HBTと称す)
は、HEMTに次ぐ高性能電子デバイスとして実用化が
期待されるようになった。その大きな理由は、ベース抵
抗を下げて高速化するためのベースドーパントとしてカ
ーボンを用いることにより、これまで問題になっていた
ベースドーパントのエミッタ層への拡散による特性の劣
化(再結合による無効電流の発生)がなくなったためで
ある。なお、HBTは、例えば図1に示すような構造を
している。図中、1は半絶縁性GaAs基板、2はn+
−GaAsサブコレクタ層、3はn−GaAsコレクタ
層、4はp−GaAsベース層、5はn−AlGaAs
エミッタ層、6はn+ −GaAsキャップ層、7は絶縁
膜、8はコレクタ電極、9はベース電極、10はエミッ
タ電極である。
【0003】ところが、低消費電力化のためにデバイス
の微細化を進めると、上記ベースドーパントの拡散によ
る特性の劣化とは異なった劣化要因があることが明らか
になった。それは、製造プロセスの途中でエッチングに
より露出したAlGaAsからなるエミッタ層5が酸化
し、それによりエミッタ層5の表面を伝わってベース層
4へ流れる微小なリーク電流が発生し、HBTの特性が
低下するのである。このリーク電流は、デバイスが微細
化するほど、相対的に大きくなる。そこで、エミッタ層
にAlGaAsの代わりに、Alを含まないInGaP
を用いたHBTが注目されている。
の微細化を進めると、上記ベースドーパントの拡散によ
る特性の劣化とは異なった劣化要因があることが明らか
になった。それは、製造プロセスの途中でエッチングに
より露出したAlGaAsからなるエミッタ層5が酸化
し、それによりエミッタ層5の表面を伝わってベース層
4へ流れる微小なリーク電流が発生し、HBTの特性が
低下するのである。このリーク電流は、デバイスが微細
化するほど、相対的に大きくなる。そこで、エミッタ層
にAlGaAsの代わりに、Alを含まないInGaP
を用いたHBTが注目されている。
【0004】一方、電流利得を増大し、遮断周波数を向
上させるためには、エミッタ層端からコレクタ層端まで
ベース層の組成を変えることにより、ベース層のバンド
ギャップを傾斜させ、ベース層内部にあたかもバイアス
電圧が加わったように内蔵電界を生じさせる、Alフリ
ーの組成傾斜型ベース層を実現する必要がある。このよ
うにすると、ベース層中でキャリアが加速され、ベース
層を速く通過するため、単位時間当たりのキャリアが再
結合する割合が減少し、電流利得が向上し、また、コレ
クタ層を通過する時間も減少して遮断周波数も向上す
る。そこで、InGaAsPについて検討すると、組成
を変えることにより、GaAsに格子整合し、且つバン
ドギャップを変えることができるので、InGaAsP
は組成傾斜型ベース層に適していると考えられる。
上させるためには、エミッタ層端からコレクタ層端まで
ベース層の組成を変えることにより、ベース層のバンド
ギャップを傾斜させ、ベース層内部にあたかもバイアス
電圧が加わったように内蔵電界を生じさせる、Alフリ
ーの組成傾斜型ベース層を実現する必要がある。このよ
うにすると、ベース層中でキャリアが加速され、ベース
層を速く通過するため、単位時間当たりのキャリアが再
結合する割合が減少し、電流利得が向上し、また、コレ
クタ層を通過する時間も減少して遮断周波数も向上す
る。そこで、InGaAsPについて検討すると、組成
を変えることにより、GaAsに格子整合し、且つバン
ドギャップを変えることができるので、InGaAsP
は組成傾斜型ベース層に適していると考えられる。
【0005】
【発明が解決しようとする課題】しかしながら、GaA
sにInを僅かでも添加すると、InがカーボンのGa
Asエピタキシャル層中への取り込みを阻害し、ベース
層として必要な2×10 19cm-3程度のカーボンドープ
濃度を実現することができないという問題があった。
sにInを僅かでも添加すると、InがカーボンのGa
Asエピタキシャル層中への取り込みを阻害し、ベース
層として必要な2×10 19cm-3程度のカーボンドープ
濃度を実現することができないという問題があった。
【0006】この問題を解決するために、GaAsエピ
タキシャル層の成長温度を通常の500℃程度から50
〜100℃下げて、成長させる方法も考えられる。しか
しながら、GaAs層上にInGaAsP層を成長させ
る場合、InGaAsPに熱力学的に不安定な組成領域
(非混和領域)が存在し、この領域では不均一な結晶成
長が起こり、組成の異なった結晶が混在する。そのた
め、ベース層として、所望の組成からなる均一なエピタ
キシャル層を成長させることが困難であるという問題が
あった。なお、この非混和領域は、成長温度が低くなる
と広くなるという特性を有する。そこで、本発明では、
Alを含まず、かつ、十分な濃度でカーボンがドープさ
れた組成傾斜型ベース層を有するHBTを提供すること
を目的する。
タキシャル層の成長温度を通常の500℃程度から50
〜100℃下げて、成長させる方法も考えられる。しか
しながら、GaAs層上にInGaAsP層を成長させ
る場合、InGaAsPに熱力学的に不安定な組成領域
(非混和領域)が存在し、この領域では不均一な結晶成
長が起こり、組成の異なった結晶が混在する。そのた
め、ベース層として、所望の組成からなる均一なエピタ
キシャル層を成長させることが困難であるという問題が
あった。なお、この非混和領域は、成長温度が低くなる
と広くなるという特性を有する。そこで、本発明では、
Alを含まず、かつ、十分な濃度でカーボンがドープさ
れた組成傾斜型ベース層を有するHBTを提供すること
を目的する。
【0007】
【課題を解決するための手段】上記目的を達成するため
に鋭意検討した結果、ベース層をGaAsPで構成すす
ることにより、高濃度のカーボンをドープすることがで
きることを見出し、本発明に到達した。即ち、本発明の
ヘテロ接合バイポーラトランジスタは、GaAs基板上
にコレクタ層、ベース層および、エミッタ層を形成して
なるヘテロ接合バイポーラトランジスタにおいて、ベー
ス層は少なくとも部分的にカーボンがドープされ、Pの
含有率が層内の厚さ方向で変化する傾斜型GaAsPベ
ース層からなることを特徴とする。
に鋭意検討した結果、ベース層をGaAsPで構成すす
ることにより、高濃度のカーボンをドープすることがで
きることを見出し、本発明に到達した。即ち、本発明の
ヘテロ接合バイポーラトランジスタは、GaAs基板上
にコレクタ層、ベース層および、エミッタ層を形成して
なるヘテロ接合バイポーラトランジスタにおいて、ベー
ス層は少なくとも部分的にカーボンがドープされ、Pの
含有率が層内の厚さ方向で変化する傾斜型GaAsPベ
ース層からなることを特徴とする。
【0008】
【作用】本発明は実験的に得られた新しい知見に基づく
もので、ベース層をGaAsPで構成すると、Pの含有
率にかかわらず高濃度のカーボンをドープすることが可
能であり、かつ、GaAs層上に組成傾斜型のGaAs
P層を成長させることができるので、ベース層内部に内
蔵電界を生じさせることができる。
もので、ベース層をGaAsPで構成すると、Pの含有
率にかかわらず高濃度のカーボンをドープすることが可
能であり、かつ、GaAs層上に組成傾斜型のGaAs
P層を成長させることができるので、ベース層内部に内
蔵電界を生じさせることができる。
【0009】
【実施例】以下、従来の技術の説明に用いた図1によ
り、実施例に基づいて本発明を詳細に説明する。本実施
例は、図1において、半絶縁性GaAs基板1上に以下
の各層を積層したものである。即ち、 サブコレクタ層2:厚さ0.3μmのn+ −GaAs層 コレクタ層3 :厚さ0.3μmのn- −GaAs層 ベース層4 :厚さ0.05μmのp−GaAs
1-X PX 層 エミッタ層5 :厚さ0.3μmのn−In0.49Ga
0.51P層 キャップ層6 :厚さ0.1μmのn+ −GaAs層 ここで、ベース層4はカーボンを2×1019cm-3の濃
度でドープしたGaAs1-X PX 層であり、コレクタ層
3との接合部でX=0、即ち、GaAs、エミッタ層5
との接合部でX=0.15、即ち、GaAs0.85P0.15
であり、Pの含有率はコレクタ層3からエミッタ層5に
かけて徐々に増加するように変化する傾斜組成をなして
いる。
り、実施例に基づいて本発明を詳細に説明する。本実施
例は、図1において、半絶縁性GaAs基板1上に以下
の各層を積層したものである。即ち、 サブコレクタ層2:厚さ0.3μmのn+ −GaAs層 コレクタ層3 :厚さ0.3μmのn- −GaAs層 ベース層4 :厚さ0.05μmのp−GaAs
1-X PX 層 エミッタ層5 :厚さ0.3μmのn−In0.49Ga
0.51P層 キャップ層6 :厚さ0.1μmのn+ −GaAs層 ここで、ベース層4はカーボンを2×1019cm-3の濃
度でドープしたGaAs1-X PX 層であり、コレクタ層
3との接合部でX=0、即ち、GaAs、エミッタ層5
との接合部でX=0.15、即ち、GaAs0.85P0.15
であり、Pの含有率はコレクタ層3からエミッタ層5に
かけて徐々に増加するように変化する傾斜組成をなして
いる。
【0010】上記構造でエミッタサイズを10×3μm
2 にしたHBTは、電流利得β=150(コレクタ電流
密度JC =5×104 Acm-2)、遮断周波数ft =7
0GHz(JC =5×104 Acm-2)であった。な
お、本発明において、ベース層4の傾斜組成の範囲は上
記実施例に限定されず、例えば、Pの含有率Xを0.0
5から0.20まで変化させてもよい。この場合、β=
150(JC =5×104 Acm-2)、ft =110G
Hz(JC =5×104 Acm-2)であった。また、P
含有率の変化は直線状、曲線状または階段状でもよい。
2 にしたHBTは、電流利得β=150(コレクタ電流
密度JC =5×104 Acm-2)、遮断周波数ft =7
0GHz(JC =5×104 Acm-2)であった。な
お、本発明において、ベース層4の傾斜組成の範囲は上
記実施例に限定されず、例えば、Pの含有率Xを0.0
5から0.20まで変化させてもよい。この場合、β=
150(JC =5×104 Acm-2)、ft =110G
Hz(JC =5×104 Acm-2)であった。また、P
含有率の変化は直線状、曲線状または階段状でもよい。
【0011】一方、比較例として、上記構造でベース層
4をGaAs(上記実施例でX=0)とし、組成傾斜を
なくしたところ、電流利得βは100(JC =5×10
4 Acm-2)、遮断周波数ft =50GHz(JC =5
×104 Acm-2)となり、組成傾斜により内蔵電界が
生じた実施例の場合よりも、電流利得βおよび遮断周波
数ft が低下した。なお、ベース層4をGaAs0.85P
0.15(上記実施例でX=0.15)として組成傾斜をな
くした場合も、同様に実施例に比較して特性は劣化し
た。
4をGaAs(上記実施例でX=0)とし、組成傾斜を
なくしたところ、電流利得βは100(JC =5×10
4 Acm-2)、遮断周波数ft =50GHz(JC =5
×104 Acm-2)となり、組成傾斜により内蔵電界が
生じた実施例の場合よりも、電流利得βおよび遮断周波
数ft が低下した。なお、ベース層4をGaAs0.85P
0.15(上記実施例でX=0.15)として組成傾斜をな
くした場合も、同様に実施例に比較して特性は劣化し
た。
【0012】なお、上記実施例および比較例において、
I−V特性のオフセット電圧はともに0.03Vであっ
た。従って、本実施例では、電流利得βおよび遮断周波
数f t が向上しても、オフセット電圧が大きくなるとい
う問題は発生しなかった。
I−V特性のオフセット電圧はともに0.03Vであっ
た。従って、本実施例では、電流利得βおよび遮断周波
数f t が向上しても、オフセット電圧が大きくなるとい
う問題は発生しなかった。
【0013】
【発明の効果】以上説明したように本発明によれば、G
aAs基板上にコレクタ層、ベース層およびエミッタ層
を形成してなるヘテロ接合バイポーラトランジスタにお
いて、ベース層は少なくとも部分的にカーボンがドープ
され、Pの含有率が層内の厚さ方向で変化する傾斜型G
aAsPベース層からなるため、電流利得や遮断周波数
特性を向上させることができるという優れた効果があ
る。
aAs基板上にコレクタ層、ベース層およびエミッタ層
を形成してなるヘテロ接合バイポーラトランジスタにお
いて、ベース層は少なくとも部分的にカーボンがドープ
され、Pの含有率が層内の厚さ方向で変化する傾斜型G
aAsPベース層からなるため、電流利得や遮断周波数
特性を向上させることができるという優れた効果があ
る。
【図1】ヘテロ接合バイポーラトランジスタの断面説明
図である。
図である。
1 GaAs基板 2 サブコレクタ層 3 コレクタ層 4 ベース層 5 エミッタ層 6 キャップ層 7 絶縁膜 8 コレクタ電極 9 ベース電極 10 エミッタ電極
Claims (1)
- 【請求項1】 GaAs基板上にコレクタ層、ベース層
およびエミッタ層を形成してなるヘテロ接合バイポーラ
トランジスタにおいて、ベース層は少なくとも部分的に
カーボンがドープされ、Pの含有率が層内の厚さ方向で
変化する傾斜型GaAsPベース層からなることを特徴
とするヘテロ接合バイポーラトランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6298422A JPH08162471A (ja) | 1994-12-01 | 1994-12-01 | ヘテロ接合バイポーラトランジスタ |
US08/566,188 US5814843A (en) | 1994-12-01 | 1995-12-01 | Heterojunction bipolar transistor having a graded-composition base region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6298422A JPH08162471A (ja) | 1994-12-01 | 1994-12-01 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08162471A true JPH08162471A (ja) | 1996-06-21 |
Family
ID=17859508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6298422A Pending JPH08162471A (ja) | 1994-12-01 | 1994-12-01 | ヘテロ接合バイポーラトランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5814843A (ja) |
JP (1) | JPH08162471A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002021599A2 (en) * | 2000-09-08 | 2002-03-14 | Showa Denko K.K. | Compound semiconductor multilayer structure and bipolar transistor using the same |
US6847060B2 (en) * | 2000-11-27 | 2005-01-25 | Kopin Corporation | Bipolar transistor with graded base layer |
US7345327B2 (en) * | 2000-11-27 | 2008-03-18 | Kopin Corporation | Bipolar transistor |
JP2004521485A (ja) | 2000-11-27 | 2004-07-15 | コピン コーポレーション | 格子整合されたベース層を有するバイポーラトランジスタ |
WO2002061821A2 (en) * | 2001-01-08 | 2002-08-08 | Kopin Corporation | Method of preparing indium phosphide heterojunction bipolar transistors |
US6525349B2 (en) * | 2001-06-18 | 2003-02-25 | Epiworks, Inc. | Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by MOCVD |
US6670654B2 (en) * | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
US7566948B2 (en) * | 2004-10-20 | 2009-07-28 | Kopin Corporation | Bipolar transistor with enhanced base transport |
US8603885B2 (en) | 2011-01-04 | 2013-12-10 | International Business Machines Corporation | Flat response device structures for bipolar junction transistors |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3211970A (en) * | 1957-05-06 | 1965-10-12 | Rca Corp | Semiconductor devices |
US3111611A (en) * | 1957-09-24 | 1963-11-19 | Ibm | Graded energy gap semiconductor devices |
JPH0650723B2 (ja) * | 1984-10-17 | 1994-06-29 | 日本電気株式会社 | エピタキシヤル成長方法 |
US5001534A (en) * | 1989-07-11 | 1991-03-19 | At&T Bell Laboratories | Heterojunction bipolar transistor |
JPH04237135A (ja) * | 1991-01-21 | 1992-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体積層構造体 |
JPH0669222A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
1994
- 1994-12-01 JP JP6298422A patent/JPH08162471A/ja active Pending
-
1995
- 1995-12-01 US US08/566,188 patent/US5814843A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5814843A (en) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
US5041882A (en) | Heterojunction bipolar transistor | |
JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US6410396B1 (en) | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications | |
JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
Izawa et al. | AlGaAs/GaAs heterojunction bipolar transistors | |
JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
US6914274B2 (en) | Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer | |
JPH0314240A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH0571172B2 (ja) | ||
JPH08330240A (ja) | 半導体エピタキシャル成長層の製造方法 | |
JPH0483345A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3903759B2 (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2002280545A (ja) | pn接合を有する薄膜結晶ウェーハの製造方法 | |
JPH09162195A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2000306920A (ja) | ヘテロ接合バイポーラトランジスタ及びその作製方法 | |
JPH05121430A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0483346A (ja) | バイポーラトランジスタおよびその製造方法 | |
JPS62232158A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPS63127528A (ja) | 半導体装置およびその製造方法 |