JPS62232158A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS62232158A JPS62232158A JP7419386A JP7419386A JPS62232158A JP S62232158 A JPS62232158 A JP S62232158A JP 7419386 A JP7419386 A JP 7419386A JP 7419386 A JP7419386 A JP 7419386A JP S62232158 A JPS62232158 A JP S62232158A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- base layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はヘテロ接合バイポーラトランジスタに関する。
近年分子線エピタキシー（ＭＢｇ）法や有機金属気相成
長法（ＭＯＣＶＤ）等の結晶成長技術の進歩により、異
種半導体を接合させたいわゆるヘテロ接合を採用した半
導体素子の開発が盛んに行なわれている。この様な半導
体素子の一つにヘテロ接合バイポーラトランジスタがめ
る。エミッターベース間にヘテロ接合を利用したヘテロ
接合バイポーラトランジスタ（ＨＢ’ｒ）は、従来の単
一半導体材料を用いて作られるホモ接合バイポーラトラ
ンジスタに比べ・Ｃ多くの利点を有することが知られ゛
Ｃいる。 例えば （１１エミッタを構成する半導体物質をベース層を構成
する半導体物質よりバンドギャップの広いものとするこ
とにより、エミッタ注入効率を低下させることなく、エ
ミッタ領域の不純物濃度とベース領域の不純物一度を独
立に設定できる。
長法（ＭＯＣＶＤ）等の結晶成長技術の進歩により、異
種半導体を接合させたいわゆるヘテロ接合を採用した半
導体素子の開発が盛んに行なわれている。この様な半導
体素子の一つにヘテロ接合バイポーラトランジスタがめ
る。エミッターベース間にヘテロ接合を利用したヘテロ
接合バイポーラトランジスタ（ＨＢ’ｒ）は、従来の単
一半導体材料を用いて作られるホモ接合バイポーラトラ
ンジスタに比べ・Ｃ多くの利点を有することが知られ゛
Ｃいる。 例えば （１１エミッタを構成する半導体物質をベース層を構成
する半導体物質よりバンドギャップの広いものとするこ
とにより、エミッタ注入効率を低下させることなく、エ
ミッタ領域の不純物濃度とベース領域の不純物一度を独
立に設定できる。
（２） ＋１１の結果ベース不純物濃度を高く設定でき
るため、ベース抵抗を低減でき、薄いベース廂を形成で
きる。
るため、ベース抵抗を低減でき、薄いベース廂を形成で
きる。
（３）同様にエミッタ不純物濃度を低く設定することが
できるため、エミッタ容量を低減できる。
できるため、エミッタ容量を低減できる。
などである。
これらの利点によりヘテロ接合バイポーラトランジスタ
は従来のホモ接合バイポーラトランジスタに比べ゛Ｃ高
周波特性、スイッチング特性の点ではるかに優れたもの
になる可能性を持つ・Ｃいる。
は従来のホモ接合バイポーラトランジスタに比べ゛Ｃ高
周波特性、スイッチング特性の点ではるかに優れたもの
になる可能性を持つ・Ｃいる。
この様なヘテロ接合バイポーラトランジスタを実際に構
成するに際し°Ｃは特にベース層の構造が１景である。
成するに際し°Ｃは特にベース層の構造が１景である。
良く知られているようにバイポーラトランジスタの動作
速度向上の為にはベース抵抗は小さいほど好ましい。従
り゛〔ベース層の不純物濃度はできるだけ上げることが
望ましい。ところが素子の電流増幅率を考えると、これ
はＨＢ Ｔでは主にベース輸送効率で決まるから、ベー
ス層の不純物濃度を上げるとペース巾の少数キャリアラ
イフタイムが低下し、電流増幅率が低下してしまう。電
流増幅率の値は素子の動作速度に直接関係はないが実際
の応用上回路としＣの動作を考慮すると、３０〜１００
程度以上必要と考えられるから電流増幅率の低下は好ま
し７くない。
速度向上の為にはベース抵抗は小さいほど好ましい。従
り゛〔ベース層の不純物濃度はできるだけ上げることが
望ましい。ところが素子の電流増幅率を考えると、これ
はＨＢ Ｔでは主にベース輸送効率で決まるから、ベー
ス層の不純物濃度を上げるとペース巾の少数キャリアラ
イフタイムが低下し、電流増幅率が低下してしまう。電
流増幅率の値は素子の動作速度に直接関係はないが実際
の応用上回路としＣの動作を考慮すると、３０〜１００
程度以上必要と考えられるから電流増幅率の低下は好ま
し７くない。
またベース不純物１度を上げず、ベース厚を大きくする
ことによってもベース抵抗の低減をはかることは可能で
あるが、ベースＩＩの増大は素子の動作速度を決める大
きな要因の一つである。ヒして少数少数キャリアのベー
ス走行時間の増大を招き、結局素子の動作速度を低下さ
せてしまう。
ことによってもベース抵抗の低減をはかることは可能で
あるが、ベースＩＩの増大は素子の動作速度を決める大
きな要因の一つである。ヒして少数少数キャリアのベー
ス走行時間の増大を招き、結局素子の動作速度を低下さ
せてしまう。
第４図は、従来より知らｎているヘテロ接合バイポーラ
トランジスタの構造例である。
トランジスタの構造例である。
ここでは、ワイドギャップエミッタにＡｔｌ’Ｌ３ｏｄ
αｒ”ｓ ＋ベース及びコレクタに０４人、を用いＣい
る。この様な構造はＭＢＥ法やＭＯＣＶＩ）法等のエピ
タキシャル成長技術を用いて実現される。エピタキシャ
ル成長中に連続的に不純＊ｔ−ドーピングする従来の方
法で得られるペース正孔１昶度は、最大３〜４Ｘ１０’
Ｗα程度までであり、その場合でも正孔移動度が低下し
てしまうためそれほどベース抵抗は減少しない。
αｒ”ｓ ＋ベース及びコレクタに０４人、を用いＣい
る。この様な構造はＭＢＥ法やＭＯＣＶＩ）法等のエピ
タキシャル成長技術を用いて実現される。エピタキシャ
ル成長中に連続的に不純＊ｔ−ドーピングする従来の方
法で得られるペース正孔１昶度は、最大３〜４Ｘ１０’
Ｗα程度までであり、その場合でも正孔移動度が低下し
てしまうためそれほどベース抵抗は減少しない。
その上少数キャリアライフタイムの減少を招くため素子
性能は向上しない。また成長温度を低める（４００℃前
よ）ことによっ・Ｃ１０”ｉ’台の正孔濃度を由ること
も可能であるが、低温成長は少数キャリアライフタイム
を大幅によ少させてしまうため結局素子性１止は向上し
ない。
性能は向上しない。また成長温度を低める（４００℃前
よ）ことによっ・Ｃ１０”ｉ’台の正孔濃度を由ること
も可能であるが、低温成長は少数キャリアライフタイム
を大幅によ少させてしまうため結局素子性１止は向上し
ない。
また、ベース層を構成する半導体材料の組成を変化させ
ることによりＣベース層全体に内部電界形成も、少数キ
ャリアのベース走行時間を短縮することが提案されてい
る。しかし、この方法によってもＨＢＴの充分な高性能
化ははかれない。
ることによりＣベース層全体に内部電界形成も、少数キ
ャリアのベース走行時間を短縮することが提案されてい
る。しかし、この方法によってもＨＢＴの充分な高性能
化ははかれない。
すなわち、ベース層をＡＩ＞（ｌＪａｔ−ｘ’ｓとする
ため高Ｉｌ１度ドーピングは、唯かしく、かつキャリア
のモビリティも低いためベース抵抗は低減されない。ま
九少数キャリアのライフタイムもＧａＡｍに比べて低く
、結局素子性能の大幅な向上には・りながらない。
ため高Ｉｌ１度ドーピングは、唯かしく、かつキャリア
のモビリティも低いためベース抵抗は低減されない。ま
九少数キャリアのライフタイムもＧａＡｍに比べて低く
、結局素子性能の大幅な向上には・りながらない。
本発明は上記した点に鑑み成されたもので、高性能化を
はかつ九ヘテロ接合バイポーラトランジスタを提供する
ことを目的とする。
はかつ九ヘテロ接合バイポーラトランジスタを提供する
ことを目的とする。
本発明はエミッターベース接置がヘテロ接合を構成した
バイポーラトランジスタであつ°Ｃ１ベース廖は不純物
がドーピングされ電極く薄い層とドーピングされていな
い層とで構成されていることを特徴としＣいる。
バイポーラトランジスタであつ°Ｃ１ベース廖は不純物
がドーピングされ電極く薄い層とドーピングされていな
い層とで構成されていることを特徴としＣいる。
本発明によれば、ゲインが低下することなく、ベース抵
抗を低減し、少数キャリアのベース走行時間を短縮した
高性能なヘテロ成金バイポーラトランジスタが得られる
。
抗を低減し、少数キャリアのベース走行時間を短縮した
高性能なヘテロ成金バイポーラトランジスタが得られる
。
以下本発明の一実施例企図面を用い゛Ｃ説明する。
第１図は広バンドギヤツプエミッタ層を構成する半導体
材料とし−ＣＡｌα３Ｇα０７人塾、ベースｐＪを構成
する半導体は科としＣＡＩＸＧｃｇ−）（Ａｓ （０≦
ｘ ＜ ０．３ ）を用いた実施例である。
材料とし−ＣＡｌα３Ｇα０７人塾、ベースｐＪを構成
する半導体は科としＣＡＩＸＧｃｇ−）（Ａｓ （０≦
ｘ ＜ ０．３ ）を用いた実施例である。
この様なヘテロ接合バイポーラトランジスタを製造する
場き、導電性或は半絶縁性基板上にコレクタ、ベース、
エミッタの各層をエピタキシャル成長させると良い。Ｍ
Ｂ１３法あるいはＭＯＣＶＤ法等を用いれ：よこルらの
各層の厚さ、ドーピングＡ度、物質組成を制御し゛Ｃ本
発明の構造を作成することは容鴇である。
場き、導電性或は半絶縁性基板上にコレクタ、ベース、
エミッタの各層をエピタキシャル成長させると良い。Ｍ
Ｂ１３法あるいはＭＯＣＶＤ法等を用いれ：よこルらの
各層の厚さ、ドーピングＡ度、物質組成を制御し゛Ｃ本
発明の構造を作成することは容鴇である。
第１図の寿施例では半絶縁性基板１１を用い、濃度５
Ｘ Ｉ ０１８ｔｘ−３厚さ５０００λのｎ ”Ｇ、Ａ
ｓ層１２及び濃度５ ｘ ｌ Ｑ′６ｍ−’厚さ５００
０λのｎ山Ａｓ層から成るコレクタｌ：ｌ Ｂ ５ｆエ
ビタ午ンヤル成長させ、ＡｌｘＧαｌ−ＸＡ３とＧ、、
”−ｓから成るベース＋４１４を成長させる。
Ｘ Ｉ ０１８ｔｘ−３厚さ５０００λのｎ ”Ｇ、Ａ
ｓ層１２及び濃度５ ｘ ｌ Ｑ′６ｍ−’厚さ５００
０λのｎ山Ａｓ層から成るコレクタｌ：ｌ Ｂ ５ｆエ
ビタ午ンヤル成長させ、ＡｌｘＧαｌ−ＸＡ３とＧ、、
”−ｓから成るベース＋４１４を成長させる。
、′にいで、Ａ１のモル比Ｘが０．１から０．３までな
めら６ｚ ｉ（変化する Ｊ度５ Ｘ １０１７ｔ＊−
３，１７サ３００λのｎ １ｘＩＪ、１−ＸＡｓ （ｉ
’）遷移層１５ ＋ ａ ｅ ５ Ｘ １０ ”ｃｍ−
３，厚さｉ ｏｏｏλのｎ −Ａｌｇ、３Ｇａｏ、７Ａ
ｓ ｘミッタ層１６．ＡＩのモル比Ｘが０．３から０１
まで１・けらかに変化する濃Ｆχ５ｘ １０’厚さ３０
０λの遷移層１７．濃度５ｘｔｏ”イ３．厚さ１０００
人のキャップ層ｔｓを順次エピタキシャル成長する。
めら６ｚ ｉ（変化する Ｊ度５ Ｘ １０１７ｔ＊−
３，１７サ３００λのｎ １ｘＩＪ、１−ＸＡｓ （ｉ
’）遷移層１５ ＋ ａ ｅ ５ Ｘ １０ ”ｃｍ−
３，厚さｉ ｏｏｏλのｎ −Ａｌｇ、３Ｇａｏ、７Ａ
ｓ ｘミッタ層１６．ＡＩのモル比Ｘが０．３から０１
まで１・けらかに変化する濃Ｆχ５ｘ １０’厚さ３０
０λの遷移層１７．濃度５ｘｔｏ”イ３．厚さ１０００
人のキャップ層ｔｓを順次エピタキシャル成長する。
ここでベース層１４を第２図をもとにさらに詳しく説明
する。ベースｊｆＮは３０λのＡＩＸ’Ｊ（ＩＩ−ｘＡ
ｓ Ｉｆｌ ３１と２０１のＧαん層３２が交互に４７
−づつ積層され、計２００人となっＣいる。ｘｔｘｌｌ
−ｙＡａ層３層上１べてアンドープでＡＩのモル比Ｘは
コレクタ側からエミッタ側に向かって２ｏｏ＆の厚さで
Ｏから０．１まで線型に変化させた時の傾きに対応する
ように形成されＣいる。ＧａＡａ層３２層上２れぞれｅ
の中央にＰ型不純物がプレーナドーピング１−３３が形
成されている。このプレーナドーピングは例えばＭＢｇ
法ではＧαんを成長中にＧ、のシャッターを閉じて成長
を中断し、Ａｍビームを当ｃｆｃまま所定の時間Ｂｅの
シャッタを開けておくことをこよって行なわれる。
する。ベースｊｆＮは３０λのＡＩＸ’Ｊ（ＩＩ−ｘＡ
ｓ Ｉｆｌ ３１と２０１のＧαん層３２が交互に４７
−づつ積層され、計２００人となっＣいる。ｘｔｘｌｌ
−ｙＡａ層３層上１べてアンドープでＡＩのモル比Ｘは
コレクタ側からエミッタ側に向かって２ｏｏ＆の厚さで
Ｏから０．１まで線型に変化させた時の傾きに対応する
ように形成されＣいる。ＧａＡａ層３２層上２れぞれｅ
の中央にＰ型不純物がプレーナドーピング１−３３が形
成されている。このプレーナドーピングは例えばＭＢｇ
法ではＧαんを成長中にＧ、のシャッターを閉じて成長
を中断し、Ａｍビームを当ｃｆｃまま所定の時間Ｂｅの
シャッタを開けておくことをこよって行なわれる。
ドーピング濃度は厚さ２００λのベース１号に換算して
１ｘｌｏ ｃｍ の濃度になるように設定されている
。
１ｘｌｏ ｃｍ の濃度になるように設定されている
。
本実施例ではｎ型不純物としてＳｉ Ｐ型不純物として
Ｂｅを用いた。
Ｂｅを用いた。
以上のようにエピタキシャル成長した後、まずエミッタ
領域を残して表面側のｎ＋ＧαＡ＊１８をエツチングに
よって取り除き、次いで例えばＢｅを選択的＆Ｃイオン
注入し、赤外線急速加熱を行うことにより、Ｐ＋型外部
ベース１９を形成する。然る後に基板上の素子間の分離
領域２０及び素子内の分離領域２１をＨ＋のイオン注入
で形成し、エミッタ。
領域を残して表面側のｎ＋ＧαＡ＊１８をエツチングに
よって取り除き、次いで例えばＢｅを選択的＆Ｃイオン
注入し、赤外線急速加熱を行うことにより、Ｐ＋型外部
ベース１９を形成する。然る後に基板上の素子間の分離
領域２０及び素子内の分離領域２１をＨ＋のイオン注入
で形成し、エミッタ。
ベース、コレクタの各１極を形成し、配線工程を経て完
成する。
成する。
本実施例によるヘテロ接合バイポーラトランジスタはベ
ース層へのドーピングをブレーナドープとしているため
ｌＸｌ０ ｃｍ と高濃度であり、しかも、横方向
への正孔移動度が高いため、ベース厚ｋ ２００Ａと薄
くしたにもかかわらずベース抵抗は低く抑えられ°Ｃい
る。
ース層へのドーピングをブレーナドープとしているため
ｌＸｌ０ ｃｍ と高濃度であり、しかも、横方向
への正孔移動度が高いため、ベース厚ｋ ２００Ａと薄
くしたにもかかわらずベース抵抗は低く抑えられ°Ｃい
る。
またベース１台の入ＩＸ Ｇ（１１１−３（Ａ （Ｘ
＝Ｏ〜０．１ ）の周期構造により、ベース層には内部
電界が形成され、電子が加速される。さらにベース厚は
２００λと非常に薄いため、？は子のベース走行時間が
著るしく短縮δれＣいる。
＝Ｏ〜０．１ ）の周期構造により、ベース層には内部
電界が形成され、電子が加速される。さらにベース厚は
２００λと非常に薄いため、？は子のベース走行時間が
著るしく短縮δれＣいる。
七の結果、本実施例のＨＢ ’ｒではゲインが高く、高
周波特性、高速性に優れたものとなっている。
周波特性、高速性に優れたものとなっている。
なお、本実施例ではベース層はＡｌｘＧ、、−ｘＡｓと
Ｇ、山が交互にくり返さｎｆｌ：、構造としたが、ベー
ス層をＡｌ）（Ｇ４．−ｘＡｓとし、入ｌのモル比Ｘが
連続的に変化する構造やＸ＝Ｏの場合、即ちｕｅＩｘｌ
で構成された場合でも有効である。
Ｇ、山が交互にくり返さｎｆｌ：、構造としたが、ベー
ス層をＡｌ）（Ｇ４．−ｘＡｓとし、入ｌのモル比Ｘが
連続的に変化する構造やＸ＝Ｏの場合、即ちｕｅＩｘｌ
で構成された場合でも有効である。
本発明はコレクタを表面側に形成し、エミッタを埋め込
んだコレクタドッグ構造に適用することも可能である。
んだコレクタドッグ構造に適用することも可能である。
第３図はそのような場合の実施例を示す。第１図と対応
する部分には第１図と同じ符号を付して詳細な説明は省
略する。
する部分には第１図と同じ符号を付して詳細な説明は省
略する。
この実施例によっ°Ｃも先の第１図の実施例と同様の効
果が得られる。
果が得られる。
また発止の実施例ではＡｌｘＧα！−ｘＡ＠を用い広バ
ンドギヤツプエミッタはＸ＝０．Ｊの場合を説明したが
、Ｘはそれ以外の適当な値を選ぶことができる。
ンドギヤツプエミッタはＸ＝０．Ｊの場合を説明したが
、Ｘはそれ以外の適当な値を選ぶことができる。
更に他の半導体材料の組み合わせ、例えばエロｘＧ、ｔ
、−８ＡＪＹＰ ｌ−Ｙ （０＜ Ｘ≦１．０（Ｙ≦ｌ
） 、 Ｕａｋｓとｕｅ、ｏ、ｐとＳｉ等を用いてヘ
テロ接合バイポーラトランジスタ全作る場合にも有効で
ある。
、−８ＡＪＹＰ ｌ−Ｙ （０＜ Ｘ≦１．０（Ｙ≦ｌ
） 、 Ｕａｋｓとｕｅ、ｏ、ｐとＳｉ等を用いてヘ
テロ接合バイポーラトランジスタ全作る場合にも有効で
ある。
また実施例ではベース・コレクタ接合はホモ接合とした
が、コレクタ層についてもベース層よりパ／ドギャップ
の大きい半導体材料によつ゛Ｃ構成し、コレクタベース
接合にもペテロ接合を導入した場合にも本発明は有効で
ある。
が、コレクタ層についてもベース層よりパ／ドギャップ
の大きい半導体材料によつ゛Ｃ構成し、コレクタベース
接合にもペテロ接合を導入した場合にも本発明は有効で
ある。
【図面の簡単な説明】
第１図は本発明の一実施例のヘテロ接合バイポーラトラ
ンジスタの断面図、第２図は本発明の一実施例のヘテロ
接合バイポーラトランジスタのベース層付近の断面図、
第３図は本発明の他の実施例のヘテロ接合バイポーラト
ランジスタの断面図。 第４図は従来のヘテロ接合バイポーラトランジスタの断
面図である。 １１：半絶縁性ＧａＡｓ基板、 １２ ： ｎ”Ｇ、Ａ
ｓ層。 １３ ： ｎ−Ｇ、人もコレクタ＋４１４ ： Ｐ−
人１ｘＧ、１−１Ａａベース層。 １５ ；ｎ−ＡＪｘ（Ｊａｌ−１ｋｓ ｉ！１移層、
１５ ： ｎ−ＡＩ（１３Ｇａａ？Ａｊ工ミツタ層。 １７ ； ｎ−ＡｌＸＧ４１−ｘＡａ遷移層、 １
８：ｎ”−ＧａＡ−キャップ層。 １９ 、 Ｐ−外部ベース、２０：高抵抗領域。 ２１：高抵抗領域、２２：ベース電極。 ２３：エミッタ成極、２４：コレクタ電極。 ２５ ： ｎ”ＧａＡｓ基板、 ２６： ｆ’−Ｇ
ａｋｓペース層。 ３１ ； ｕｎｄｏｐｅ−ＡＩＸ’Ｊａｌ−ＸＡ１層。 ３２ ： ｕｎｄｏｐｅ−ＧａＡｓ 層、 ３３
、 Ｐ （Ｂｅ）プレーナドープ）裔。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ４ 図
ンジスタの断面図、第２図は本発明の一実施例のヘテロ
接合バイポーラトランジスタのベース層付近の断面図、
第３図は本発明の他の実施例のヘテロ接合バイポーラト
ランジスタの断面図。 第４図は従来のヘテロ接合バイポーラトランジスタの断
面図である。 １１：半絶縁性ＧａＡｓ基板、 １２ ： ｎ”Ｇ、Ａ
ｓ層。 １３ ： ｎ−Ｇ、人もコレクタ＋４１４ ： Ｐ−
人１ｘＧ、１−１Ａａベース層。 １５ ；ｎ−ＡＪｘ（Ｊａｌ−１ｋｓ ｉ！１移層、
１５ ： ｎ−ＡＩ（１３Ｇａａ？Ａｊ工ミツタ層。 １７ ； ｎ−ＡｌＸＧ４１−ｘＡａ遷移層、 １
８：ｎ”−ＧａＡ−キャップ層。 １９ 、 Ｐ−外部ベース、２０：高抵抗領域。 ２１：高抵抗領域、２２：ベース電極。 ２３：エミッタ成極、２４：コレクタ電極。 ２５ ： ｎ”ＧａＡｓ基板、 ２６： ｆ’−Ｇ
ａｋｓペース層。 ３１ ； ｕｎｄｏｐｅ−ＡＩＸ’Ｊａｌ−ＸＡ１層。 ３２ ： ｕｎｄｏｐｅ−ＧａＡｓ 層、 ３３
、 Ｐ （Ｂｅ）プレーナドープ）裔。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １）第一導電型のエミッタ層と、このエミッタ層よりバ
ンドギャップの狭い半導体材料から成る第２導電型を有
するベース層と、このベース層を構成する半導体材料と
等しいか、またはこれより広いバンドギャップをもつ半
導体材料から成る第１導電型を有するコレクタ層とから
構成され、前記ベース層は第２導電型をもたらす不純物
がドーピングされた層とされていない層とで構成され、
少なくともエミッタ層及びコレクタ層に接する層がドー
ピングされていない層であることを特徴とするヘテロ接
合バイポーラトランジスタ。 ２）前記ベース層はエミッタからコレクタに向かってバ
ンドギャップが連続的に又は、階段的に変化する半導体
材料で構成されていることを特徴とする特許請求の範囲
第１項記載のヘテロ接合バイポーラトランジスタ。 ３）前記ベース層はバンドギャップの異なる２種類以上
の半導体物質の積層構造で構成されていることを特徴と
する特許請求の範囲第１項記載のヘテロ接合バイポーラ
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419386A JPS62232158A (ja) | 1986-04-02 | 1986-04-02 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419386A JPS62232158A (ja) | 1986-04-02 | 1986-04-02 | ヘテロ接合バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62232158A true JPS62232158A (ja) | 1987-10-12 |
Family
ID=13540094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7419386A Pending JPS62232158A (ja) | 1986-04-02 | 1986-04-02 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168629A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ |
-
1986
- 1986-04-02 JP JP7419386A patent/JPS62232158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168629A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| Su et al. | Double heterojunction GaAs/AlxGa1− xAs bipolar transistors prepared by molecular beam epitaxy | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS63306660A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS607771A (ja) | 半導体装置 | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| WO1999017372A1 (en) | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| JPS62232158A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS6153768A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0574800A (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| JPS61137364A (ja) | 半導体装置 | |
| US5315135A (en) | Semiconductor device having I2 L gate with heterojunction | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPH0571172B2 (ja) | ||
| JPS61206263A (ja) | ヘテロ・パイポ−ラ型半導体装置 |