JPS63306660A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS63306660A JPS63306660A JP62141465A JP14146587A JPS63306660A JP S63306660 A JPS63306660 A JP S63306660A JP 62141465 A JP62141465 A JP 62141465A JP 14146587 A JP14146587 A JP 14146587A JP S63306660 A JPS63306660 A JP S63306660A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- base layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000012535 impurity Substances 0.000 claims 4
- 238000005215 recombination Methods 0.000 abstract description 9
- 230000006798 recombination Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、エミッタ・ベース接合にヘテロ接合を用いた
バイポーラトランジスタに係り、＠流利得がエミッタ面
積に依存せず高く、且つ高速性に優れた半導体装置に関
する。
バイポーラトランジスタに係り、＠流利得がエミッタ面
積に依存せず高く、且つ高速性に優れた半導体装置に関
する。
従来、ヘテロ接合バイポーラトランジスタでは、電流利
得はエミッタ面積に強く依存し、面積を小さくするにつ
れて利得が大幅に低下するという問題があった。これは
、ベースに注入されたキャリアが、エミッタ・ベース接
合部の周辺部分において表面再結合することによるもの
と考えられている。従来の装置では、これを解決するた
めに１例えば特開昭６１−２０１４６６号に記載のＧ
ａ Ａ Ｑ Ａ ｓ −ＧａＡｓｓヘテロ接合トランジ
スタのように、ベース層でのＡＱ組成をエミッタからコ
レクタに向けて徐々に変化させ、エネルギ・バンド・ギ
ャップに勾配を持たせ、内部電界を形成するという方法
が用いられていた。
得はエミッタ面積に強く依存し、面積を小さくするにつ
れて利得が大幅に低下するという問題があった。これは
、ベースに注入されたキャリアが、エミッタ・ベース接
合部の周辺部分において表面再結合することによるもの
と考えられている。従来の装置では、これを解決するた
めに１例えば特開昭６１−２０１４６６号に記載のＧ
ａ Ａ Ｑ Ａ ｓ −ＧａＡｓｓヘテロ接合トランジ
スタのように、ベース層でのＡＱ組成をエミッタからコ
レクタに向けて徐々に変化させ、エネルギ・バンド・ギ
ャップに勾配を持たせ、内部電界を形成するという方法
が用いられていた。
上記従来技術によれば、たしかにエミッタ面積依存性は
改善できるものの、ベース層を作製する際に層成を正確
に制御しなければならず、再現性。
改善できるものの、ベース層を作製する際に層成を正確
に制御しなければならず、再現性。
量産性に支障をきたすことが考えられる。
本発明の目的は、ヘテロ接合バイポーラトランジスタに
おいてエミッタ・ベース接合部の近傍で生じる表面再結
合に起因する電流利得のエミッタ面積依存性を容易に改
善できるトランジスタ構造を提供することにある。また
、ベース、コレクタ間の耐圧を改善することも目的とす
る。
おいてエミッタ・ベース接合部の近傍で生じる表面再結
合に起因する電流利得のエミッタ面積依存性を容易に改
善できるトランジスタ構造を提供することにある。また
、ベース、コレクタ間の耐圧を改善することも目的とす
る。
上記目的は、ベース層において、エミッタ層との界面近
傍を高ドープにすることで達成できる。
傍を高ドープにすることで達成できる。
またベース層内でコレクタ層との界面近傍−１ｂ−ｂ−
を高ドープにすることにより、高耐圧化の目的も達成で
きる。
を高ドープにすることにより、高耐圧化の目的も達成で
きる。
一様なドーピングレベル、エネルギ・バンド・ギャップ
を有するヘテロ接合バイポーラトランジスタでは、エミ
ッタ層からベース層へ注入されたキャリアは、拡散によ
ってコレクタ側、外部ベース領域へ移動する。この際、
エミッタ・ベース接合周辺部に存在するキャリアは、表
面再結合の効果を受けやすいことが知られている。この
ためベース電流は拡散電流成分よりも再結合電流成分が
支配的になり、電流利得が電流レベルに大きく依存する
こと、また、エミッタ面積にも大きな依存ミッタ側界面
近傍およびコレクタ側界面近傍のみを高ドープに、それ
らにはさまれたベース中間領域を低ドープにして、ベー
ス層に内部電界を作り込んだ。この内部電界は、エミッ
タから注入されたキャリアをベース層内部ヘトリフトさ
せる向きに作用するため、表面再結合の影響を低減させ
ることができる。この結果、電流利得のエミッタ面積依
存性は改善され、小さな面積でも大きな電流利得を得ら
れるようになる。
を有するヘテロ接合バイポーラトランジスタでは、エミ
ッタ層からベース層へ注入されたキャリアは、拡散によ
ってコレクタ側、外部ベース領域へ移動する。この際、
エミッタ・ベース接合周辺部に存在するキャリアは、表
面再結合の効果を受けやすいことが知られている。この
ためベース電流は拡散電流成分よりも再結合電流成分が
支配的になり、電流利得が電流レベルに大きく依存する
こと、また、エミッタ面積にも大きな依存ミッタ側界面
近傍およびコレクタ側界面近傍のみを高ドープに、それ
らにはさまれたベース中間領域を低ドープにして、ベー
ス層に内部電界を作り込んだ。この内部電界は、エミッ
タから注入されたキャリアをベース層内部ヘトリフトさ
せる向きに作用するため、表面再結合の影響を低減させ
ることができる。この結果、電流利得のエミッタ面積依
存性は改善され、小さな面積でも大きな電流利得を得ら
れるようになる。
また、ベース層のコレクタ側界面近傍については、コレ
クタ・ベース間に逆バイアス電圧が印加されても、空乏
層がベース層内へ伸びないようにすることができ、高耐
圧特性を維持することが可能である。
クタ・ベース間に逆バイアス電圧が印加されても、空乏
層がベース層内へ伸びないようにすることができ、高耐
圧特性を維持することが可能である。
また、高ドープ領域が狭い範囲に限られていても、ベー
ス層全体の抵抗は、ドープ量を制御することにより、低
く保つことができるので、デバイスの高速性は失われる
ことはない。
ス層全体の抵抗は、ドープ量を制御することにより、低
く保つことができるので、デバイスの高速性は失われる
ことはない。
以下本発明の詳細な説明する。
（実施例１）
本発明の実施例１のｎｐｎヘテロ接合バイポーラトラン
ジスタの断面図を第１図に、またそのエネルギーバンド
図を第２図に示す。
ジスタの断面図を第１図に、またそのエネルギーバンド
図を第２図に示す。
Ｓｉをｎ型ドーパン丸たｎ＋ −ＧａＡｓ基板１０（Ｓ
ｉ濃度約２ Ｘ １０ ”ａｍ−’）上にＳｉをｎ型ド
ーパントとしたｎ＋−ＧａＡｓ層１１（Ｓｉ濃度約５
Ｘ １０ ”’ａｎ−８）を約５０００人、ｎ−Ｇ ａ
Ａｓ層１２（Ｓｉ濃度約Ｉ Ｘ １０１６ａｎ−３）を
約３０００人ＭＢＥ法により成長し、コレクタ層を形成
する。次に、ＨｅをドーパントとしたＰ＋−ＧａＡｓＭ
１３ Ａ （Ｂ ｅ濃度約Ｉ Ｘ １０ ’、９Ｃ！
１ｌ−８）を約２００人、Ｐ−ＧａＡｓ層１３Ｂ（Ｂｅ
濃度約Ｉ Ｘ １０１７ａａ−８）を約６００人、Ｐ＋
−Ｇ ａ Ａ ｓ １１１３Ｃ（Ｂｅｆｉ度約４Ｘ１０
”ｃｍ−８）を約２００人成長し、ベース層１３を形成
する。
ｉ濃度約２ Ｘ １０ ”ａｍ−’）上にＳｉをｎ型ド
ーパントとしたｎ＋−ＧａＡｓ層１１（Ｓｉ濃度約５
Ｘ １０ ”’ａｎ−８）を約５０００人、ｎ−Ｇ ａ
Ａｓ層１２（Ｓｉ濃度約Ｉ Ｘ １０１６ａｎ−３）を
約３０００人ＭＢＥ法により成長し、コレクタ層を形成
する。次に、ＨｅをドーパントとしたＰ＋−ＧａＡｓＭ
１３ Ａ （Ｂ ｅ濃度約Ｉ Ｘ １０ ’、９Ｃ！
１ｌ−８）を約２００人、Ｐ−ＧａＡｓ層１３Ｂ（Ｂｅ
濃度約Ｉ Ｘ １０１７ａａ−８）を約６００人、Ｐ＋
−Ｇ ａ Ａ ｓ １１１３Ｃ（Ｂｅｆｉ度約４Ｘ１０
”ｃｍ−８）を約２００人成長し、ベース層１３を形成
する。
次にエミッタ層として、Ｓｉをドーパン話イ、たｎ ’
−Ｇａｔ−ｘＡ Ｑ ｘＡ ｓ層１４（Ｓｉ′ａ度約３
Ｘ１０エフａｍ−’、ｘ４０．３）を約１０００人成長
し、最後に、電極とのオーミック接触を得るためにＳｉ
をドーパントとしたｎ＋−ＧａＡｓ 層１５（Ｓｉ濃度
約５ Ｘ １０ ”ｃｍ−８）を約１０００人成長する
。
−Ｇａｔ−ｘＡ Ｑ ｘＡ ｓ層１４（Ｓｉ′ａ度約３
Ｘ１０エフａｍ−’、ｘ４０．３）を約１０００人成長
し、最後に、電極とのオーミック接触を得るためにＳｉ
をドーパントとしたｎ＋−ＧａＡｓ 層１５（Ｓｉ濃度
約５ Ｘ １０ ”ｃｍ−８）を約１０００人成長する
。
続いて、通常のホトリソグラフィープロセス。
蒸着プロセスを用いてＡ ｕ Ｇ ｅから成るエミッタ
電極１６．ＡｕＺｎから成るベース電極１７を形成した
。
電極１６．ＡｕＺｎから成るベース電極１７を形成した
。
第２図は本実施例のエネルギーバンド図を模式的に示し
たものである。エミッタ層１４からベース層１３へ注入
された電子は、高ドープＰ ”−ＧａＡｓ基１０ｃと低
ドープｐ −Ｇ ａ Ａ ｓ層１３Ｂとの間に形成され
た内部電界によって、ベース層中間領域１３Ｂへドリフ
トし、さらに拡散によって高ドープｐ＋−ＧａＡｓ
層１３Ａを経てコレクタ層１２に達する。従って、ベー
ス層１３に注入された電子は内部電界によって表面再結
合の影響を受けることがなくなり、電流利得のエミッタ
面積依存性が低減される。
たものである。エミッタ層１４からベース層１３へ注入
された電子は、高ドープＰ ”−ＧａＡｓ基１０ｃと低
ドープｐ −Ｇ ａ Ａ ｓ層１３Ｂとの間に形成され
た内部電界によって、ベース層中間領域１３Ｂへドリフ
トし、さらに拡散によって高ドープｐ＋−ＧａＡｓ
層１３Ａを経てコレクタ層１２に達する。従って、ベー
ス層１３に注入された電子は内部電界によって表面再結
合の影響を受けることがなくなり、電流利得のエミッタ
面積依存性が低減される。
（実施例２）
本発明の実施例２のｐｎｐ型ヘテロ接合バイポーラトラ
ンジスタの断面図を第３に、またそのエネルギーバンド
図を第４図に示す。
ンジスタの断面図を第３に、またそのエネルギーバンド
図を第４図に示す。
Ｇｓをドーパントとしたｐφ−Ｇ ａ Ａ ｓ 基板３
０（Ｇｅ濃度約２ Ｘ １０ ”ａｍ−”）上に、ＭＢ
Ｅ法によりＢｅをドーパントしたｐ ＋ −Ｇ ａ Ａ
ｓ 層３１（Ｂｅ濃度約２×１〇五’ ｔｘ −”
）を約５０００人、ｐ−ＧａＡｓ 層３２（Ｂｅ濃度
約１×１０÷１６１−３）を約３０００人成長し、コレ
クタ部を形成する。
０（Ｇｅ濃度約２ Ｘ １０ ”ａｍ−”）上に、ＭＢ
Ｅ法によりＢｅをドーパントしたｐ ＋ −Ｇ ａ Ａ
ｓ 層３１（Ｂｅ濃度約２×１〇五’ ｔｘ −”
）を約５０００人、ｐ−ＧａＡｓ 層３２（Ｂｅ濃度
約１×１０÷１６１−３）を約３０００人成長し、コレ
クタ部を形成する。
次にＳｉをドーパン龜たｎ÷−Ｇ ａ Ａ ｓ 層３３
Ａ （Ｓ ｉｆｉ度約５ Ｘ １０”１１！１−８）
ヲ約２００人、ｎ−ＧａＡｓ 層３３Ｂ（Ｓｉ濃度約Ｉ
ＸＩＯＩ）ａｍ−’）を約６００人、ｎ＋−ＧａＡｓ層
５ＳＣ（Ｓｉ濃度約５ Ｘ １０ ”ａｍ−８）を約２
００人成長し、ベース層３３を形成する。
Ａ （Ｓ ｉｆｉ度約５ Ｘ １０”１１！１−８）
ヲ約２００人、ｎ−ＧａＡｓ 層３３Ｂ（Ｓｉ濃度約Ｉ
ＸＩＯＩ）ａｍ−’）を約６００人、ｎ＋−ＧａＡｓ層
５ＳＣ（Ｓｉ濃度約５ Ｘ １０ ”ａｍ−８）を約２
００人成長し、ベース層３３を形成する。
ツ
次にエミッタ層としてＢｅをドーパントしたＰ−Ｇａｔ
−ｘＡＱＡｓ層３４（Ｂｅ濃度約２Ｘ１０１７ｃｍ″″
８）を約１０００人成長し、最後にオーミック接触を得
るためにＢｅをドーパントしたｐ÷−ＧａＡｓ１５３５
（Ｂｅ１１度約２Ｘ１０”ａｍ″″ａ）ヲ約１０００人
を成長する。
−ｘＡＱＡｓ層３４（Ｂｅ濃度約２Ｘ１０１７ｃｍ″″
８）を約１０００人成長し、最後にオーミック接触を得
るためにＢｅをドーパントしたｐ÷−ＧａＡｓ１５３５
（Ｂｅ１１度約２Ｘ１０”ａｍ″″ａ）ヲ約１０００人
を成長する。
次に、通常のホトリソグラフィープロセス、蒸着プロセ
スを用いて、ＡｕＺｕからなるエミッタ電ｔｆＩ３６．
ＡｕＧｅから成るベース電極３７を形成した。
スを用いて、ＡｕＺｕからなるエミッタ電ｔｆＩ３６．
ＡｕＧｅから成るベース電極３７を形成した。
第４図は、上で述べたｐｎｐ型ヘテロ接合バイポーラト
ランジスタのエネルギーバンドを模式的に示したもので
ある。エミッタ層３４からベース層３３へ注入された正
孔は、゛バー１層内の高１度領域３３Ｃ７低濃度領域３
３Ｂで形成される内部３２へ到達する。従って、ベース
層へ注入された正孔は、エミッタ・ベース界面付近には
滞在しないため、表面再結合の影響を低減することがで
きる。
ランジスタのエネルギーバンドを模式的に示したもので
ある。エミッタ層３４からベース層３３へ注入された正
孔は、゛バー１層内の高１度領域３３Ｃ７低濃度領域３
３Ｂで形成される内部３２へ到達する。従って、ベース
層へ注入された正孔は、エミッタ・ベース界面付近には
滞在しないため、表面再結合の影響を低減することがで
きる。
本発明によれば、ヘテロ接合バイポーラトランジスタの
ベース層に内部電界が設けられ、エミッタから注入され
る電子又は正孔が界面近傍に滞在することを抑制できる
ため、表面再結合による電流利得のエミッタ面積依存性
を大幅に改善することができる。
ベース層に内部電界が設けられ、エミッタから注入され
る電子又は正孔が界面近傍に滞在することを抑制できる
ため、表面再結合による電流利得のエミッタ面積依存性
を大幅に改善することができる。
第１図は本発明の実施例１の断面図、第２図はそのエネ
ルギーバンド図、第３図は本発明の実施例２の断面図、
第４図はそのエネルギーバンド図である。 １０− ｎ ＋ Ｇ ａ Ａ ｓ 基板、１１・”ｎ
＋−ＧａＡｓコレクタ層、１２・・・ｎ−−ＧａＡｓ
コレクタ層。 １３ ・・・ベース層、１３Ａ−ｐ＋−ＧａＡｓ層。 １３ｆｌ・・ｐ−−ＧａＡｓ 層、１３Ｃ−ｐ＋−Ｇａ
Ａｓｍ、１４−ｎ−ＧａＡ（ＩＡｓエミッタ層、１５・
・・ｎ＋−ＧａＡｓ 層、１６・・・エミッタ電極、１
７・・・ベース電極、３０・・・ｐ◆−Ｇ ａ Ａ ｔ
ｘ 基板、３１・・・Ｐ＋−ＧａＡｓ コレクタ層、
３２・”ｐ−ＧａＡｓコレクタ層、３３・・・ベース層
、３３Ａ・・・ｎ＋−ＧａＡｓ層、３３Ｂ−ｎ−ＧａＡ
ｓ層、３３ Ｃ−ｎ ＋−ＧａＡｓ層、３４・・・Ｐ−
ＧａＡ党Ａｓエミッタ層、３５・・・ｐ÷−ＧａＡｓ層
、３６・・・エミッタ電極、３７・・・ベース電極、Ｅ
Ｃ・・・伝導帯、Ｅｖ・・・価電子帯。
ルギーバンド図、第３図は本発明の実施例２の断面図、
第４図はそのエネルギーバンド図である。 １０− ｎ ＋ Ｇ ａ Ａ ｓ 基板、１１・”ｎ
＋−ＧａＡｓコレクタ層、１２・・・ｎ−−ＧａＡｓ
コレクタ層。 １３ ・・・ベース層、１３Ａ−ｐ＋−ＧａＡｓ層。 １３ｆｌ・・ｐ−−ＧａＡｓ 層、１３Ｃ−ｐ＋−Ｇａ
Ａｓｍ、１４−ｎ−ＧａＡ（ＩＡｓエミッタ層、１５・
・・ｎ＋−ＧａＡｓ 層、１６・・・エミッタ電極、１
７・・・ベース電極、３０・・・ｐ◆−Ｇ ａ Ａ ｔ
ｘ 基板、３１・・・Ｐ＋−ＧａＡｓ コレクタ層、
３２・”ｐ−ＧａＡｓコレクタ層、３３・・・ベース層
、３３Ａ・・・ｎ＋−ＧａＡｓ層、３３Ｂ−ｎ−ＧａＡ
ｓ層、３３ Ｃ−ｎ ＋−ＧａＡｓ層、３４・・・Ｐ−
ＧａＡ党Ａｓエミッタ層、３５・・・ｐ÷−ＧａＡｓ層
、３６・・・エミッタ電極、３７・・・ベース電極、Ｅ
Ｃ・・・伝導帯、Ｅｖ・・・価電子帯。
Claims (1)
- 【特許請求の範囲】 １、ベース層のエミッタ層との接合近傍の薄い領域の不
純物濃度をベース層中間領域の不純物濃度より高くした
ことを特徴とするヘテロ接合バイポーラトランジスタ。 ２、上記ベース層のコレクタ層との接合近傍の薄い領域
の不純物濃度を上記ベース層中間領域の不純物濃度より
高くした特許請求の範囲第１項に記載のヘテロ接合バイ
ポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141465A JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
| US07/415,708 US4979009A (en) | 1987-06-08 | 1989-09-29 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141465A JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63306660A true JPS63306660A (ja) | 1988-12-14 |
| JP2533541B2 JP2533541B2 (ja) | 1996-09-11 |
Family
ID=15292515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62141465A Expired - Fee Related JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4979009A (ja) |
| JP (1) | JP2533541B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412233A (en) * | 1992-06-17 | 1995-05-02 | France Telecom | Heterojunction bipolar transistor |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397267A (ja) * | 1989-09-11 | 1991-04-23 | Mitsubishi Electric Corp | ヘテロ接合アバランシェトランジスタ |
| JPH03218681A (ja) * | 1989-11-24 | 1991-09-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5352911A (en) * | 1991-10-28 | 1994-10-04 | Trw Inc. | Dual base HBT |
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| US5378922A (en) * | 1992-09-30 | 1995-01-03 | Rockwell International Corporation | HBT with semiconductor ballasting |
| US5329144A (en) * | 1993-04-23 | 1994-07-12 | At&T Bell Laboratories | Heterojunction bipolar transistor with a specific graded base structure |
| JP3565274B2 (ja) * | 2002-02-25 | 2004-09-15 | 住友電気工業株式会社 | バイポーラトランジスタ |
| JP2006022930A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 動圧流体軸受装置 |
| JP4777699B2 (ja) | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US8809904B2 (en) | 2010-07-26 | 2014-08-19 | Cree, Inc. | Electronic device structure with a semiconductor ledge layer for surface passivation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106154A (ja) * | 1982-12-10 | 1984-06-19 | Hitachi Ltd | 半導体装置 |
| US4593305A (en) * | 1983-05-17 | 1986-06-03 | Kabushiki Kaisha Toshiba | Heterostructure bipolar transistor |
| JPS60242671A (ja) * | 1984-05-16 | 1985-12-02 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポ−ラトランジスタ |
| JPS6122936A (ja) * | 1984-07-10 | 1986-01-31 | 東芝セラミツクス株式会社 | ガス吹込み用耐火物 |
| JPS6233462A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS62224969A (ja) * | 1986-03-27 | 1987-10-02 | Agency Of Ind Science & Technol | 半導体装置 |
-
1987
- 1987-06-08 JP JP62141465A patent/JP2533541B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-29 US US07/415,708 patent/US4979009A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412233A (en) * | 1992-06-17 | 1995-05-02 | France Telecom | Heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US4979009A (en) | 1990-12-18 |
| JP2533541B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH0458703B2 (ja) | ||
| JPS63306660A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| JPS607771A (ja) | 半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPS6191959A (ja) | ヘテロ接合型トランジスタ | |
| JPS61112374A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS61150372A (ja) | 半導体装置 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPH0685239A (ja) | 半導体装置の製造方法 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2566558B2 (ja) | 半導体装置 | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JPS62232158A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS61272969A (ja) | ホツトエレクトロントランジスタの構造 | |
| JPS62217659A (ja) | 半導体装置 | |
| JPS6179253A (ja) | ホツトエレクトロントランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |