JPS62224969A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62224969A JPS62224969A JP61069634A JP6963486A JPS62224969A JP S62224969 A JPS62224969 A JP S62224969A JP 61069634 A JP61069634 A JP 61069634A JP 6963486 A JP6963486 A JP 6963486A JP S62224969 A JPS62224969 A JP S62224969A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- carriers
- inversion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000000969 carrier Substances 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000007246 mechanism Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000032258 transport Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、改善された特性を有する半導体装置に関す
る。特に、半導体表面に誘起された空乏ないしは反転層
をベースとするトランジスタに関する。
る。特に、半導体表面に誘起された空乏ないしは反転層
をベースとするトランジスタに関する。
従来、反転層をベースとするトランジスタは、たとえば
、第４５回応用物理学会学術講演会講演番号１４ｐ−Ａ
−３に発表されているが、第１図に示すように、第１の
半導体領域１ｏの表面にトンネル可能な程薄い絶縁膜２
０を設け、更に金属電極３０を設けた構造において、金
属電極３０にバイアスを印加しで生ずる反転層をベース
とし、この反転層の電位を制御するだめにベースコンタ
クト領域４ｏを設けたものでか、エミッタからのキャリ
アのベース領域への注入は５ｉＣｈでのキャリアのＦｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｒｎトンネルを用いているの
で、動作電流密度が小さく、しかも経時変化を生じ易か
った。電流密度が小さいことは高集積のＬＳＩにおける
単位ゲート、セル等には有効であるが、負荷容量の大き
い負荷を高速に充放電することができなかった。
、第４５回応用物理学会学術講演会講演番号１４ｐ−Ａ
−３に発表されているが、第１図に示すように、第１の
半導体領域１ｏの表面にトンネル可能な程薄い絶縁膜２
０を設け、更に金属電極３０を設けた構造において、金
属電極３０にバイアスを印加しで生ずる反転層をベース
とし、この反転層の電位を制御するだめにベースコンタ
クト領域４ｏを設けたものでか、エミッタからのキャリ
アのベース領域への注入は５ｉＣｈでのキャリアのＦｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｒｎトンネルを用いているの
で、動作電流密度が小さく、しかも経時変化を生じ易か
った。電流密度が小さいことは高集積のＬＳＩにおける
単位ゲート、セル等には有効であるが、負荷容量の大き
い負荷を高速に充放電することができなかった。
本発明は、これらの問題点を解決するためになされたも
ので、エミッタからのキャリアの注入機構として禁制帯
内を輸送するトンネルでなく、伝導帯ないしは価電子帯
を通してキャリアを輸送する機構をとることを特徴とす
る。
ので、エミッタからのキャリアの注入機構として禁制帯
内を輸送するトンネルでなく、伝導帯ないしは価電子帯
を通してキャリアを輸送する機構をとることを特徴とす
る。
〔問題点を解決するための手段〕
この機構は、以下の材料的、電子的組合わせによって実
現される。すなわち、Ｍｌの等定形の第１の半導体領域
と、該第１の半導体領域と接し、第１の半導体の少数ギ
ヤリアに対して障壁を形成する第２の半導体領域と、該
第２の半導体領域と接する導電領域と、第１の半導体領
域と第２の半導体領域との界面に動作状態で形成される
空乏ないし反転層とからなり、上記導電領域から第２の
半導体領域の伝導帯ないしは価電子帯を通してキャリア
が輸送され、前記反転層を通過して第１の半導体領域に
到達することにより、前記導電領域をエミッタ、前記空
乏ないし反転層をベース、前記第１の半導体領域をコレ
クタとして動作する半導体装置。
現される。すなわち、Ｍｌの等定形の第１の半導体領域
と、該第１の半導体領域と接し、第１の半導体の少数ギ
ヤリアに対して障壁を形成する第２の半導体領域と、該
第２の半導体領域と接する導電領域と、第１の半導体領
域と第２の半導体領域との界面に動作状態で形成される
空乏ないし反転層とからなり、上記導電領域から第２の
半導体領域の伝導帯ないしは価電子帯を通してキャリア
が輸送され、前記反転層を通過して第１の半導体領域に
到達することにより、前記導電領域をエミッタ、前記空
乏ないし反転層をベース、前記第１の半導体領域をコレ
クタとして動作する半導体装置。
本発明の動作を実現するためには、導電領域から有意の
数のキャリアが第２の半導体領域の伝導帯、価電子帯に
励起される必要がある。このためには、導電領域のフェ
ルミレベルと第２の半導体領域の伝導帯又は価電子帯の
半導体領域によって形成される少数キャリアに対するエ
ネルギバリアの高さΔＥＢは、ΔＥｉよシ大きいことが
注入効率を０．５以上（エミッタ接地の電流増幅率を１
以上）とするためには不可欠である。さて、このような
条件を満す材料関係で構成された、本発明の一実施例の
バンドダイアグラムを第２図に示す。図では、第１の半
導体領域１０けル形半導体、導電領域３＋ （ｄ、＋半
導体、第２の半導体領域２１は、それ自体ではキャリア
濃度は小さく、がっ、第１の半導体領域より広いエネル
ギーギャップを有する半導体として示されている。実線
はフラントバンド状態でのエネルギバンド図を示し、点
線は導電領域３１を第１の半導体領域に対して更に負に
バイアスして、導電領域３１から電子が第２の半導体領
域２１の伝導帯を通して第１の半導体領域］０へ注入さ
れているエネルギバンド図を示す。図においてＥｏは伝
導帯、ＥＶは価電子帯、Ｅｐａ＋ 、Ｅｐｐ＋は第１の
半導体領域１０の電子および正孔のフェルミレベル、Ｅ
ｐｎ３、Ｅｐｎ’ｓは各バイアス状態での導電領域３゜
１／）７エルミレヘルを示す。このバイアス状態では、
第１の半導体領域１０の第２の半導体との界面に空乏な
いしは反転層１３が形成されている。この空乏ないしは
反転層の電位を制御することによって、第１の半導体領
域へ注入される電子の数を制御することができる。この
制御を行うためには、元を＄１の半導体まで照射して少
数キャリアを発生させ、前記空乏ないしは反転層に蓄積
して少数キャリアの擬フエルミレベルＥＰ７）ｌを多数
キャリアのフェルミレベルＥＦ副と分離させることによ
シ、同一の第１の半導体領域・導電領域間のバイアス（
Ｅｐａｔ −ＥＦＢ’３ ）に対してもよシ多くの電子
注入を行わせることができる。このため、本発明の半導
体装置はホトダイオード又はホトトランジスタとしても
動作する。更に、この空乏ないし反転層１３と少数キャ
リアの到達距離以内、又は第２の空乏ないし反転層を介
して等空乏ないし反転層１３と電気接続可能な様態導体
領域と導電領域との間に流れる電流を制御することがで
きる。
数のキャリアが第２の半導体領域の伝導帯、価電子帯に
励起される必要がある。このためには、導電領域のフェ
ルミレベルと第２の半導体領域の伝導帯又は価電子帯の
半導体領域によって形成される少数キャリアに対するエ
ネルギバリアの高さΔＥＢは、ΔＥｉよシ大きいことが
注入効率を０．５以上（エミッタ接地の電流増幅率を１
以上）とするためには不可欠である。さて、このような
条件を満す材料関係で構成された、本発明の一実施例の
バンドダイアグラムを第２図に示す。図では、第１の半
導体領域１０けル形半導体、導電領域３＋ （ｄ、＋半
導体、第２の半導体領域２１は、それ自体ではキャリア
濃度は小さく、がっ、第１の半導体領域より広いエネル
ギーギャップを有する半導体として示されている。実線
はフラントバンド状態でのエネルギバンド図を示し、点
線は導電領域３１を第１の半導体領域に対して更に負に
バイアスして、導電領域３１から電子が第２の半導体領
域２１の伝導帯を通して第１の半導体領域］０へ注入さ
れているエネルギバンド図を示す。図においてＥｏは伝
導帯、ＥＶは価電子帯、Ｅｐａ＋ 、Ｅｐｐ＋は第１の
半導体領域１０の電子および正孔のフェルミレベル、Ｅ
ｐｎ３、Ｅｐｎ’ｓは各バイアス状態での導電領域３゜
１／）７エルミレヘルを示す。このバイアス状態では、
第１の半導体領域１０の第２の半導体との界面に空乏な
いしは反転層１３が形成されている。この空乏ないしは
反転層の電位を制御することによって、第１の半導体領
域へ注入される電子の数を制御することができる。この
制御を行うためには、元を＄１の半導体まで照射して少
数キャリアを発生させ、前記空乏ないしは反転層に蓄積
して少数キャリアの擬フエルミレベルＥＰ７）ｌを多数
キャリアのフェルミレベルＥＦ副と分離させることによ
シ、同一の第１の半導体領域・導電領域間のバイアス（
Ｅｐａｔ −ＥＦＢ’３ ）に対してもよシ多くの電子
注入を行わせることができる。このため、本発明の半導
体装置はホトダイオード又はホトトランジスタとしても
動作する。更に、この空乏ないし反転層１３と少数キャ
リアの到達距離以内、又は第２の空乏ないし反転層を介
して等空乏ないし反転層１３と電気接続可能な様態導体
領域と導電領域との間に流れる電流を制御することがで
きる。
導電領域３１からの第１の半導体領域へのキャリア注入
を効率良くするために、第２の半導体領域２１のエネル
ギバンドプロフィールを更に工夫することができる。こ
れは、キャリアが輸送される伝導帯ないしは価電子帯が
第１の半導体領域近傍では第１の半導体領域に対してエ
ネルギバリアを形成するが、導電領域近傍では多数キャ
リア（注入キャリア）に対するエネルギバリアが前記バ
リアよシ小さい。たとえば、数ＫＴ以内か或いはエネル
ギバリアが形成されないバンドプロフィールとなるよう
に、第２の半導体領域２１を設計することにより実現す
ることができる。第３図はこのための一例を示し、同一
番号、同一記号は第２図と同様な機能を果たすものとす
る。
を効率良くするために、第２の半導体領域２１のエネル
ギバンドプロフィールを更に工夫することができる。こ
れは、キャリアが輸送される伝導帯ないしは価電子帯が
第１の半導体領域近傍では第１の半導体領域に対してエ
ネルギバリアを形成するが、導電領域近傍では多数キャ
リア（注入キャリア）に対するエネルギバリアが前記バ
リアよシ小さい。たとえば、数ＫＴ以内か或いはエネル
ギバリアが形成されないバンドプロフィールとなるよう
に、第２の半導体領域２１を設計することにより実現す
ることができる。第３図はこのための一例を示し、同一
番号、同一記号は第２図と同様な機能を果たすものとす
る。
同図においてフラットバンド状態では、注入キャリアで
ある電子は導電領域から第２の半導体領域へかなシの深
さまで到達できるが、このバイアス状態では末だ第１の
半導体と第２の半導体の界面にあるエネルギバリアを越
えるキャリアの数は少ない。点線のエネルギバンドダイ
アグラムで示すように、第２の半導体領域の伝導帯かは
ｆｆ水平に近くなるまでにバイアスを増加すると、導電
領域からのキャリアは阻止されることなく、第１の半導
体領域へ注入される。このような第２の半導体領域のバ
ンドプロフィールによシ大きな電流を流すことができ、
従って、相互コンダクタンス−〇大きい高速デバイスを
得ることができる。勿論、第３図の場合も前述のコンタ
クト領域を設けることにより、第１の半導体領域と導電
領域との間に流れる電流を、このコンタクト領域と導電
領域との間にバイアスを印加して制御することができる
。第３図に示すような領域２１を製造するためには、三
元系ないしは四元系化合物半導体の元素の比率を変化し
ながら薄膜成長を行う製造技術を用いることができる。
ある電子は導電領域から第２の半導体領域へかなシの深
さまで到達できるが、このバイアス状態では末だ第１の
半導体と第２の半導体の界面にあるエネルギバリアを越
えるキャリアの数は少ない。点線のエネルギバンドダイ
アグラムで示すように、第２の半導体領域の伝導帯かは
ｆｆ水平に近くなるまでにバイアスを増加すると、導電
領域からのキャリアは阻止されることなく、第１の半導
体領域へ注入される。このような第２の半導体領域のバ
ンドプロフィールによシ大きな電流を流すことができ、
従って、相互コンダクタンス−〇大きい高速デバイスを
得ることができる。勿論、第３図の場合も前述のコンタ
クト領域を設けることにより、第１の半導体領域と導電
領域との間に流れる電流を、このコンタクト領域と導電
領域との間にバイアスを印加して制御することができる
。第３図に示すような領域２１を製造するためには、三
元系ないしは四元系化合物半導体の元素の比率を変化し
ながら薄膜成長を行う製造技術を用いることができる。
以上の説明では導電領域は高キヤリア濃度半導体を用い
て来たが、金属等の低抵抗層を用いることもできる。
て来たが、金属等の低抵抗層を用いることもできる。
第４図はＧａ１Ｕ系の結晶材刺を用いて、本発明の第１
の実施例を試作した場合の断面構造を示す。月は第１の
半導体領域で、】１は高電子濃度のが子基板を示し、そ
の表面に低キヤリア濃度のＧａＡ、ｒ層１１ｅＬが成長
されている。２１は第２の半導体領域としてのＡｔＡｚ
層で、意図的にはドーピングしていない。すなわち、低
キヤリア濃度のワイドギャップ半導体層である。
の実施例を試作した場合の断面構造を示す。月は第１の
半導体領域で、】１は高電子濃度のが子基板を示し、そ
の表面に低キヤリア濃度のＧａＡ、ｒ層１１ｅＬが成長
されている。２１は第２の半導体領域としてのＡｔＡｚ
層で、意図的にはドーピングしていない。すなわち、低
キヤリア濃度のワイドギャップ半導体層である。
３１は高電子濃度のｎ”ＧｃＬＡｚ層を示し、導電領域
として使用されている。１２は領域３１とセルファライ
ン状態で形成されたコンタクト領域で曵の選択イオン注
入により、ｐ影領域として形成されている。このため、
第１の半導体領域用との整流性は良好である。導電領域
３Ｉとセルファライン状態で形成されているために領域
１２は導電領域３１下の第１の半導体表面に空乏ないし
反転層１３が誘起されるとそれと電気的に接続されて、
導電領域と第１の半導体領域の間に流れる電流を制御す
る機能を果たす。更に金属薄膜で導電領域、コンタクト
領域、第１の半導体領域に電極が設けられている。図で
は単一の素子として示されているが、半絶縁性ＧａＡｚ
基板上に分離された状態で形成され、集積回路の１素子
として用いることもできる。低キャリア濃度ＧｃＬｉｔ
層１１αの厚さ１．５μｍ、不純物を添加しないＡＩＡ
、ｒ層２１の厚さα０１μ翼、導電領域としてのル＋Ｇ
αＡ、ｒ層の厚さ０．５μ勲導電領域の面積５０μｍ×
５０μｍのとき、第５図のような出力特性が得られた。
として使用されている。１２は領域３１とセルファライ
ン状態で形成されたコンタクト領域で曵の選択イオン注
入により、ｐ影領域として形成されている。このため、
第１の半導体領域用との整流性は良好である。導電領域
３Ｉとセルファライン状態で形成されているために領域
１２は導電領域３１下の第１の半導体表面に空乏ないし
反転層１３が誘起されるとそれと電気的に接続されて、
導電領域と第１の半導体領域の間に流れる電流を制御す
る機能を果たす。更に金属薄膜で導電領域、コンタクト
領域、第１の半導体領域に電極が設けられている。図で
は単一の素子として示されているが、半絶縁性ＧａＡｚ
基板上に分離された状態で形成され、集積回路の１素子
として用いることもできる。低キャリア濃度ＧｃＬｉｔ
層１１αの厚さ１．５μｍ、不純物を添加しないＡＩＡ
、ｒ層２１の厚さα０１μ翼、導電領域としてのル＋Ｇ
αＡ、ｒ層の厚さ０．５μ勲導電領域の面積５０μｍ×
５０μｍのとき、第５図のような出力特性が得られた。
導電領域３１をか形成するエネルギバリアの高さはΔＥ
Ｂ−０，５５ｅＶ、電子に対するエネルギバリアの高さ
ΔＢｉ＝α２ｅＶと見つもられている。
Ｂ−０，５５ｅＶ、電子に対するエネルギバリアの高さ
ΔＢｉ＝α２ｅＶと見つもられている。
同様な構成は、第１の半導体領域として５形ｌ５ｔＧａ
Ｉ４ ＡＪ、第２の半導体領域としてＩｓＰを用いても
実現することができる。更に、第３図の構成は第２の半
導体領域としてル形ＧａＡ、ｒ、第２の半導体領域とし
てＡｊｔＧα１４１Ｕを第１の半導体領域のル形Ｇａ１
Ｕの表面からの距離に従ってｘ−１〜０まで連続的に変
化させて結晶成長させた結晶層、導電領域としてｓｉを
添加したｔＬ” Ｇａｌｔ層を用いることによって実現
することができる。この場合、導電領域と第２の半導体
領域の間には電子に対するバリアはないが、第１の半導
体領域と第２の半導体領域間には正孔に対してΔＥＢ
＝ ０．５５ ｅＶ、電子に対して０．２ ｅＶのエネ
ルギバリアが形成される０ 〔発明の効果〕 以上の説明で明らかなように、本発明の半導体装置は、
第１の半導体領域と第２の半導体領域の界面近傍に高濃
度の不純物層を設ける必要がないので、製造時の熱工程
に対する制限も少なく、しかも高不純物濃度領域上での
結晶成長に伴う欠陥の発生砥ないので、高性能な半導体
装置が比較的容易な製造工程によって実現することがで
きる。しかも、上記界面への高不純物濃度領域の挿入を
行わないので、ＨＥＭＴ、ＳＩＳ 電界効果トランジ
スタと同一の界面構造を有している。そのために界面で
のキャリア移動度が大きく、ベース抵抗の小さな高速素
子が得られ、しかも上記電界効果トランジスタの二次元
力゛スチャネルと接続して使用することが可能となシ、
電界効果トランジスタと混在して集積化することにより
、高性能の集積回路を実現することが可能となる。
Ｉ４ ＡＪ、第２の半導体領域としてＩｓＰを用いても
実現することができる。更に、第３図の構成は第２の半
導体領域としてル形ＧａＡ、ｒ、第２の半導体領域とし
てＡｊｔＧα１４１Ｕを第１の半導体領域のル形Ｇａ１
Ｕの表面からの距離に従ってｘ−１〜０まで連続的に変
化させて結晶成長させた結晶層、導電領域としてｓｉを
添加したｔＬ” Ｇａｌｔ層を用いることによって実現
することができる。この場合、導電領域と第２の半導体
領域の間には電子に対するバリアはないが、第１の半導
体領域と第２の半導体領域間には正孔に対してΔＥＢ
＝ ０．５５ ｅＶ、電子に対して０．２ ｅＶのエネ
ルギバリアが形成される０ 〔発明の効果〕 以上の説明で明らかなように、本発明の半導体装置は、
第１の半導体領域と第２の半導体領域の界面近傍に高濃
度の不純物層を設ける必要がないので、製造時の熱工程
に対する制限も少なく、しかも高不純物濃度領域上での
結晶成長に伴う欠陥の発生砥ないので、高性能な半導体
装置が比較的容易な製造工程によって実現することがで
きる。しかも、上記界面への高不純物濃度領域の挿入を
行わないので、ＨＥＭＴ、ＳＩＳ 電界効果トランジ
スタと同一の界面構造を有している。そのために界面で
のキャリア移動度が大きく、ベース抵抗の小さな高速素
子が得られ、しかも上記電界効果トランジスタの二次元
力゛スチャネルと接続して使用することが可能となシ、
電界効果トランジスタと混在して集積化することにより
、高性能の集積回路を実現することが可能となる。
の実施例のバンドダイアグラム図、第４図は本発明の第
１の実施例をＧａ１ｔ系材料で試作した例の概略構成図
、第５図は本発明の第１の実施例をＧａ Ａ、ｒ系材料
で試作した素子の出力特性図である。
１の実施例をＧａ１ｔ系材料で試作した例の概略構成図
、第５図は本発明の第１の実施例をＧａ Ａ、ｒ系材料
で試作した素子の出力特性図である。
図中、１０は第１の半導体領域、１１は高電子濃度の５
＋基板、１１１Ｅは低キヤリア濃度のＧａ Ａ、を層、
１２は高電子濃度の３＋ＧＷＡＪ層とセルファライン状
態で形成されたコンタクト領域、１３は空乏層第１図 第２図 ど１ 第３図 第５図
＋基板、１１１Ｅは低キヤリア濃度のＧａ Ａ、を層、
１２は高電子濃度の３＋ＧＷＡＪ層とセルファライン状
態で形成されたコンタクト領域、１３は空乏層第１図 第２図 ど１ 第３図 第５図
Claims (1)
- 【特許請求の範囲】 １）第１の導電形の第１の半導体領域と、該第１の半導
体領域と接し、第１の半導体の少数キャリアに対して障
壁を形成する第２の半導体領域と、該第２の半導体領域
の接する導電領域と、前記第１の半導体領域と第２の半
導体領域との界面に動作状態で形成される空乏ないし反
転層からなり、前記導電領域から前記第２の半導体領域
の伝導帯ないしは価電子帯を通してキャリアが輸送され
、前記反転層を通過して前記第１の半導体領域に到達す
ることにより、前記導電領域をエミッタ、前記空乏ない
し反転層をベース、前記第１の半導体領域をコレクタと
して動作する半導体装置。 ２）特許請求の範囲第（１）項記載の半導体装置におい
て、前記第１の半導体領域の表面上又は内に、該第１の
半導体領域と整流接合を構成し、かつ、前記反転層と電
気接続を有するコンタクト領域を設けたことを特徴とす
る半導体装置。 ３）特許請求の範囲第（１）項記載の半導体装置におい
て前記第２の半導体領域は前記第１の半導体領域の多数
キャリアおよび少数キャリアに対してエネルギバリアを
形成するが、前記導電領域との間の多数キャリアに対す
るエネルギバリアは、前記第１の半導体領域との間のエ
ネルギバリアより小さくなるように原子構成を変化させ
たことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069634A JPS62224969A (ja) | 1986-03-27 | 1986-03-27 | 半導体装置 |
| US07/030,747 US4811070A (en) | 1986-03-27 | 1987-03-27 | Heterojunction bipolar transistor with inversion layer base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069634A JPS62224969A (ja) | 1986-03-27 | 1986-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62224969A true JPS62224969A (ja) | 1987-10-02 |
| JPH0459785B2 JPH0459785B2 (ja) | 1992-09-24 |
Family
ID=13408487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069634A Granted JPS62224969A (ja) | 1986-03-27 | 1986-03-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4811070A (ja) |
| JP (1) | JPS62224969A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2533541B2 (ja) * | 1987-06-08 | 1996-09-11 | 株式会社日立製作所 | ヘテロ接合バイポ−ラトランジスタ |
| US5311068A (en) * | 1991-05-22 | 1994-05-10 | General Electric Company | Solid-state energy meter with time-of-use rate scheduling and load control circuit |
| KR100275757B1 (ko) | 1998-08-31 | 2001-01-15 | 김덕중 | 반도체 정류 소자 및 이를 제조하는 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127861A (en) * | 1977-09-26 | 1978-11-28 | International Business Machines Corporation | Metal base transistor with thin film amorphous semiconductors |
| US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
| JPS59227161A (ja) * | 1983-05-25 | 1984-12-20 | アメリカン・テレフォン・アンド・テレグラフ・カムパニー | バイポ−ラトランジスタ |
| JPH0750714B2 (ja) * | 1984-01-30 | 1995-05-31 | 日本電気株式会社 | バイポーラトランジスタ |
| EP0177246B1 (en) * | 1984-09-29 | 1988-08-17 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor and method of manufacturing the same |
| JPH063806B2 (ja) * | 1985-06-20 | 1994-01-12 | 株式会社東芝 | ヘテロ接合バイポ−ラトランジスタ |
| US4686550A (en) * | 1984-12-04 | 1987-08-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction semiconductor devices having a doping interface dipole |
| US4691215A (en) * | 1985-01-09 | 1987-09-01 | American Telephone And Telegraph Company | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter |
-
1986
- 1986-03-27 JP JP61069634A patent/JPS62224969A/ja active Granted
-
1987
- 1987-03-27 US US07/030,747 patent/US4811070A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4811070A (en) | 1989-03-07 |
| JPH0459785B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442194A (en) | Room-temperature tunneling hot-electron transistor | |
| JPH0435904B2 (ja) | ||
| Martinez et al. | On the mobility of polycrystalline semiconductors | |
| JPH0691263B2 (ja) | 半導体装置の製造方法 | |
| JPS5946103B2 (ja) | トランジスタ | |
| JPS58114455A (ja) | 半導体装置 | |
| Schreiber et al. | Si/SiGe heterojunction bipolar transistors with current gains up to 5000 | |
| JPS6164164A (ja) | バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 | |
| US4035824A (en) | Semiconductor device stabilized by an insulating layer formed on a semiconductor region having a low impurity concentration | |
| EP0200933A1 (en) | Heterojunction transistor having bipolar characteristics | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPS62224969A (ja) | 半導体装置 | |
| JPS58192384A (ja) | 半導体素子 | |
| EP0036501A1 (en) | Semiconductor inversion layer transistor | |
| Rhee et al. | SiGe resonant tunneling hot‐carrier transistor | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| US3358158A (en) | Semiconductor devices | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS59181069A (ja) | 半導体装置 | |
| JP3001601B2 (ja) | 半導体装置 | |
| Lather | Study of Semiconductor Devices | |
| JPH02280338A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2740166B2 (ja) | 半導体積層構造 | |
| Hogarth | The transistor-its invention and its current prospects | |
| JPH07263708A (ja) | トンネルトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |