JPH02280338A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH02280338A JPH02280338A JP10010689A JP10010689A JPH02280338A JP H02280338 A JPH02280338 A JP H02280338A JP 10010689 A JP10010689 A JP 10010689A JP 10010689 A JP10010689 A JP 10010689A JP H02280338 A JPH02280338 A JP H02280338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- ingaas
- inp
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 9
- 240000002329 Inga feuillei Species 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 24
- 238000009826 distribution Methods 0.000 abstract description 9
- 230000007704 transition Effects 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229910052790 beryllium Inorganic materials 0.000 description 4
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明はヘテロ接合バイポーラトランジスタに関するも
のである。
のである。
〔従来の技術]
ヘテロ接合バイポーラトランジスタ(HBT)は大きな
電流駆動能力と優れた高周波特性を併せもつ次世代の超
高速デバイスとして注目されている。ヘテロ接合バイポ
ーラトランジスタの高周波特性を決める遅延時間は、寄
生容量の充電時間と、少数キャリアのベース走行時間と
、コレクタ空乏層走行時間との総和からなるが、各々の
要素は遅延時間全体の約1/3程度の大きさになってい
る。
電流駆動能力と優れた高周波特性を併せもつ次世代の超
高速デバイスとして注目されている。ヘテロ接合バイポ
ーラトランジスタの高周波特性を決める遅延時間は、寄
生容量の充電時間と、少数キャリアのベース走行時間と
、コレクタ空乏層走行時間との総和からなるが、各々の
要素は遅延時間全体の約1/3程度の大きさになってい
る。
最近は素子加工技術の進歩により寄生容量や寄生抵抗の
低減が進んでいる他、ベース層をより薄膜化するととも
に不純物濃度を非常に大きくする結晶成長技術の進歩に
より、ベース抵抗を増やすことなくベース走行時間の短
縮が可能になっている。従ってコレクタ空乏層走行時間
が素子内の遅延時間の中で相対的に大きくなっており、
その低減かヘテロ接合バイポーラトランジスタを高性能
化する上で主要な課題になっている。
低減が進んでいる他、ベース層をより薄膜化するととも
に不純物濃度を非常に大きくする結晶成長技術の進歩に
より、ベース抵抗を増やすことなくベース走行時間の短
縮が可能になっている。従ってコレクタ空乏層走行時間
が素子内の遅延時間の中で相対的に大きくなっており、
その低減かヘテロ接合バイポーラトランジスタを高性能
化する上で主要な課題になっている。
現在、超高速デバイスとして主として研究されているヘ
テロ接合バイポーラトランジスタはA!G a A s
/ G a A s系であるが、InPを基板とする
ヘテロ接合バイポーラトランジスタは、InPに格子整
合する半導体のエネルギー・バンドギャップが光フアイ
バ通信用の光波長領域(1,3〜1.55μm)をカバ
ーすることから発光・受光素子と格子定数上の互換性を
持っており、光通信用IC(OEIC)への応用が期待
されている。InPに格子整合する半導体の中で代表的
なr nGaAsは、GaAsと比較して電子輸送特性
に優れていること、電極との接触抵抗が小さいことなど
から、高周波特性に優れたヘテロ接合バイポーラトラン
ジスタ用の半導体材料としても有望である。
テロ接合バイポーラトランジスタはA!G a A s
/ G a A s系であるが、InPを基板とする
ヘテロ接合バイポーラトランジスタは、InPに格子整
合する半導体のエネルギー・バンドギャップが光フアイ
バ通信用の光波長領域(1,3〜1.55μm)をカバ
ーすることから発光・受光素子と格子定数上の互換性を
持っており、光通信用IC(OEIC)への応用が期待
されている。InPに格子整合する半導体の中で代表的
なr nGaAsは、GaAsと比較して電子輸送特性
に優れていること、電極との接触抵抗が小さいことなど
から、高周波特性に優れたヘテロ接合バイポーラトラン
ジスタ用の半導体材料としても有望である。
しかしA E G a A s / G a A s系
ヘテロ接合バイポーラトランジスタの高周波特性を大幅
に凌ぐ素子の実現のためには、I nGaAs系ヘテロ
接合バイポーラトランジスタに適したコレクタ構造が必
要である。
ヘテロ接合バイポーラトランジスタの高周波特性を大幅
に凌ぐ素子の実現のためには、I nGaAs系ヘテロ
接合バイポーラトランジスタに適したコレクタ構造が必
要である。
第8図はA I G a A s / G a A S
ヘテロ接合バイポーラトランジスタを例にとった従来
のエネルギー・バンド構造を示す図である。この従来例
においては、半鉋縁性GaAs基板上に、n”−GaA
s(Si不純物)温度; 5 Xl018cm−3)か
らなる厚み500r+mのコレクタ・コンタクト層2、
nGaAs層(Si不純物濃度i 5 X10X10l
6’)からなる厚み500nmのコレクタ層3、p”−
GaAs (Be不純物濃度; 3 XIO”cm−’
)からなる厚み1100nのベース層4、n−A 16
4.G a O,75As(Si不純物濃度; 3 X
IO”cmづ)からなる厚み200nmのエミッタ層5
、n−A/2XGa、−、As(Si不純物濃度: 5
XIOIIlcm−’)からなる厚み50nmの組成
傾斜層、n”−GaAs (Si不純物濃度; 5 X
IO”cm−’)からなる厚み1100nのエミッタ・
コンタクト層が順次成長された構造になっている。
ヘテロ接合バイポーラトランジスタを例にとった従来
のエネルギー・バンド構造を示す図である。この従来例
においては、半鉋縁性GaAs基板上に、n”−GaA
s(Si不純物)温度; 5 Xl018cm−3)か
らなる厚み500r+mのコレクタ・コンタクト層2、
nGaAs層(Si不純物濃度i 5 X10X10l
6’)からなる厚み500nmのコレクタ層3、p”−
GaAs (Be不純物濃度; 3 XIO”cm−’
)からなる厚み1100nのベース層4、n−A 16
4.G a O,75As(Si不純物濃度; 3 X
IO”cmづ)からなる厚み200nmのエミッタ層5
、n−A/2XGa、−、As(Si不純物濃度: 5
XIOIIlcm−’)からなる厚み50nmの組成
傾斜層、n”−GaAs (Si不純物濃度; 5 X
IO”cm−’)からなる厚み1100nのエミッタ・
コンタクト層が順次成長された構造になっている。
コレクタ層3に広がる約200nmのコレクタ空乏Q3
dには、外部コレクタ・バイアスを除いてもGaAsの
エネルギー・ハンドギヤツブの大きさ約1.4ボルトの
電圧がかかるため、ベース層4を通過した電子13はコ
レクタ空乏層3dに入ると即強電界の影響を受け、大き
い有効質量を有する伝導帯のサテライト・バレー9へ遷
移し、以後コレクタ空乏1ii3dの大部分の区間をサ
テライト・ハレー9の大きな有効質量で決まる遅い速度
で走行する(図中13′の位置)。なお第8図において
、8は伝導帯の底、lOは価電子帯の上限、14b、
14Cはフェルミ単位をそれぞれ示している。この従来
例のヘテロ接合バイポーラトランジスタに才汽)では、
上記のバレー間遷移に起因する長いコレクタ空乏層走行
時間が素子の高周波特性を著しく制限している。
dには、外部コレクタ・バイアスを除いてもGaAsの
エネルギー・ハンドギヤツブの大きさ約1.4ボルトの
電圧がかかるため、ベース層4を通過した電子13はコ
レクタ空乏層3dに入ると即強電界の影響を受け、大き
い有効質量を有する伝導帯のサテライト・バレー9へ遷
移し、以後コレクタ空乏1ii3dの大部分の区間をサ
テライト・ハレー9の大きな有効質量で決まる遅い速度
で走行する(図中13′の位置)。なお第8図において
、8は伝導帯の底、lOは価電子帯の上限、14b、
14Cはフェルミ単位をそれぞれ示している。この従来
例のヘテロ接合バイポーラトランジスタに才汽)では、
上記のバレー間遷移に起因する長いコレクタ空乏層走行
時間が素子の高周波特性を著しく制限している。
第9図はInPを基板とするヘテロ接合バイポーラトラ
ンジスタの従来例として、I n P / l nG
a A s / I n Pダブル・ヘテロ接合バイポ
ーラトランジスタのエネルギー・ハンド構造を示す図で
ある。コレクタ層3に用いられているrnPはサテライ
ト・バレー9が0.74eVと高いエネルギー位置に存
在するため、I nGaAsからなるコレクタ層を用い
る場合より有利である。ところがコレクタ空乏層に生じ
る電圧降下11は、I ncaASのエネルギー・バン
ドギャップEgの大きさ0.75eVとT n G a
A s / I n Pの伝導帯エネルギー不連続の
大きさΔEc約0.4eV 七の和で決まる1、15ボ
ルトと大きいため、第8図の場合と同様コレクタ空乏層
走行時間が短くならない。なお第9図において、14e
はフェルミ単位を示している。
ンジスタの従来例として、I n P / l nG
a A s / I n Pダブル・ヘテロ接合バイポ
ーラトランジスタのエネルギー・ハンド構造を示す図で
ある。コレクタ層3に用いられているrnPはサテライ
ト・バレー9が0.74eVと高いエネルギー位置に存
在するため、I nGaAsからなるコレクタ層を用い
る場合より有利である。ところがコレクタ空乏層に生じ
る電圧降下11は、I ncaASのエネルギー・バン
ドギャップEgの大きさ0.75eVとT n G a
A s / I n Pの伝導帯エネルギー不連続の
大きさΔEc約0.4eV 七の和で決まる1、15ボ
ルトと大きいため、第8図の場合と同様コレクタ空乏層
走行時間が短くならない。なお第9図において、14e
はフェルミ単位を示している。
第10図はコレクタ層3にInGaAsを用いたヘテロ
接合バイポーラトランジスタの従来例を示す図である。
接合バイポーラトランジスタの従来例を示す図である。
この場合コレクタ空乏層にかかる電圧降下11は0.7
5ボルトと小さいが、サテライト・バレー9のエネルギ
ー高さ0.55eVがInPの0.74eVと比較して
低く、やはりサテライト・バレー9への遷移のためコレ
クタ層走行時間が短くならない。
5ボルトと小さいが、サテライト・バレー9のエネルギ
ー高さ0.55eVがInPの0.74eVと比較して
低く、やはりサテライト・バレー9への遷移のためコレ
クタ層走行時間が短くならない。
この問題を解決するためにA I G a A S /
G aAS系ヘテロ接合バイポーラトランジスタにつ
いて提案されているコレクタ構造を第11図を用いて説
明する。このヘテロ接合バイポーラトランジスタはコレ
クタ構造のみ上記構造と異なっており、n”−GaAs
(Si不純物濃度; 5 XIO”cm−’)からな
る厚み500nmのコレクタ・コンタクト層2と1−G
aAsからなる厚み200nmのコレクタ層31との間
にp”−GaAs (Be不純物濃度;2 X 10’
8cm−’ )の厚み20nmの極薄膜P型シート層
3pを挟んだコレクタ構造になっている。膜厚が十分薄
いため完全空乏化しているp型シート層3Pに生じる負
に帯電したベリリウム不純物イオン15は、電子のポテ
ンシャルを局所的に引き上げる役目をはたしている。そ
の結果、全コレクタ層にかかる電圧は、その大部分がP
型シート層3pとn”−GaAsコレクタ・コンタクト
層2の間にかかることになり、200nmのi −G
a A sコレクタ層31にかかる電界強度は大幅に1
表相される。
G aAS系ヘテロ接合バイポーラトランジスタにつ
いて提案されているコレクタ構造を第11図を用いて説
明する。このヘテロ接合バイポーラトランジスタはコレ
クタ構造のみ上記構造と異なっており、n”−GaAs
(Si不純物濃度; 5 XIO”cm−’)からな
る厚み500nmのコレクタ・コンタクト層2と1−G
aAsからなる厚み200nmのコレクタ層31との間
にp”−GaAs (Be不純物濃度;2 X 10’
8cm−’ )の厚み20nmの極薄膜P型シート層
3pを挟んだコレクタ構造になっている。膜厚が十分薄
いため完全空乏化しているp型シート層3Pに生じる負
に帯電したベリリウム不純物イオン15は、電子のポテ
ンシャルを局所的に引き上げる役目をはたしている。そ
の結果、全コレクタ層にかかる電圧は、その大部分がP
型シート層3pとn”−GaAsコレクタ・コンタクト
層2の間にかかることになり、200nmのi −G
a A sコレクタ層31にかかる電界強度は大幅に1
表相される。
従ってコレクタ層に入った電子13は電界によってサテ
ライト・バレー9へ遷移することなく、適度な電界強度
に駆動されながら高速度でコレクタ層31を通過する。
ライト・バレー9へ遷移することなく、適度な電界強度
に駆動されながら高速度でコレクタ層31を通過する。
なお第11図において、12はサテライト・バレーの高
さを示している。
さを示している。
以上に述べたように電子のコレクタ空乏層走行時間を決
める要因は主としてコレクタ空乏層内電界強度と、半導
体固有のサテライト・バレーのエネルギー高さとの二つ
で与えられる。ヘテロ接合バイポーラトランジスタの高
周波特性を改善するためには前音はあまり強過ぎず適度
な強度を持つことが必要で、後者は大きいほど良い。
める要因は主としてコレクタ空乏層内電界強度と、半導
体固有のサテライト・バレーのエネルギー高さとの二つ
で与えられる。ヘテロ接合バイポーラトランジスタの高
周波特性を改善するためには前音はあまり強過ぎず適度
な強度を持つことが必要で、後者は大きいほど良い。
(発明が解決しようとする課題〕
上記のようなi−コレクタ層とn゛−コレクタ・コンタ
クト層との間に極薄′fip ”層を挿入するi−p”
−n”構造は、両側において不純物が高濃度にドープさ
れたpn接合をもつためコレクタ耐圧が低下することが
懸念される。A1GaAs/GaAs系ヘテロ接合バイ
ポーラトランジスタのように比較的エネルギー・バンド
ギャップの大きい半導体材料を用いる場合はそれほど深
刻な問題はないが、例えば第10図のようにコレクタ層
にエネルギー位置〈ンドギャンプの小さなT nGaA
sを用いたヘテロ接合バイポーラトランジスタにおいて
は、前記のようなコレクタ構造の適用は困難である。
クト層との間に極薄′fip ”層を挿入するi−p”
−n”構造は、両側において不純物が高濃度にドープさ
れたpn接合をもつためコレクタ耐圧が低下することが
懸念される。A1GaAs/GaAs系ヘテロ接合バイ
ポーラトランジスタのように比較的エネルギー・バンド
ギャップの大きい半導体材料を用いる場合はそれほど深
刻な問題はないが、例えば第10図のようにコレクタ層
にエネルギー位置〈ンドギャンプの小さなT nGaA
sを用いたヘテロ接合バイポーラトランジスタにおいて
は、前記のようなコレクタ構造の適用は困難である。
一方、第9図のようにコレクタ層にエネルギー・バンド
ギャップの比較的大きなInPを用いた場合は製造上の
問題がある。すなわちInPは極薄膜結晶成長の制御性
に傳れたMB2法では結晶成長できず、またInPの成
長に一般によく用いられる有機金属気相成長法(MOC
VD法)では不純物を20nm程度という極薄膜の中に
閉じ込めることはできず、従ってInPを用いたi−p
”n°構造は技術的な困難を伴う。
ギャップの比較的大きなInPを用いた場合は製造上の
問題がある。すなわちInPは極薄膜結晶成長の制御性
に傳れたMB2法では結晶成長できず、またInPの成
長に一般によく用いられる有機金属気相成長法(MOC
VD法)では不純物を20nm程度という極薄膜の中に
閉じ込めることはできず、従ってInPを用いたi−p
”n°構造は技術的な困難を伴う。
本発明の目的は、上記課題を解決し、InPを基板とす
るInGaAs系ヘテロ接合バイポーラトランジスタの
コレクタ層走行時間を短縮するコレクタ層構造を提供す
ることにある。
るInGaAs系ヘテロ接合バイポーラトランジスタの
コレクタ層走行時間を短縮するコレクタ層構造を提供す
ることにある。
〔課題を解決するための手段]
本発明のヘテロ接合バイポーラトランジスタは、InP
基板上に、I nGaAsからなるコレクタ・コンタク
ト層、InPからなる半導体層を含むコレクタ層、少な
くとも前記コレクタ層側の端がTnC;aAsであるベ
ース層、エミッタ層、およびエミッタ・コンタクト層の
主要な半導体層が順次形成されていることを特徴とする
。
基板上に、I nGaAsからなるコレクタ・コンタク
ト層、InPからなる半導体層を含むコレクタ層、少な
くとも前記コレクタ層側の端がTnC;aAsであるベ
ース層、エミッタ層、およびエミッタ・コンタクト層の
主要な半導体層が順次形成されていることを特徴とする
。
本発明によれば、前記コレクタ層における厚みWcを有
する112層が、濃度N1の第1の導電型不純物を含む
層および濃度N2の第2の導電型不純物を含む層からな
り、濃度N1および濃度N2は、次式 ε: InP基板の誘電率 q;電荷素置 Eg : InGaAsのエネルギー・バンドギヤ・
ン フ゛ を満たすのが望ましい。
する112層が、濃度N1の第1の導電型不純物を含む
層および濃度N2の第2の導電型不純物を含む層からな
り、濃度N1および濃度N2は、次式 ε: InP基板の誘電率 q;電荷素置 Eg : InGaAsのエネルギー・バンドギヤ・
ン フ゛ を満たすのが望ましい。
また、ベース層はI nGaAsで構成することができ
る。
る。
また、コレクタ層は、ベース層側の端から順にI nG
aAs層と112層とで構成することができる。
aAs層と112層とで構成することができる。
また、ベース層とコレクタ層における112層とを、I
nGaAsからInPへ組成変化するにa X T
n 1−XA S YP l−Y組成傾斜層によりつな
くようにしても良い。
nGaAsからInPへ組成変化するにa X T
n 1−XA S YP l−Y組成傾斜層によりつな
くようにしても良い。
(作用]
本発明のヘテロ接合バイポーラトランジスタにおいては
、電子のコレクタ空乏層走行時間が決まる主要なコレク
タ区間は、サテライト・バレーのエネルギー位置の高い
InPからなっている。またベース層のコレクタ端とコ
レクタ・コンタクト層がInGaAsであるため、コレ
クタ層に斗、、′−る電圧降下は外部コレクタ・バイア
スを除くとInGaAsの小さなエネルギー・ハ゛ンド
ギャンプの大きさに過ぎず、従ってコレクタ層における
1石均電界強度が緩和される。また同じコレクタ層の電
圧降下でも電界強度を偏在させること(’pより、電子
エネルギーがサテライト・ハレーの高さよりも大きくな
らないよう電子エネルギー分布を制御することができる
。
、電子のコレクタ空乏層走行時間が決まる主要なコレク
タ区間は、サテライト・バレーのエネルギー位置の高い
InPからなっている。またベース層のコレクタ端とコ
レクタ・コンタクト層がInGaAsであるため、コレ
クタ層に斗、、′−る電圧降下は外部コレクタ・バイア
スを除くとInGaAsの小さなエネルギー・ハ゛ンド
ギャンプの大きさに過ぎず、従ってコレクタ層における
1石均電界強度が緩和される。また同じコレクタ層の電
圧降下でも電界強度を偏在させること(’pより、電子
エネルギーがサテライト・ハレーの高さよりも大きくな
らないよう電子エネルギー分布を制御することができる
。
これらの結果、電子がサテライト・ハレーへ遷移しない
で高速走行できるコレクタ区間は、従来のInGaAs
系ヘテロ接合バイポーラトランジスタの場合より大幅に
延長され、素子の高周波特性が改善される。
で高速走行できるコレクタ区間は、従来のInGaAs
系ヘテロ接合バイポーラトランジスタの場合より大幅に
延長され、素子の高周波特性が改善される。
以下本発明のヘテロ接合ハイアストランンスタの実施例
を説明する。
を説明する。
第1図において、半絶縁性1nP基板1上に有機金属気
相成長法(MOCVD法)によりInPに格子整合した
n”−InGaAs (S i不純物濃度; 5 X1
018cm−’)からなる厚み500r+mのコレクタ
・コンタクト層3 i、T)”−InGaAs(Be不
純物濃度; 3 X1019cm−″)からなる厚み2
00層mのエミッタ層5、n−GaxT n、−、As
Vp、 (X;O→1.Y;1→O,Si不純物濃度
; 5 XIOllIcm−3)からなる層50nmの
組成傾斜層5 g: n”−InGaAs (S ’+
不純物濃度;5XIO”cm−’)からなる厚み110
0nのエミッタ・コンタクト層6が順次成長された構造
になっている。
相成長法(MOCVD法)によりInPに格子整合した
n”−InGaAs (S i不純物濃度; 5 X1
018cm−’)からなる厚み500r+mのコレクタ
・コンタクト層3 i、T)”−InGaAs(Be不
純物濃度; 3 X1019cm−″)からなる厚み2
00層mのエミッタ層5、n−GaxT n、−、As
Vp、 (X;O→1.Y;1→O,Si不純物濃度
; 5 XIOllIcm−3)からなる層50nmの
組成傾斜層5 g: n”−InGaAs (S ’+
不純物濃度;5XIO”cm−’)からなる厚み110
0nのエミッタ・コンタクト層6が順次成長された構造
になっている。
なお第1図において、7cはコレクタ電極、7bはヘー
ス電極、7eは工3 ’7タ電穫、16は表面保護lり
である。
ス電極、7eは工3 ’7タ電穫、16は表面保護lり
である。
第2図は第1図のヘテロ接合バイポーラトランジスタの
主要部のエネルギー・ハンド構造を示す図である。図に
おいてベース層4とコレクタ・コンタクト層2とはI
nGaAsからなるため二11.・フタ層31における
電圧降下11は外部バイアスを除いて高々InGaAs
の小さなエネルギー、ギャップE8の大きさ0.75e
Vにすぎない。従ってコレクタ層31における電界強度
が抑えられ、さらにコレクタ層31をなすlnPのサテ
ライト ハレー9のエネルギー位置が高いことがら電子
13がハレー遷移をしないで高速走行できるコレクタ区
間は従来のI nGaAs系ヘテロ接合バイポーラトラ
ンジスタの場合より大幅に延長される。
主要部のエネルギー・ハンド構造を示す図である。図に
おいてベース層4とコレクタ・コンタクト層2とはI
nGaAsからなるため二11.・フタ層31における
電圧降下11は外部バイアスを除いて高々InGaAs
の小さなエネルギー、ギャップE8の大きさ0.75e
Vにすぎない。従ってコレクタ層31における電界強度
が抑えられ、さらにコレクタ層31をなすlnPのサテ
ライト ハレー9のエネルギー位置が高いことがら電子
13がハレー遷移をしないで高速走行できるコレクタ区
間は従来のI nGaAs系ヘテロ接合バイポーラトラ
ンジスタの場合より大幅に延長される。
なお第2図において、8は伝導帯の底、10は価電子帯
の上限、14b、 14cはフェルミ単位を示している
。
の上限、14b、 14cはフェルミ単位を示している
。
第3図は他の実施例であるヘテロ接合バイポーラトラン
ジスタの主要部のエネルギー・バンド構造を示す。第3
図においては、第2図におけるp”−InGaAsから
なるベース層4と1−rnPからなるコレクタ層31の
間にn−InGaAs(Si不純物濃度; 5 XIO
”cm−3)からなる厚1j 50 n mの第2のコ
レクタ層3nを設けている。
ジスタの主要部のエネルギー・バンド構造を示す。第3
図においては、第2図におけるp”−InGaAsから
なるベース層4と1−rnPからなるコレクタ層31の
間にn−InGaAs(Si不純物濃度; 5 XIO
”cm−3)からなる厚1j 50 n mの第2のコ
レクタ層3nを設けている。
これにより電子13がベース層4を走行中に光学フォノ
ン散乱などによりある程度の運動エネルギーを失っても
、コレクタ層31へ電子が到達できる割合を増やすこと
ができる。
ン散乱などによりある程度の運動エネルギーを失っても
、コレクタ層31へ電子が到達できる割合を増やすこと
ができる。
第4図はさらに他の実施例であるヘテロ接合バイポーラ
トランジスタの主要部のエネルギー・バンド構造を示す
。第4図においては、第2図におけるp”−InGaA
sからなるベース層4と1−InPからなるコレクタQ
3iとの間にi −GaXl nl−xASyPl−(
X ; 1−’−)0.Y ; O−+1)からなる厚
み50nmの組成傾斜コレクタ層3gを設けており、第
2図におけるベース層4とコレクタ層31との間に生じ
る伝導帯の不連続を消去している。これにより電子13
がベース層4を走行中に失う運動エネルギーが大きくて
も、電子はコレクタ層31へ到達することができる。
トランジスタの主要部のエネルギー・バンド構造を示す
。第4図においては、第2図におけるp”−InGaA
sからなるベース層4と1−InPからなるコレクタQ
3iとの間にi −GaXl nl−xASyPl−(
X ; 1−’−)0.Y ; O−+1)からなる厚
み50nmの組成傾斜コレクタ層3gを設けており、第
2図におけるベース層4とコレクタ層31との間に生じ
る伝導帯の不連続を消去している。これにより電子13
がベース層4を走行中に失う運動エネルギーが大きくて
も、電子はコレクタ層31へ到達することができる。
次に、コレクタ層のInPを低濃度の不純物でドープし
たヘテロ接合バイポーラトランジスタの実施例について
説明する。
たヘテロ接合バイポーラトランジスタの実施例について
説明する。
第5図は、−例であるヘテロ接合バイポーラトランジス
タのエネルギー・バンド構造を示す。第5図においては
、厚み200nmのInPコレクタ層の内、ベース側1
100nの区間3πはp型不純物であるベリリウムが、
コレクタ・コンタクト側100n100n区間3νはn
型不純物であるシリコンが各々3 X10IX10l6
ドープされている。
タのエネルギー・バンド構造を示す。第5図においては
、厚み200nmのInPコレクタ層の内、ベース側1
100nの区間3πはp型不純物であるベリリウムが、
コレクタ・コンタクト側100n100n区間3νはn
型不純物であるシリコンが各々3 X10IX10l6
ドープされている。
また第6図は、他の例であるヘテロ接合バイポーラトラ
ンジスタのエネルギー・バンド構造を示す。第6図にお
いては、逆にベース側1100nの区間3νはn型不純
物であるシリコンが、コレクタ・コンタクト側1100
nの区間3πはp型不純物であるベリリウムが各々3
X1016cm−3ドープされている。
ンジスタのエネルギー・バンド構造を示す。第6図にお
いては、逆にベース側1100nの区間3νはn型不純
物であるシリコンが、コレクタ・コンタクト側1100
nの区間3πはp型不純物であるベリリウムが各々3
X1016cm−3ドープされている。
第5図、第6図いずれの場合でも、これらの不純物濃度
が低いためベース・コレクタ間にバイアスがかかってい
ない状態でもInP層は空乏化しており、イオン化不純
物の空間電荷により電界分布の偏りが生じる。なお図中
、8i、 10i は不純物物がドープされていない場
合のエネルギー・バンド構造を表す。
が低いためベース・コレクタ間にバイアスがかかってい
ない状態でもInP層は空乏化しており、イオン化不純
物の空間電荷により電界分布の偏りが生じる。なお図中
、8i、 10i は不純物物がドープされていない場
合のエネルギー・バンド構造を表す。
第°2図、第5図および第6図において示したヘテロ接
合バイポーラトランジスタのコレクタ層内の電界分布の
様子を第7図に示す。第7図において16.17.18
は、各々第2図、第5図、第6図のInPコレクタ層内
の電界分布を表しており、Wcはコレクタ層の厚みを示
している。
合バイポーラトランジスタのコレクタ層内の電界分布の
様子を第7図に示す。第7図において16.17.18
は、各々第2図、第5図、第6図のInPコレクタ層内
の電界分布を表しており、Wcはコレクタ層の厚みを示
している。
第2図のヘテロ接合バイポーラトランジスタの場合、不
純物がドープされていないコレクタ層内の電界分布16
は全区間を通じて一定である。
純物がドープされていないコレクタ層内の電界分布16
は全区間を通じて一定である。
第5図のヘテロ接合バイポーラトランジスタの場合、コ
レクタ層内の電界分布は中央に偏在しており、端では電
界は弱くなっている。この場合コレクタ層前半から中央
にかける電界加速によりホットエレクトI]ン化した電
子はサテライト・ハレーへ遷移しやすい状態になってい
るため、コレクタ層後゛トの電界を抑えてサテライト・
バレーへの遷(多を防いている。
レクタ層内の電界分布は中央に偏在しており、端では電
界は弱くなっている。この場合コレクタ層前半から中央
にかける電界加速によりホットエレクトI]ン化した電
子はサテライト・ハレーへ遷移しやすい状態になってい
るため、コレクタ層後゛トの電界を抑えてサテライト・
バレーへの遷(多を防いている。
第6図のヘテロ接合バイポーラトランジスタの場合、コ
レクタ層内の電界分布はコレクタ層の端に偏在しており
、逆に中央では電界はほとんどなくなっている。この場
合コレクタ層のベースら・;11に偏在している電界で
電子をある程度加速し初期エネルギーを与えておいて、
コレクタ層の中央では電界を抑えることにより電子の高
速走行を維持させている。最後は電界強度が再度強くな
るが、コレクタ層のほとんどの区間を高速走行するため
コレクタ層走行時間全体に与える影うは小さい。
レクタ層内の電界分布はコレクタ層の端に偏在しており
、逆に中央では電界はほとんどなくなっている。この場
合コレクタ層のベースら・;11に偏在している電界で
電子をある程度加速し初期エネルギーを与えておいて、
コレクタ層の中央では電界を抑えることにより電子の高
速走行を維持させている。最後は電界強度が再度強くな
るが、コレクタ層のほとんどの区間を高速走行するため
コレクタ層走行時間全体に与える影うは小さい。
以上の各実施例においては、ベース構造として均一なエ
ネルギー・バンドギャップをもつInGaAsを用いた
が、例えばI n A l 1−XG a +−xAS
を用いた1頃斜エネルギー・バンドギャップ構造をもつ
ものでよい。結晶は格子整合系に限らず、ベース層をな
すI nC;aAsの組成を格子整合条件からずらした
歪ベースを存するヘテロ接合バイポーラトランジスタに
も本発明は適用できる。
ネルギー・バンドギャップをもつInGaAsを用いた
が、例えばI n A l 1−XG a +−xAS
を用いた1頃斜エネルギー・バンドギャップ構造をもつ
ものでよい。結晶は格子整合系に限らず、ベース層をな
すI nC;aAsの組成を格子整合条件からずらした
歪ベースを存するヘテロ接合バイポーラトランジスタに
も本発明は適用できる。
本発明によりInPを基板としたInGaAs系ヘテロ
接合バ・イボーラトランジスタのコレクタ空乏層走行時
間を大幅に短縮することができる。
接合バ・イボーラトランジスタのコレクタ空乏層走行時
間を大幅に短縮することができる。
第1図は本発明のヘテロ接合バイポーラトランジスタの
一実施例を示す構造断面図、 第2図は第1図のヘテロ接合バイポーラトランジスタ主
要部のエネルギー・バンド構造を示す図、第3図〜第6
図はそれぞれ他の実施例であるヘテロ接合バイポーラト
ランジスタ主要部のエネルギー・バンド構造を示す図、 第7図は本発明のヘテロ接合バイポーラトランジスタに
おけるコレクタ空乏層内の電界分布を示す図、 第8図〜第11図は従来のヘテロ接合バイポーラトラン
ジスタ主要部のエネルギー・バンド構造を示す図である
。 ・半絶縁性基板 ・コレクタ・コンタクト層 ・コレクタ層 ・・ベース層 ・・エミッタ層 ・・エミッタ・コンタクト層 7c・・・電極 ・・・伝導帯の底 ・・・伝導帯のサテライト・バレー ・・・価電子帯の上限 ・・・サテライト・ハレーの高さ ・・・バレー遷移しないで走行する電子・・・バレー遷
移した後走行する電子 14b、 14C・・・フェルミ準位 ・・・イオン化したベリリウム不純物 ・・・表面保護膜 1 ・ ・ ・ ・ 2 ・ ・ ・ ・ 3、31 4 ・ ・ ・ 5 ・ ・ ・ 6 ・ ・ ・ 7e、 7b 8 ・ ・ 9 ・ ・ 10・ ・ 12・ ・ 13・ ・ 13′ ・ 4a 15・ ・ 16・ ・
一実施例を示す構造断面図、 第2図は第1図のヘテロ接合バイポーラトランジスタ主
要部のエネルギー・バンド構造を示す図、第3図〜第6
図はそれぞれ他の実施例であるヘテロ接合バイポーラト
ランジスタ主要部のエネルギー・バンド構造を示す図、 第7図は本発明のヘテロ接合バイポーラトランジスタに
おけるコレクタ空乏層内の電界分布を示す図、 第8図〜第11図は従来のヘテロ接合バイポーラトラン
ジスタ主要部のエネルギー・バンド構造を示す図である
。 ・半絶縁性基板 ・コレクタ・コンタクト層 ・コレクタ層 ・・ベース層 ・・エミッタ層 ・・エミッタ・コンタクト層 7c・・・電極 ・・・伝導帯の底 ・・・伝導帯のサテライト・バレー ・・・価電子帯の上限 ・・・サテライト・ハレーの高さ ・・・バレー遷移しないで走行する電子・・・バレー遷
移した後走行する電子 14b、 14C・・・フェルミ準位 ・・・イオン化したベリリウム不純物 ・・・表面保護膜 1 ・ ・ ・ ・ 2 ・ ・ ・ ・ 3、31 4 ・ ・ ・ 5 ・ ・ ・ 6 ・ ・ ・ 7e、 7b 8 ・ ・ 9 ・ ・ 10・ ・ 12・ ・ 13・ ・ 13′ ・ 4a 15・ ・ 16・ ・
Claims (5)
- (1)InP基板上に、InGaAsからなるコレクタ
・コンタクト層、InPからなる半導体層を含むコレク
タ層、少なくとも前記コレクタ層側の端がInGaAs
であるベース層、エミッタ層、およびエミッタ・コンタ
クト層の主要な半導体層が順次形成されていることを特
徴とするヘテロ接合バイポーラトランジスタ。 - (2)請求項1記載のヘテロ接合バイポーラトランジス
タにおいて、 前記コレクタ層における厚みWcを有するInP層が、
濃度N1の第1の導電型不純物を含む層および濃度N2
の第2の導電型不純物を含む層からなり、濃度N1およ
び濃度N2は、次式 ▲数式、化学式、表等があります▼ ε:InP基板の誘電率 q:電荷素量 Eg:InGaAsのエネルギー・バンドギャップ を満たすことを特徴とするヘテロ接合バイポーラトラン
ジスタ。 - (3)請求項1または請求項2記載のヘテロ接合バイポ
ーラトランジスタにおいて、 ベース層がInGaAsからなることを特徴とするヘテ
ロ接合バイポーラトランジスタ。 - (4)請求項1または請求項2記載のヘテロ接合バイポ
ーラトランジスタにおいて、 コレクタ層が、ベース層側の端から順にInGaAs層
とInP層とからなることを特徴とするヘテロ接合バイ
ポーラトランジスタ。 - (5)請求項1または請求項2記載のヘテロ接合バイポ
ーラトランジスタにおいて、 ベース層とコレクタ層におけるInP層とが、InGa
AsからInPへ組成変化するGa_XIn_1_−_
XAs_YP_1_−_Y組成傾斜層によりつながれて
いることを特徴とするヘテロ接合バイポーラトランジス
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100106A JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100106A JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02280338A true JPH02280338A (ja) | 1990-11-16 |
JP2586640B2 JP2586640B2 (ja) | 1997-03-05 |
Family
ID=14265132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1100106A Expired - Lifetime JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2586640B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345097A (en) * | 1992-03-02 | 1994-09-06 | Matsushita Electric Industrial, Co., Ltd. | Heterojunction bipolar transistor including collector region of InP and method of fabricating the same |
US5572049A (en) * | 1995-04-14 | 1996-11-05 | Hughes Aircraft Company | Multi-layer collector heterojunction transistor |
US6707074B2 (en) | 2000-07-04 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and apparatus for driving the same |
JP2014123642A (ja) * | 2012-12-21 | 2014-07-03 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6231165A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合化合物半導体装置 |
JPS62139354A (ja) * | 1985-12-13 | 1987-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 |
JPS6396955A (ja) * | 1986-10-14 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 光電子集積回路の製造方法 |
-
1989
- 1989-04-21 JP JP1100106A patent/JP2586640B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6231165A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合化合物半導体装置 |
JPS62139354A (ja) * | 1985-12-13 | 1987-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 |
JPS6396955A (ja) * | 1986-10-14 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 光電子集積回路の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345097A (en) * | 1992-03-02 | 1994-09-06 | Matsushita Electric Industrial, Co., Ltd. | Heterojunction bipolar transistor including collector region of InP and method of fabricating the same |
US5572049A (en) * | 1995-04-14 | 1996-11-05 | Hughes Aircraft Company | Multi-layer collector heterojunction transistor |
US6707074B2 (en) | 2000-07-04 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and apparatus for driving the same |
JP2014123642A (ja) * | 2012-12-21 | 2014-07-03 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2586640B2 (ja) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
US4959696A (en) | Three terminal tunneling device and method | |
US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
US5059545A (en) | Three terminal tunneling device and method | |
Van Ruyven et al. | Electronic transport in graded-band-gap semiconductors | |
US4785340A (en) | Semiconductor device having doping multilayer structure | |
US4532533A (en) | Ballistic conduction semiconductor device | |
JPH02280338A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0312769B2 (ja) | ||
EP0216155A2 (en) | Three-terminal tunnelling device | |
JPS6354777A (ja) | 共振トンネル装置 | |
JPS6152990B2 (ja) | ||
JPH0337735B2 (ja) | ||
Singh et al. | A Review on Graphene Transistors | |
JPS60193382A (ja) | 半導体装置 | |
CN112331728B (zh) | 一种基于低维材料的波导晶体管探测器及其制备方法 | |
JPS59968A (ja) | 半導体装置 | |
US4719496A (en) | Repeated velocity overshoot semiconductor device | |
US5436469A (en) | Band minima transistor | |
JPH061783B2 (ja) | 半導体装置 | |
JPH0620142B2 (ja) | 半導体装置 | |
JP2740166B2 (ja) | 半導体積層構造 | |
JPH06101559B2 (ja) | 超格子電子素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |