JPS6396955A - 光電子集積回路の製造方法 - Google Patents
光電子集積回路の製造方法Info
- Publication number
- JPS6396955A JPS6396955A JP24343086A JP24343086A JPS6396955A JP S6396955 A JPS6396955 A JP S6396955A JP 24343086 A JP24343086 A JP 24343086A JP 24343086 A JP24343086 A JP 24343086A JP S6396955 A JPS6396955 A JP S6396955A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- substrate
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 240000002329 Inga feuillei Species 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- OKKJLVBELUTLKV-UHFFFAOYSA-N methanol Substances OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体レーザ等の発光素子と電気素子や光素
子を同一基板上に一体化した光電子集積回路の製造方法
に関するものである。
子を同一基板上に一体化した光電子集積回路の製造方法
に関するものである。
従来の技術
最近、半導体レーザとその駆動回路を同一基板上に一体
化した光電子集積回路等の開発が活発になってきた。そ
の目的は、第１にコンパクト化、第２に高速化、第３に
低コスト化があげられる。
化した光電子集積回路等の開発が活発になってきた。そ
の目的は、第１にコンパクト化、第２に高速化、第３に
低コスト化があげられる。
ここで基本的な半導体レーザとその駆動回路を一体化し
た光電子集積回路の概略素子構成の一例を第３図に示す
。半導体レーザは埋込み型（ＢＨ）を、駆動素子にヘテ
ロバイポーラトランジスタ（ＨＢＴ）を用いている。説
明を容易にするため用いる半導体材料をＩｎＧａＡｓＰ
、／ＩｎＰ系で説明する。
た光電子集積回路の概略素子構成の一例を第３図に示す
。半導体レーザは埋込み型（ＢＨ）を、駆動素子にヘテ
ロバイポーラトランジスタ（ＨＢＴ）を用いている。説
明を容易にするため用いる半導体材料をＩｎＧａＡｓＰ
、／ＩｎＰ系で説明する。
半絶縁性ＩｎＰ基板１上にｎ型ＩｎＧａＡｓＰ層２（厚
み約１μｍ）、ｎ型ＩｎＰクラッド層３（厚み約３μ！
１１）、ＩｎＧａＡｓＰ活性層４（厚み約０．２／ｊｍ
χｐ型ＩｎＰクラッド層６（厚み約２．ｓμｍ）、ｐ型
ＩｎＧ４ＡｇＰｒ ｙタクト層６（厚み約Ｏ，Ｓμｍ）
からなるメサ型半導体層の両側にｐ型１ｎＰ層ア（厚み
約０．５μｍ）、ｎ型ＩｎＰ層８（厚み約２μｍ）を積
層して、電流ブロック（阻止）と活性層からの光の閉じ
込めを行なっている。電極の取り出しは、＋側はｐ型Ｉ
ｎＧａＡｓＰコンタクト層ｅ上にｐ型電極９を、−側は
、ｐ。
み約１μｍ）、ｎ型ＩｎＰクラッド層３（厚み約３μ！
１１）、ＩｎＧａＡｓＰ活性層４（厚み約０．２／ｊｍ
χｐ型ＩｎＰクラッド層６（厚み約２．ｓμｍ）、ｐ型
ＩｎＧ４ＡｇＰｒ ｙタクト層６（厚み約Ｏ，Ｓμｍ）
からなるメサ型半導体層の両側にｐ型１ｎＰ層ア（厚み
約０．５μｍ）、ｎ型ＩｎＰ層８（厚み約２μｍ）を積
層して、電流ブロック（阻止）と活性層からの光の閉じ
込めを行なっている。電極の取り出しは、＋側はｐ型Ｉ
ｎＧａＡｓＰコンタクト層ｅ上にｐ型電極９を、−側は
、ｐ。
ｎ型Ｉｎｐ層７，８をｎ型ＩｎＧａ人ｓＰ層２をエツチ
ングストッパーに用いてｎ型ＩｎＰ層３までＩｎＰとＩ
ｎＧａＡｓＰ ノ選択エツチング液であるＨＯＩ／Ｈ３
ＰＯ４系液でエツチングして、ｎ型１ｎＧａＡｓＰ層２
を露出させてｎ型電極１０を形成する。一方ＨＢＴ部は
、半導体レーザの埋込み層７．８およびｎ型ＩｎＰクラ
ッド層３を前述と同様に選択エツチング液を用いてエツ
チングしてｎ型ＩｎＧａムｓＰ層２を露出させ、次にｎ
型ＩｎＧａ人ｓＰ層２上にｎ型ＩｎＰ：ｒレクタ層１１
（厚み約１μ！１１）、ｐ型ＩｎＧａＡｓＰベース層１
２（厚み約０．２ μｍ ）、ｎ型１ｎＰ エミツタ層
１３（厚み約０．５μｍ）を順次形成し、各電極に対し
て、それぞれ選択エツチング液を用いてベース層、コレ
クタ層表面を露出させて電極１４，１５．１６を形成す
る。
ングストッパーに用いてｎ型ＩｎＰ層３までＩｎＰとＩ
ｎＧａＡｓＰ ノ選択エツチング液であるＨＯＩ／Ｈ３
ＰＯ４系液でエツチングして、ｎ型１ｎＧａＡｓＰ層２
を露出させてｎ型電極１０を形成する。一方ＨＢＴ部は
、半導体レーザの埋込み層７．８およびｎ型ＩｎＰクラ
ッド層３を前述と同様に選択エツチング液を用いてエツ
チングしてｎ型ＩｎＧａムｓＰ層２を露出させ、次にｎ
型ＩｎＧａ人ｓＰ層２上にｎ型ＩｎＰ：ｒレクタ層１１
（厚み約１μ！１１）、ｐ型ＩｎＧａＡｓＰベース層１
２（厚み約０．２ μｍ ）、ｎ型１ｎＰ エミツタ層
１３（厚み約０．５μｍ）を順次形成し、各電極に対し
て、それぞれ選択エツチング液を用いてベース層、コレ
クタ層表面を露出させて電極１４，１５．１６を形成す
る。
このような従来の素子において作製上、とりわけフォト
リソグラフィーや配線が困難で、歩留りや性能の低下を
まねいている。その理由は第３図を見てわかるように各
素子とも段差が多く、また大きいということがいえる。
リソグラフィーや配線が困難で、歩留りや性能の低下を
まねいている。その理由は第３図を見てわかるように各
素子とも段差が多く、また大きいということがいえる。
例えば半導体レーザ部においては、ｐ、ｎ型電極９，１
ｏ間の高さの差は約６μｍ存在する。ＨＢＴ部において
はエミッタ、コレクタ電極間の段差が一番大きく約１．
７μｍもある。このような段差があると前述のようにフ
ォトリングラフイープロセスにおいてはマスク精度がず
れたり、ピントの合わせ精度にも問題が生じ、一方配線
においては段差角部で段切れが発生し、プロセス上、そ
のトラブルは大なるものがある。
ｏ間の高さの差は約６μｍ存在する。ＨＢＴ部において
はエミッタ、コレクタ電極間の段差が一番大きく約１．
７μｍもある。このような段差があると前述のようにフ
ォトリングラフイープロセスにおいてはマスク精度がず
れたり、ピントの合わせ精度にも問題が生じ、一方配線
においては段差角部で段切れが発生し、プロセス上、そ
のトラブルは大なるものがある。
発明が解決しようとする問題点
上述のように従来の光集積回路においては、その素子構
造に大きな段差が多数あるため作製プロセスにおいてか
なシの問題点を生じている。そこで本発明では段差が小
さくかつ少ない素子の製造方法を提供するものである。
造に大きな段差が多数あるため作製プロセスにおいてか
なシの問題点を生じている。そこで本発明では段差が小
さくかつ少ない素子の製造方法を提供するものである。
問題点を解決するだめの手段
前述の問題点である段差部を緩和するため、活性層を有
するＤＨウヱハーに２つのストライプ状の溝を平行に堀
ってメサを形成して前記溝に電流ブロック層を埋めて前
記メサ部を半導体レーザ部とし、前記メサの両側に存す
るＤＨ半導体層領域に電気素子や光デバイス等の付加素
子を形成する際、前記ＤＨ半導体層に存する活性層半導
体を選択エツチングストッパ一層として用いて、前記活
性層上もしくは前記活性層下の半導体層上に前記付加素
子のだめの半導体層もしくは絶縁膜もしくは金属を形成
して前記付加素子を作製して、前記半導体レーザと前記
付加素子間の段差を低減する。
するＤＨウヱハーに２つのストライプ状の溝を平行に堀
ってメサを形成して前記溝に電流ブロック層を埋めて前
記メサ部を半導体レーザ部とし、前記メサの両側に存す
るＤＨ半導体層領域に電気素子や光デバイス等の付加素
子を形成する際、前記ＤＨ半導体層に存する活性層半導
体を選択エツチングストッパ一層として用いて、前記活
性層上もしくは前記活性層下の半導体層上に前記付加素
子のだめの半導体層もしくは絶縁膜もしくは金属を形成
して前記付加素子を作製して、前記半導体レーザと前記
付加素子間の段差を低減する。
作用
以上のようにして段差を低減することにより、（’ｌプ
ロセスにおいて、フォトリソグラフィーや配線等の各種
の工程が容易になり、光電子集積回路の歩留りや性能が
向上する。
ロセスにおいて、フォトリソグラフィーや配線等の各種
の工程が容易になり、光電子集積回路の歩留りや性能が
向上する。
実施例
以下本発明の一実施例を示す。第１図は本発明の一実施
例方法により作成された光電子集積回路（ＩｎＧａＡｓ
Ｐ ／ ＩｎＰ系化合物半導体を用いた構造）の断面図
である。２０は半絶縁性１ｎＰ基板、２１はｎ型ＩｎＰ
クラッド層（厚み約２μｍ）、２２はＩｎＧａＡｓＰ活
性層（厚み約０．２ ｐｍ ）、２３はｐ型ＩｎＰクラ
ッド層（厚み約１μｍ）、２４はｐｆｉＩｎＰ第２クラ
ッド層（厚み約１μｍ）、２６はｐ型ＩｒＧａＡｓＰコ
ンタクト層（厚み約ｏ、ｓμｍ）、２６はｐ型１ｎＰ埋
込み層（厚み約ｏ、ｓμｍ）、２７はｎ型ＩｎＰＭ込み
層（厚み約ｏ、ｓμｍ）、２８はｎ型ＸｎＰ−ｔｖり２
層（厚み約１μ！１１）、２９はｐ型ＩｎＧａＡｇＰベ
ース層（厚み約ｏ、２μｍ）、３ｏはｎ型ＩｎＰ ”ｒ
−ミッタ層（厚み約０．５μｍ）、３１はｐ型拡散分離
領域、３２．３３は半導体レーザのｎ型、ｐ型電極、３
４．３Ｅ５，３６はＨＢＴのコレクタ、ペース。
例方法により作成された光電子集積回路（ＩｎＧａＡｓ
Ｐ ／ ＩｎＰ系化合物半導体を用いた構造）の断面図
である。２０は半絶縁性１ｎＰ基板、２１はｎ型ＩｎＰ
クラッド層（厚み約２μｍ）、２２はＩｎＧａＡｓＰ活
性層（厚み約０．２ ｐｍ ）、２３はｐ型ＩｎＰクラ
ッド層（厚み約１μｍ）、２４はｐｆｉＩｎＰ第２クラ
ッド層（厚み約１μｍ）、２６はｐ型ＩｒＧａＡｓＰコ
ンタクト層（厚み約ｏ、ｓμｍ）、２６はｐ型１ｎＰ埋
込み層（厚み約ｏ、ｓμｍ）、２７はｎ型ＩｎＰＭ込み
層（厚み約ｏ、ｓμｍ）、２８はｎ型ＸｎＰ−ｔｖり２
層（厚み約１μ！１１）、２９はｐ型ＩｎＧａＡｇＰベ
ース層（厚み約ｏ、２μｍ）、３ｏはｎ型ＩｎＰ ”ｒ
−ミッタ層（厚み約０．５μｍ）、３１はｐ型拡散分離
領域、３２．３３は半導体レーザのｎ型、ｐ型電極、３
４．３Ｅ５，３６はＨＢＴのコレクタ、ペース。
エミッタの電極を示す。素子構成は第３図と同様、半導
体レーザとＨＢＴからなっている。ＨＢＴ部は半導体レ
ーザの電流ブロッキング層の一部の領域を使って、表面
から活性層２２まで選択エツチングで取り除いて、ｎｐ
ＩｎＰクラッド層２１上にコレクタ層２８．ベース層２
９．エミツタ層３゜を形成している。したがって半導体
レーザとＨＢＴの表面の段差は最大で、いわゆる半導体
レーザのコンタクト層２５表面とＨＢＴ部のコレクタ層
２８の表面の間の高さの差は、約１．５μｍ程度で従来
の第３図の構造のものと比べ格段に小さくなっている。
体レーザとＨＢＴからなっている。ＨＢＴ部は半導体レ
ーザの電流ブロッキング層の一部の領域を使って、表面
から活性層２２まで選択エツチングで取り除いて、ｎｐ
ＩｎＰクラッド層２１上にコレクタ層２８．ベース層２
９．エミツタ層３゜を形成している。したがって半導体
レーザとＨＢＴの表面の段差は最大で、いわゆる半導体
レーザのコンタクト層２５表面とＨＢＴ部のコレクタ層
２８の表面の間の高さの差は、約１．５μｍ程度で従来
の第３図の構造のものと比べ格段に小さくなっている。
一方、半導体レーザにおけるｎ型クラッド層の電極３２
に対しては、ＨＢＴと同様、活性層２２まで溝３７を堀
り込んで、そのコンタクト層２６からの段差は約２．８
μｍとなり従来の構造より小さくなり、この程度の段差
であればバイアメタルを用いてＡｕを溝３７に埋込んで
表面の平坦化することが可能となる。また同様にコレク
タ電極斜に対しても、コレクタ層２８よりもｎ型クラッ
ド層２１の方が電子濃度が高いので図のようにｎ型クラ
ッド層２１まで溝を堀り込んでムＵのバイアメタル埋込
みをして表面の平坦化を行なっている。
に対しては、ＨＢＴと同様、活性層２２まで溝３７を堀
り込んで、そのコンタクト層２６からの段差は約２．８
μｍとなり従来の構造より小さくなり、この程度の段差
であればバイアメタルを用いてＡｕを溝３７に埋込んで
表面の平坦化することが可能となる。また同様にコレク
タ電極斜に対しても、コレクタ層２８よりもｎ型クラッ
ド層２１の方が電子濃度が高いので図のようにｎ型クラ
ッド層２１まで溝を堀り込んでムＵのバイアメタル埋込
みをして表面の平坦化を行なっている。
また素子間分離に対しては、従来の第３図の構造では半
導体レーザとＨＢＴ等の構成素子間の電気的分離の問題
から、各素子の間を半絶縁性基板１までメサエッチング
して絶縁する方法をとっていた。そしてメサエッチング
の精度を上げるために基板１とｎ型クラッド層３の間に
ｎ型ＩｎＧａＡｓＰ層２を形成してエツチングストッパ
ーとしている。
導体レーザとＨＢＴ等の構成素子間の電気的分離の問題
から、各素子の間を半絶縁性基板１までメサエッチング
して絶縁する方法をとっていた。そしてメサエッチング
の精度を上げるために基板１とｎ型クラッド層３の間に
ｎ型ＩｎＧａＡｓＰ層２を形成してエツチングストッパ
ーとしている。
しかしながら本発明の実施例においては、ｐ型拡散領域
３１を形成することによって電気的分離は可能なため、
従来のメサ分離は必要とせず平坦化が達成される。
３１を形成することによって電気的分離は可能なため、
従来のメサ分離は必要とせず平坦化が達成される。
次に本発明の実施例の作製プロセスを以下に説明する。
まず半絶縁性基板２ｏ上にｎ型ＩｎＰ層２１゜ＩｎＧａ
ムｓＰ活性層２２、ｐ型ＸｎＰクラッド層２３を順次エ
ピタキシャル成長し、その上にＳ ｘ Ｏ２膜４゜を堆
積し、フォトリソグラフィーにより第２図乙のように２
つの溝を（０１１）方向のストライプ状に形成する。次
にＢｒ −メタノール溶液で第２図すのように逆メサエ
ツチングする。その後、液相成長法によりｐ型ＩｎＰ層
２６．ｎ型ＸｎＰ層２７で溝を埋め、さらにｐ型ＩｎＰ
層２４．ｐ型ＩｎＧａＡｓＰ層２６を順次成長し、半導
体表面を平坦にする（第２図Ｃ）。この埋込み成長で半
導体レーザ部を形成する。
ムｓＰ活性層２２、ｐ型ＸｎＰクラッド層２３を順次エ
ピタキシャル成長し、その上にＳ ｘ Ｏ２膜４゜を堆
積し、フォトリソグラフィーにより第２図乙のように２
つの溝を（０１１）方向のストライプ状に形成する。次
にＢｒ −メタノール溶液で第２図すのように逆メサエ
ツチングする。その後、液相成長法によりｐ型ＩｎＰ層
２６．ｎ型ＸｎＰ層２７で溝を埋め、さらにｐ型ＩｎＰ
層２４．ｐ型ＩｎＧａＡｓＰ層２６を順次成長し、半導
体表面を平坦にする（第２図Ｃ）。この埋込み成長で半
導体レーザ部を形成する。
次に、第２図ｄのように半導体レーザ部を５ｉ０２膜４
１で選択的に（０１１）ストライプ方向に被い、前記５
ｉ０２膜４１をマスクにしてｐ型工感１ｇ層２６．ｐ型
ＩｎＰ層２４．ｎ型ＸｎＰ層２７．ｐ型ＩｎＰ層２６．
ｐ型ＩｎＰ層２３．活性層２２を順次選択エツチングで
除去する。尚、ＩｎＧａ五ｓＰ層に対してはＨ２ＳＯ４
／ Ｈ２Ｏ２／ Ｈ２０系溶液で、ＩｎＰ層はＨ，ＰＯ
４／ＨＣ／溶液を用いれば容易にエツチング可能である
。次に前記５ｉ０２膜４１をマスクにしてｎ型ＩｎＰ層
２８．ｐ型ＩｎＧａムＳＰ層２９．ｎ型ＩｎＰ層３０を
エピタキシャル成長する（第２図６）。
１で選択的に（０１１）ストライプ方向に被い、前記５
ｉ０２膜４１をマスクにしてｐ型工感１ｇ層２６．ｐ型
ＩｎＰ層２４．ｎ型ＸｎＰ層２７．ｐ型ＩｎＰ層２６．
ｐ型ＩｎＰ層２３．活性層２２を順次選択エツチングで
除去する。尚、ＩｎＧａ五ｓＰ層に対してはＨ２ＳＯ４
／ Ｈ２Ｏ２／ Ｈ２０系溶液で、ＩｎＰ層はＨ，ＰＯ
４／ＨＣ／溶液を用いれば容易にエツチング可能である
。次に前記５ｉ０２膜４１をマスクにしてｎ型ＩｎＰ層
２８．ｐ型ＩｎＧａムＳＰ層２９．ｎ型ＩｎＰ層３０を
エピタキシャル成長する（第２図６）。
そして、ＳｉＯ２膜４１をＨＦ系溶液でエツチング除去
して、フォトリソグラフィーにより第２図ｆのようにエ
ミッタ、ベース層をメサエッチングする。そして第２図
ｇのようにＳｉＮ膜４２ ／ ５ｉ０２膜４３の２層絶
縁膜を堆積してフォトリソグラフィーで拡散分離窓４４
を形成し、ｐ型拡散する。
して、フォトリソグラフィーにより第２図ｆのようにエ
ミッタ、ベース層をメサエッチングする。そして第２図
ｇのようにＳｉＮ膜４２ ／ ５ｉ０２膜４３の２層絶
縁膜を堆積してフォトリソグラフィーで拡散分離窓４４
を形成し、ｐ型拡散する。
ここで拡散フロントはＨＢＴと半導体レーザ部の電気的
分離を有効に働かせるため半絶縁性ＩｎＰ基板２０側ま
で入れる。そして、第２図りで半導体レーザ部とＨＢＴ
部のｎ型側電極取り出しのだめコンタクト穴４５．４６
をそれぞれ形成する。最後に第２図１のように各素子の
電極３２，３３゜３４．３５．３６をそれぞれ形成して
、配線することによって本発明実施例の光電子集積回路
は完成する。
分離を有効に働かせるため半絶縁性ＩｎＰ基板２０側ま
で入れる。そして、第２図りで半導体レーザ部とＨＢＴ
部のｎ型側電極取り出しのだめコンタクト穴４５．４６
をそれぞれ形成する。最後に第２図１のように各素子の
電極３２，３３゜３４．３５．３６をそれぞれ形成して
、配線することによって本発明実施例の光電子集積回路
は完成する。
発明の効果
以上のように、本発明によれば従来と同一のエビ成長回
数にもかかわらず素子の段差形状が小さくブレーナ的に
なっておりフォトリソグラフィーや配線等のプロセスが
容易になり歩留シの向上が期待できる。また素子間分離
においてもｐ型拡散分離が使え工程が楽になる。したが
って各素子を従来のようなメサ構造になっていないので
メサ側面からの電流リーク等が低減でき、性能向上と素
子の信頼性も確保できる。
数にもかかわらず素子の段差形状が小さくブレーナ的に
なっておりフォトリソグラフィーや配線等のプロセスが
容易になり歩留シの向上が期待できる。また素子間分離
においてもｐ型拡散分離が使え工程が楽になる。したが
って各素子を従来のようなメサ構造になっていないので
メサ側面からの電流リーク等が低減でき、性能向上と素
子の信頼性も確保できる。
第１図は本発明の一実施例方法で作成された光電子集積
回路の断面図、第２図は本実施例方法を示す工程断面図
、第３図は従来の光電子集積回路の断面図である。 １・・・・・・半絶縁性基板、２・・・・・・エツチン
グストッパ一層、４・・・・・・活性層、２０・・・・
・・半絶縁性基板、２２・・・・・・活性層（エツチン
グストツノく一層）、３１・・・・・・ｐ型拡散分離層
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２１
１−４ｗＬ ２ｆ、２４・−−クラ、ド２糧 ２２−−づ舌を支ノｉ ｊｆｆ１１エッテシデスト７Ａ
４２Ｂ−・−コしククー ２９−・−１・−ス ３０−・−エミッター ３ｆ−分離傾爪 第２図 第２図 味 − 一 派
回路の断面図、第２図は本実施例方法を示す工程断面図
、第３図は従来の光電子集積回路の断面図である。 １・・・・・・半絶縁性基板、２・・・・・・エツチン
グストッパ一層、４・・・・・・活性層、２０・・・・
・・半絶縁性基板、２２・・・・・・活性層（エツチン
グストツノく一層）、３１・・・・・・ｐ型拡散分離層
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２１
１−４ｗＬ ２ｆ、２４・−−クラ、ド２糧 ２２−−づ舌を支ノｉ ｊｆｆ１１エッテシデスト７Ａ
４２Ｂ−・−コしククー ２９−・−１・−ス ３０−・−エミッター ３ｆ−分離傾爪 第２図 第２図 味 − 一 派
Claims (1)
- 基板上に第１の導電型の半導体層、光を導波する活性層
および第２の導電型の半導体層を順次形成したダブルヘ
テロ型半導体基体の一部に平行にストライプ状の２つの
溝を堀ってメサ形状領域を形成し、前記溝に電流阻止用
の半導体層を埋めて前記メサ形状領域を発光素子領域と
し、前記メサ形状領域の両側に存する前記半導体層の領
域に前記第１の導電型の半導体層のオーミック電極また
は素子を作製する際、前記半導体層の活性層をエッチン
グストッパーとして前記第２の導電型の半導体層もしく
は前記活性層をエッチングし、このエッチングにより露
出した半導体表面上に半導体層もしくは金属もしくは絶
縁膜等を形成するようにした光電子集積回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24343086A JPH0691240B2 (ja) | 1986-10-14 | 1986-10-14 | 光電子集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24343086A JPH0691240B2 (ja) | 1986-10-14 | 1986-10-14 | 光電子集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6396955A true JPS6396955A (ja) | 1988-04-27 |
| JPH0691240B2 JPH0691240B2 (ja) | 1994-11-14 |
Family
ID=17103755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24343086A Expired - Lifetime JPH0691240B2 (ja) | 1986-10-14 | 1986-10-14 | 光電子集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691240B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
-
1986
- 1986-10-14 JP JP24343086A patent/JPH0691240B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691240B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019884B2 (ja) | 半導体装置およびその製造方法 | |
| US4956682A (en) | Optoelectronic integrated circuit | |
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPS6396955A (ja) | 光電子集積回路の製造方法 | |
| US6031857A (en) | Semiconductor device having a current-constricting spaces and method of manufacturing the device | |
| JPH03286567A (ja) | 半導体デバイス及びその製造方法 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59202676A (ja) | プレ−ナ型発光素子 | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| JPS63120487A (ja) | 光電子集積回路 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH023314B2 (ja) | ||
| JPH03291968A (ja) | 光電子集積回路の製造方法 | |
| JPS6062175A (ja) | 半導体装置の製造方法 | |
| JP2676761B2 (ja) | 半導体発光装置の製造方法 | |
| JPS63120477A (ja) | 受光素子の製造方法 | |
| JPH05121722A (ja) | 半導体発光装置およびその製造方法 | |
| JPH11121869A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2670525B2 (ja) | 受光素子およびその製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0236584A (ja) | 光電子集積回路およびその製造方法 |