JPH06120615A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH06120615A JPH06120615A JP20572593A JP20572593A JPH06120615A JP H06120615 A JPH06120615 A JP H06120615A JP 20572593 A JP20572593 A JP 20572593A JP 20572593 A JP20572593 A JP 20572593A JP H06120615 A JPH06120615 A JP H06120615A
- Authority
- JP
- Japan
- Prior art keywords
- type compound
- compound semiconductor
- layer
- current blocking
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 製造歩留りが向上し、高効率高出力で温度特
性の優れた半導体レーザ素子の製造方法を提供する。 【構成】 ｐ型化合物半導体基板１上に、少なくともｐ
型化合物半導体クラッド層２、活性層３およびｎ型化合
物半導体クラッド層４が順次積層されたメサストライプ
形状部を形成し、次いで、前記メサストライプ形状部側
面をｐ型化合物半導体埋め込み層６およびｎ型化合物半
導体電流阻止層７で埋め込み、次いで、前記ｎ型化合物
半導体電流阻止層７のメサストライプ形状部側面との接
触部分を除去して、ｐ型化合物半導体埋め込み層６の一
部をメサストライプ形状部近傍に露出させ、次いで、ｐ
型化合物半導体電流阻止層８で埋め込む工程を有する。
性の優れた半導体レーザ素子の製造方法を提供する。 【構成】 ｐ型化合物半導体基板１上に、少なくともｐ
型化合物半導体クラッド層２、活性層３およびｎ型化合
物半導体クラッド層４が順次積層されたメサストライプ
形状部を形成し、次いで、前記メサストライプ形状部側
面をｐ型化合物半導体埋め込み層６およびｎ型化合物半
導体電流阻止層７で埋め込み、次いで、前記ｎ型化合物
半導体電流阻止層７のメサストライプ形状部側面との接
触部分を除去して、ｐ型化合物半導体埋め込み層６の一
部をメサストライプ形状部近傍に露出させ、次いで、ｐ
型化合物半導体電流阻止層８で埋め込む工程を有する。
Description
【０００１】
【産業上の利用分野】本発明は、高効率、高出力の半導
体レーザ素子の製造方法に関する。
体レーザ素子の製造方法に関する。
【０００２】
【従来技術】従来の埋め込み型半導体レーザ素子は、Ｄ
ＦＢ（distributed feedback) 加工がしやすい、活性層
に量子井戸構造を導入しやすい、しきい値電流が低いな
どの点で、他の屈折率導波型やＶ溝埋め込み型に比較し
て、有利であることが知られている。従来の埋め込み型
半導体レーザ素子は、例えば図４に示すように、次のよ
うな工程で製作される（特開昭６３−２０２９８５号公
報参照）。即ち、 １）ｐ−ＩｎＰ基板１上に、ｐ−ＩｎＰクラッド層２、
ＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を順
次エピタキシャル成長させる。その後、成長装置からｐ
−ＩｎＰ基板１を取り出し、その表面にフォトリソグラ
フィを用いてストライプ状にシリコン酸化膜５を形成す
る（図４（ａ））。 ２）次いで、このシリコン酸化膜５をマスクにしてメサ
状にｐ−ＩｎＰ基板１までエッチングを施す（図４
（ｂ））。 ３）次いで、液相エピタキシャル成長装置に上記ｐ−Ｉ
ｎＰ基板１を入れ、メサ上にマスクを付けたまま、ｐ−
ＩｎＰ埋め込み層６、ｎ−ＩｎＰ電流阻止層７およびｐ
−ＩｎＰ電流阻止層８を順次積層する（図４（ｃ））。 ４）次いで、マスクを除去し、ｎ−ＩｎＰクラッド層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０を積層する。
このように成長させると、ｎ−ＩｎＰ電流阻止層７とｎ
−ＩｎＰクラッド層９が接触してしまうので、電流狭窄
をおこなうためには、これらの部分を分離する必要があ
る。その理由は、低抵抗のｎ−ＩｎＰ電流阻止層７とｎ
−ＩｎＰクラッド層９が接触してリークパスを形成する
と、リーク電流が著しく増大し、良好な半導体レーザ特
性を得ることができなくなるためである。そこで、ｐ−
ＩｎＰ埋め込み層６、およびｐ−ＩｎＰ電流阻止層８の
一方、あるいは両方を高不純物濃度にして結晶成長を行
っておき、結晶成長後、ｐ−ＩｎＰ埋め込み層６あるい
はｐ−ＩｎＰ電流阻止層８の不純物をｎ−ＩｎＰ電流阻
止層７に拡散させる。こうすると、ｎ−ＩｎＰ電流阻止
層７のメサ部近傍の一部領域をｐ型に反転することがで
き、ｎ−ＩｎＰ電流阻止層７はｎ−ＩｎＰクラッド層９
に接触しなくなる。最後に、ｐ−電極１１およびｎ−電
極１２を形成する（図４（ｄ））。
ＦＢ（distributed feedback) 加工がしやすい、活性層
に量子井戸構造を導入しやすい、しきい値電流が低いな
どの点で、他の屈折率導波型やＶ溝埋め込み型に比較し
て、有利であることが知られている。従来の埋め込み型
半導体レーザ素子は、例えば図４に示すように、次のよ
うな工程で製作される（特開昭６３−２０２９８５号公
報参照）。即ち、 １）ｐ−ＩｎＰ基板１上に、ｐ−ＩｎＰクラッド層２、
ＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を順
次エピタキシャル成長させる。その後、成長装置からｐ
−ＩｎＰ基板１を取り出し、その表面にフォトリソグラ
フィを用いてストライプ状にシリコン酸化膜５を形成す
る（図４（ａ））。 ２）次いで、このシリコン酸化膜５をマスクにしてメサ
状にｐ−ＩｎＰ基板１までエッチングを施す（図４
（ｂ））。 ３）次いで、液相エピタキシャル成長装置に上記ｐ−Ｉ
ｎＰ基板１を入れ、メサ上にマスクを付けたまま、ｐ−
ＩｎＰ埋め込み層６、ｎ−ＩｎＰ電流阻止層７およびｐ
−ＩｎＰ電流阻止層８を順次積層する（図４（ｃ））。 ４）次いで、マスクを除去し、ｎ−ＩｎＰクラッド層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０を積層する。
このように成長させると、ｎ−ＩｎＰ電流阻止層７とｎ
−ＩｎＰクラッド層９が接触してしまうので、電流狭窄
をおこなうためには、これらの部分を分離する必要があ
る。その理由は、低抵抗のｎ−ＩｎＰ電流阻止層７とｎ
−ＩｎＰクラッド層９が接触してリークパスを形成する
と、リーク電流が著しく増大し、良好な半導体レーザ特
性を得ることができなくなるためである。そこで、ｐ−
ＩｎＰ埋め込み層６、およびｐ−ＩｎＰ電流阻止層８の
一方、あるいは両方を高不純物濃度にして結晶成長を行
っておき、結晶成長後、ｐ−ＩｎＰ埋め込み層６あるい
はｐ−ＩｎＰ電流阻止層８の不純物をｎ−ＩｎＰ電流阻
止層７に拡散させる。こうすると、ｎ−ＩｎＰ電流阻止
層７のメサ部近傍の一部領域をｐ型に反転することがで
き、ｎ−ＩｎＰ電流阻止層７はｎ−ＩｎＰクラッド層９
に接触しなくなる。最後に、ｐ−電極１１およびｎ−電
極１２を形成する（図４（ｄ））。
【０００３】
【発明が解決しようとする課題】上述のような従来の半
導体レーザ素子には、次のような問題があった。即ち、 １）ｎ−ＩｎＰ電流阻止層のメサ部近傍の一部領域をｐ
型に反転するために、ｐ−ＩｎＰ埋め込み層、およびｐ
−ＩｎＰ電流阻止層の一方、あるいは両方を高不純物濃
度にする必要があった。しかしながら、このようにする
と、メサ内部のｎ−ＩｎＰクラッド層からｐ−ＩｎＰ埋
め込み層へのリーク電流が生じたり、メサ内部へのｐ型
不純物の拡散により温度特性が低下したりする。また、
活性層に量子井戸構造を持たせた場合、ｐ−ＩｎＰ埋め
込み層のｐ型不純物が活性層に侵入することにより、量
子井戸構造が混晶化して、量子効果を得ることができな
くなる。 ２）ｎ−ＩｎＰ電流阻止層とメサ内部のｎ−ＩｎＰクラ
ッド層との接触を防止するために、ｎ−ＩｎＰ電流阻止
層の厚さを精度良く制御する必要があった。しかしなが
ら、液相エピタキシャル成長では０．１〜０．３μｍ程
度の厚さを制御することが非常に困難である。そのた
め、ｎ−ＩｎＰ電流阻止層とメサ内部のｎ−ＩｎＰクラ
ッド層との接触を防止できなかったり、拡散後にｎ−Ｉ
ｎＰ埋め込み層が大きく後退することにより特性が悪化
したりする。その結果、製造歩留りが悪くなる。
導体レーザ素子には、次のような問題があった。即ち、 １）ｎ−ＩｎＰ電流阻止層のメサ部近傍の一部領域をｐ
型に反転するために、ｐ−ＩｎＰ埋め込み層、およびｐ
−ＩｎＰ電流阻止層の一方、あるいは両方を高不純物濃
度にする必要があった。しかしながら、このようにする
と、メサ内部のｎ−ＩｎＰクラッド層からｐ−ＩｎＰ埋
め込み層へのリーク電流が生じたり、メサ内部へのｐ型
不純物の拡散により温度特性が低下したりする。また、
活性層に量子井戸構造を持たせた場合、ｐ−ＩｎＰ埋め
込み層のｐ型不純物が活性層に侵入することにより、量
子井戸構造が混晶化して、量子効果を得ることができな
くなる。 ２）ｎ−ＩｎＰ電流阻止層とメサ内部のｎ−ＩｎＰクラ
ッド層との接触を防止するために、ｎ−ＩｎＰ電流阻止
層の厚さを精度良く制御する必要があった。しかしなが
ら、液相エピタキシャル成長では０．１〜０．３μｍ程
度の厚さを制御することが非常に困難である。そのた
め、ｎ−ＩｎＰ電流阻止層とメサ内部のｎ−ＩｎＰクラ
ッド層との接触を防止できなかったり、拡散後にｎ−Ｉ
ｎＰ埋め込み層が大きく後退することにより特性が悪化
したりする。その結果、製造歩留りが悪くなる。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子の製造方法を提供するもので、
ｐ型化合物半導体基板上に、少なくともｐ型化合物半導
体クラッド層、活性層およびｎ型化合物半導体クラッド
層が順次積層されたメサストライプ形状部を形成し、次
いで、前記メサストライプ形状部側面をｐ型化合物半導
体埋め込み層およびｎ型化合物半導体電流阻止層で埋め
込み、次いで、前記ｎ型化合物半導体電流阻止層のメサ
ストライプ形状部側面との接触部分を除去して、ｐ型化
合物半導体埋め込み層の一部をメサストライプ形状部近
傍に露出させ、次いで、ｐ型化合物半導体電流阻止層で
埋め込む工程を有することを第１発明とし、前記発明に
おいて、ｎ型化合物半導体電流阻止層のメサストライプ
形状部側面との接触部分の除去を、ＬＰＥ法によるメル
トバックにより行うことを第２発明とするものである。
決した半導体レーザ素子の製造方法を提供するもので、
ｐ型化合物半導体基板上に、少なくともｐ型化合物半導
体クラッド層、活性層およびｎ型化合物半導体クラッド
層が順次積層されたメサストライプ形状部を形成し、次
いで、前記メサストライプ形状部側面をｐ型化合物半導
体埋め込み層およびｎ型化合物半導体電流阻止層で埋め
込み、次いで、前記ｎ型化合物半導体電流阻止層のメサ
ストライプ形状部側面との接触部分を除去して、ｐ型化
合物半導体埋め込み層の一部をメサストライプ形状部近
傍に露出させ、次いで、ｐ型化合物半導体電流阻止層で
埋め込む工程を有することを第１発明とし、前記発明に
おいて、ｎ型化合物半導体電流阻止層のメサストライプ
形状部側面との接触部分の除去を、ＬＰＥ法によるメル
トバックにより行うことを第２発明とするものである。
【０００５】
【作用】上述のように、本発明の半導体レーザ素子の製
造方法によれば、ｎ型化合物半導体電流阻止層形成後
に、ｎ型化合物半導体電流阻止層のメサストライプ形状
部側面との接触部分を除去し、ｐ型化合物半導体埋め込
み層の一部をメサストライプ形状部近傍に露出させ、次
いで、ｐ型化合物半導体電流阻止層で埋め込むことによ
って、ｎ型化合物半導体電流阻止層がｐ型化合物半導体
埋め込み層とｐ型化合物半導体電流阻止層で囲まれた構
造が形成される。その結果、成長膜厚や不純物濃度にば
らつきがあっても、ｎ型化合物半導体電流阻止層とｎ型
化合物半導体クラッド層の接触によるリークパスがな
く、特性の良い半導体レーザ素子を歩留り良く製造する
ことができる。
造方法によれば、ｎ型化合物半導体電流阻止層形成後
に、ｎ型化合物半導体電流阻止層のメサストライプ形状
部側面との接触部分を除去し、ｐ型化合物半導体埋め込
み層の一部をメサストライプ形状部近傍に露出させ、次
いで、ｐ型化合物半導体電流阻止層で埋め込むことによ
って、ｎ型化合物半導体電流阻止層がｐ型化合物半導体
埋め込み層とｐ型化合物半導体電流阻止層で囲まれた構
造が形成される。その結果、成長膜厚や不純物濃度にば
らつきがあっても、ｎ型化合物半導体電流阻止層とｎ型
化合物半導体クラッド層の接触によるリークパスがな
く、特性の良い半導体レーザ素子を歩留り良く製造する
ことができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は、本発明にかかる半導体レー
ザ素子の製造方法の一実施例の工程を説明する図であ
る。その製造工程は以下の通りである。即ち、 １）ｐ−ＩｎＰ基板１上に、ｐ−ＩｎＰクラッド層２、
ＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を順
次エピタキシャル成長させる。その後、成長装置からｐ
−ＩｎＰ基板１を取り出し、その表面にフォトリソグラ
フィを用いてストライプ状にシリコン酸化膜５を形成す
る（図１（ａ））。 ２）次いで、このシリコン酸化膜５をマスクにしてメサ
状にｐ−ＩｎＰ基板１までエッチングを施す（図１
（ｂ））。 ３）次いで、液相エピタキシャル成長装置に上記ｐ−Ｉ
ｎＰ基板１を入れ、メサ上にマスクを付けたまま、ｐ−
ＩｎＰ埋め込み層６およびｎ−ＩｎＰ電流阻止層７を順
次積層する（図１（ｃ））。ここまでは、従来と同様で
ある。 ４）次いで、マスク以外の部分の半導体層を上から除去
し、メサとｎ−ＩｎＰ電流阻止層７との接触部分を除去
する（図１（ｄ））。除去の方法は、マスクをつけたま
ま、例えば、臭素とメタノールの混合液を使用してエッ
チングを行ったり、未飽和状態のメルト（例えば、液相
状態のＩｎ）にウェハを接触させることにより、メルト
バックを施したりする。なお、メルトバックで除去する
場合には、液相成長装置内で連続的に行うことができる
という有利さがある。 ５）次いで、ｐ−ＩｎＰ電流阻止層８を成長させる（図
１（ｅ））。 ６）次いで、マスクを除去し、ｎ−ＩｎＰクラッド層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０を積層する。
最後に、ｐ−電極１１およびｎ−電極１２を形成する
（図１（ｆ））。 このようにして製作された半導体レーザ素子の電流−光
出力特性を図２に示す。図２からわかるように、本実施
例の方法により製造された半導体レーザ素子からは、同
一サイズの従来の方法による素子に比較して高い出力が
得られた。また、本実施例の半導体レーザ素子は温度特
性も良好であり、８５℃でしきい値１０ｍＡを再現性良
く実現できた。因みに、従来の素子では、８５℃でのレ
ーザ発振が困難であり、しきい値もよいもので１５ｍＡ
程度であった。図３は他の実施例の方法による素子の断
面図である。本実施例では、メサ中の活性層３の一部を
メルトバックで除去し、ｐ−ＩｎＰ埋め込み層６とｐ−
ＩｎＰ電流阻止層８の接触面は、前記実施例とは異な
り、活性層３よりも下側に位置している。ところで、活
性層にＡｌを含む場合には、メサを形成する際のエッチ
ング工程により、酸化物が形成され、レーザ駆動中に酸
化物を種とする劣化が進行することが知られている。本
実施例では、エッチング界面をメルトバックで除去し、
その後、成長装置から外部に基板を取り出さずに成長を
行うことができるため、活性層の側面を酸化させること
なく、素子を製作することができ、素子の信頼性が向上
する。なお、上記実施例ではｐ型ＩｎＰ基板を用いた
が、ＡｌＧａＡｓ系、ＧａＰ系の化合物半導体基板を用
いてもよい。
を詳細に説明する。図１は、本発明にかかる半導体レー
ザ素子の製造方法の一実施例の工程を説明する図であ
る。その製造工程は以下の通りである。即ち、 １）ｐ−ＩｎＰ基板１上に、ｐ−ＩｎＰクラッド層２、
ＩｎＧａＡｓＰ活性層３、ｎ−ＩｎＰクラッド層４を順
次エピタキシャル成長させる。その後、成長装置からｐ
−ＩｎＰ基板１を取り出し、その表面にフォトリソグラ
フィを用いてストライプ状にシリコン酸化膜５を形成す
る（図１（ａ））。 ２）次いで、このシリコン酸化膜５をマスクにしてメサ
状にｐ−ＩｎＰ基板１までエッチングを施す（図１
（ｂ））。 ３）次いで、液相エピタキシャル成長装置に上記ｐ−Ｉ
ｎＰ基板１を入れ、メサ上にマスクを付けたまま、ｐ−
ＩｎＰ埋め込み層６およびｎ−ＩｎＰ電流阻止層７を順
次積層する（図１（ｃ））。ここまでは、従来と同様で
ある。 ４）次いで、マスク以外の部分の半導体層を上から除去
し、メサとｎ−ＩｎＰ電流阻止層７との接触部分を除去
する（図１（ｄ））。除去の方法は、マスクをつけたま
ま、例えば、臭素とメタノールの混合液を使用してエッ
チングを行ったり、未飽和状態のメルト（例えば、液相
状態のＩｎ）にウェハを接触させることにより、メルト
バックを施したりする。なお、メルトバックで除去する
場合には、液相成長装置内で連続的に行うことができる
という有利さがある。 ５）次いで、ｐ−ＩｎＰ電流阻止層８を成長させる（図
１（ｅ））。 ６）次いで、マスクを除去し、ｎ−ＩｎＰクラッド層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０を積層する。
最後に、ｐ−電極１１およびｎ−電極１２を形成する
（図１（ｆ））。 このようにして製作された半導体レーザ素子の電流−光
出力特性を図２に示す。図２からわかるように、本実施
例の方法により製造された半導体レーザ素子からは、同
一サイズの従来の方法による素子に比較して高い出力が
得られた。また、本実施例の半導体レーザ素子は温度特
性も良好であり、８５℃でしきい値１０ｍＡを再現性良
く実現できた。因みに、従来の素子では、８５℃でのレ
ーザ発振が困難であり、しきい値もよいもので１５ｍＡ
程度であった。図３は他の実施例の方法による素子の断
面図である。本実施例では、メサ中の活性層３の一部を
メルトバックで除去し、ｐ−ＩｎＰ埋め込み層６とｐ−
ＩｎＰ電流阻止層８の接触面は、前記実施例とは異な
り、活性層３よりも下側に位置している。ところで、活
性層にＡｌを含む場合には、メサを形成する際のエッチ
ング工程により、酸化物が形成され、レーザ駆動中に酸
化物を種とする劣化が進行することが知られている。本
実施例では、エッチング界面をメルトバックで除去し、
その後、成長装置から外部に基板を取り出さずに成長を
行うことができるため、活性層の側面を酸化させること
なく、素子を製作することができ、素子の信頼性が向上
する。なお、上記実施例ではｐ型ＩｎＰ基板を用いた
が、ＡｌＧａＡｓ系、ＧａＰ系の化合物半導体基板を用
いてもよい。
【０００７】
【発明の効果】以上説明したように本発明によれば、ｐ
型化合物半導体基板上に、少なくともｐ型化合物半導体
クラッド層、活性層およびｎ型化合物半導体クラッド層
が順次積層されたメサストライプ形状部を形成し、次い
で、前記メサストライプ形状部側面をｐ型化合物半導体
埋め込み層およびｎ型化合物半導体電流阻止層で埋め込
み、次いで、前記ｎ型化合物半導体電流阻止層のメサス
トライプ形状部側面との接触部分を除去して、ｐ型化合
物半導体埋め込み層の一部をメサストライプ形状部近傍
に露出させ、次いで、ｐ型化合物半導体電流阻止層で埋
め込む工程を有するため、成長膜厚や不純物濃度にばら
つきがあっても、ｎ型化合物半導体電流阻止層とｎ型化
合物半導体クラッド層の接触によるリークパスがなく、
特性の良い半導体レーザ素子を歩留り良く製造すること
がきるという優れた効果がある。
型化合物半導体基板上に、少なくともｐ型化合物半導体
クラッド層、活性層およびｎ型化合物半導体クラッド層
が順次積層されたメサストライプ形状部を形成し、次い
で、前記メサストライプ形状部側面をｐ型化合物半導体
埋め込み層およびｎ型化合物半導体電流阻止層で埋め込
み、次いで、前記ｎ型化合物半導体電流阻止層のメサス
トライプ形状部側面との接触部分を除去して、ｐ型化合
物半導体埋め込み層の一部をメサストライプ形状部近傍
に露出させ、次いで、ｐ型化合物半導体電流阻止層で埋
め込む工程を有するため、成長膜厚や不純物濃度にばら
つきがあっても、ｎ型化合物半導体電流阻止層とｎ型化
合物半導体クラッド層の接触によるリークパスがなく、
特性の良い半導体レーザ素子を歩留り良く製造すること
がきるという優れた効果がある。
【図１】（ａ）〜（ｆ）は、本発明に係る半導体レーザ
素子の製造方法の一実施例の工程説明図である。
素子の製造方法の一実施例の工程説明図である。
【図２】上記実施例の方法により製造された半導体レー
ザ素子の電流と光出力の関係を示す図である。
ザ素子の電流と光出力の関係を示す図である。
【図３】他の実施例の製造方法により製造された半導体
レーザ素子の断面図である。
レーザ素子の断面図である。
【図４】従来の半導体レーザ素子の製造工程説明図であ
る。
る。
１ ｐ−ＩｎＰ基板 ２ ｐ−ＩｎＰクラッド層 ３ ＩｎＧａＡｓＰ活性層 ４ ｎ−ＩｎＰクラッド層 ５ シリコン酸化膜 ６ ｐ−ＩｎＰ埋め込み層 ７ ｎ−ＩｎＰ電流阻止層 ８ ｐ−ＩｎＰ電流阻止層 ９ ｎ−ＩｎＰクラッド層 １０ ｎ−ＩｎＧａＡｓＰコンタクト層 １１ ｐ−電極 １２ ｎ−電極
Claims (2)
- 【請求項１】 ｐ型化合物半導体基板上に、少なくとも
ｐ型化合物半導体クラッド層、活性層およびｎ型化合物
半導体クラッド層が順次積層されたメサストライプ形状
部を形成し、次いで、前記メサストライプ形状部側面を
ｐ型化合物半導体埋め込み層およびｎ型化合物半導体電
流阻止層で埋め込み、次いで、前記ｎ型化合物半導体電
流阻止層のメサストライプ形状部側面との接触部分を除
去して、ｐ型化合物半導体埋め込み層の一部をメサスト
ライプ形状部近傍に露出させ、次いで、ｐ型化合物半導
体電流阻止層で埋め込む工程を有することを特徴とする
半導体レーザ素子の製造方法。 - 【請求項２】 ｎ型化合物半導体電流阻止層のメサスト
ライプ形状部側面との接触部分の除去を、ＬＰＥ法によ
るメルトバックにより行うことを特徴とする請求項１記
載の半導体レーザ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20572593A JPH06120615A (ja) | 1992-08-21 | 1993-07-28 | 半導体レーザ素子の製造方法 |
| US08/199,640 US5441912A (en) | 1993-07-28 | 1994-02-22 | Method of manufacturing a laser diode |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-245808 | 1992-08-21 | ||
| JP24580892 | 1992-08-21 | ||
| JP20572593A JPH06120615A (ja) | 1992-08-21 | 1993-07-28 | 半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120615A true JPH06120615A (ja) | 1994-04-28 |
Family
ID=26515218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20572593A Pending JPH06120615A (ja) | 1992-08-21 | 1993-07-28 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120615A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| US6810059B2 (en) | 2001-05-17 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method of manufacturing the same |
-
1993
- 1993-07-28 JP JP20572593A patent/JPH06120615A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470038B2 (en) | 1997-10-20 | 2002-10-22 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| US6562649B2 (en) | 1997-10-20 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Compound semiconductor light emitting device and process for producing the same |
| US6810059B2 (en) | 2001-05-17 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JPH0851250A (ja) | 半導体レーザ | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPH11354886A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2823042B2 (ja) | 埋め込みヘテロ構造半導体レーザの製造方法 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH037153B2 (ja) | ||
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPS596588A (ja) | 半導体レ−ザ | |
| JPS641072B2 (ja) | ||
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
| JPS5864086A (ja) | 埋め込みヘテロ構造半導体レ−ザ |