JP2586640B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2586640B2 JP2586640B2 JP1100106A JP10010689A JP2586640B2 JP 2586640 B2 JP2586640 B2 JP 2586640B2 JP 1100106 A JP1100106 A JP 1100106A JP 10010689 A JP10010689 A JP 10010689A JP 2586640 B2 JP2586640 B2 JP 2586640B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- inp
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタに関する
ものである。
ものである。
ヘテロ接合バイポーラトランジスタ（HBT）は大きな
電流駆動能力と優れた高周波特性を併せもつ次世代の超
高速デバイスとして注目されている。ヘテロ接合バイポ
ーラトランジスタの高周波特性を決める遅延時間は、寄
生容量の充電時間と、少数キャリアのベース走行時間
と、コレクタ空乏層走行時間との総和からなるが、各々
の要素は遅延時間全体の約1/3程度の大きさになってい
る。
電流駆動能力と優れた高周波特性を併せもつ次世代の超
高速デバイスとして注目されている。ヘテロ接合バイポ
ーラトランジスタの高周波特性を決める遅延時間は、寄
生容量の充電時間と、少数キャリアのベース走行時間
と、コレクタ空乏層走行時間との総和からなるが、各々
の要素は遅延時間全体の約1/3程度の大きさになってい
る。
最近は素子加工技術の進歩により寄生容量や寄生抵抗
の低減が進んでいる他、ベース層をより薄膜化するとと
もに不純物濃度を非常に大きくする結晶成長技術の進歩
により、ベース抵抗を増やすことなくベース走行時間の
短縮が可能になっている。従ってコレクタ空乏層走行時
間が素子内の遅延時間の中で相対的に大きくなってお
り、その低減がヘテロ接合バイポーラトランジスタを高
性能化する上で主要な課題になっている。
の低減が進んでいる他、ベース層をより薄膜化するとと
もに不純物濃度を非常に大きくする結晶成長技術の進歩
により、ベース抵抗を増やすことなくベース走行時間の
短縮が可能になっている。従ってコレクタ空乏層走行時
間が素子内の遅延時間の中で相対的に大きくなってお
り、その低減がヘテロ接合バイポーラトランジスタを高
性能化する上で主要な課題になっている。
現在、超高速デバイスとして主として研究されている
ヘテロ接合バイポーラトランジスタはAlGaAs/GaAs系で
あるが、InPを基板とするヘテロ接合バイポーラトラン
ジスタは、InPに格子整合する半導体のエネルギー・バ
ンドギャップが光ファイバ通信用の光波長領域（1.3〜
1.55μｍ）をカバーすることから発光・受光素子と格子
定数上の互換性を持っており、光通信用IC（OEIC）への
応用が期待されている。InPに格子整合する半導体の中
で代表的なInGaAsは、GaAsと比較して電子輸送特性に優
れていること、電極との接触抵抗が小さいことなどか
ら、高周波特性に優れたヘテロ接合バイポーラトランジ
スタ用の半導体材料としても有望である。しかしAlGaAs
/GaAs系ヘテロ接合バイポーラトランジスタの高周波特
性を大幅に凌ぐ素子の実現のためには、InGaAs系ヘテロ
接合バイポーラトランジスタに適したコレクタ構造が必
要である。
ヘテロ接合バイポーラトランジスタはAlGaAs/GaAs系で
あるが、InPを基板とするヘテロ接合バイポーラトラン
ジスタは、InPに格子整合する半導体のエネルギー・バ
ンドギャップが光ファイバ通信用の光波長領域（1.3〜
1.55μｍ）をカバーすることから発光・受光素子と格子
定数上の互換性を持っており、光通信用IC（OEIC）への
応用が期待されている。InPに格子整合する半導体の中
で代表的なInGaAsは、GaAsと比較して電子輸送特性に優
れていること、電極との接触抵抗が小さいことなどか
ら、高周波特性に優れたヘテロ接合バイポーラトランジ
スタ用の半導体材料としても有望である。しかしAlGaAs
/GaAs系ヘテロ接合バイポーラトランジスタの高周波特
性を大幅に凌ぐ素子の実現のためには、InGaAs系ヘテロ
接合バイポーラトランジスタに適したコレクタ構造が必
要である。
第８図はAlGaAs/GaAsヘテロ接合バイポーラトランジ
スタを例にとった従来のエネルギー・バンド構造を示す
図である。この従来例においては、半絶縁性GaAs基板上
に、n+-GaAs（Si不純物濃度;5×1018cm-3）からなる厚
み500nmのコレクタ・コンタクト層２、n--GaAs層（Si不
純物濃度;5×1016cm-3）からなる厚み500nmのコレクタ
層３、p+-GaAs（Be不純物濃度;3×1019cm-3）からなる
厚み100nmのベース層４、n-Al0.25Ga0.75As（Si不純物
濃度;3×1017cm-3）からなる厚み200nmのエミッタ層
５、n-AlxGa1-xAs（Si不純物濃度;5×1018cm-3）からな
る厚み50nmの組成傾斜層、n+-GaAs（Si不純物濃度;5×1
018cm-3）からなる厚み100nmのエミッタ・コンタクト層
が順次成長された構造になっている。
スタを例にとった従来のエネルギー・バンド構造を示す
図である。この従来例においては、半絶縁性GaAs基板上
に、n+-GaAs（Si不純物濃度;5×1018cm-3）からなる厚
み500nmのコレクタ・コンタクト層２、n--GaAs層（Si不
純物濃度;5×1016cm-3）からなる厚み500nmのコレクタ
層３、p+-GaAs（Be不純物濃度;3×1019cm-3）からなる
厚み100nmのベース層４、n-Al0.25Ga0.75As（Si不純物
濃度;3×1017cm-3）からなる厚み200nmのエミッタ層
５、n-AlxGa1-xAs（Si不純物濃度;5×1018cm-3）からな
る厚み50nmの組成傾斜層、n+-GaAs（Si不純物濃度;5×1
018cm-3）からなる厚み100nmのエミッタ・コンタクト層
が順次成長された構造になっている。
コレクタ層３に広がる約200nmのコレクタ空乏層3dに
は、外部コレクタ・バイアスを除いてもGaAsのエネルギ
ー・バンドギャップの大きさ約1.4ボルトの電圧がかか
るため、ベース層４を通過した電子13はコレクタ空乏層
3dに入ると即強電界の影響を受け、大きい有効質量を有
する伝導帯のサテライト・バレー９へ遷移し、以後コレ
クタ空乏層3dの大部分の区間をサテライト・バレー９の
大きな有効質量で決まる遅い速度で走行する（図中13′
の位置）。なお第８図において、８は伝導帯の底、10は
価電子帯の上限、14b,14cはフェルミ準位をそれぞれ示
している。この従来例のヘテロ接合バイポーラトランジ
スタにおいては、上記のバレー間遷移に起因する長いコ
レクタ空乏層走行時間が素子の高周波特性を著しく制限
している。
は、外部コレクタ・バイアスを除いてもGaAsのエネルギ
ー・バンドギャップの大きさ約1.4ボルトの電圧がかか
るため、ベース層４を通過した電子13はコレクタ空乏層
3dに入ると即強電界の影響を受け、大きい有効質量を有
する伝導帯のサテライト・バレー９へ遷移し、以後コレ
クタ空乏層3dの大部分の区間をサテライト・バレー９の
大きな有効質量で決まる遅い速度で走行する（図中13′
の位置）。なお第８図において、８は伝導帯の底、10は
価電子帯の上限、14b,14cはフェルミ準位をそれぞれ示
している。この従来例のヘテロ接合バイポーラトランジ
スタにおいては、上記のバレー間遷移に起因する長いコ
レクタ空乏層走行時間が素子の高周波特性を著しく制限
している。
第９図はInPを基板とするヘテロ接合バイポーラトラ
ンジスタの従来例として、InP/InGaAs/InPダブル・ヘテ
ロ接合バイポーラトランジスタのエネルギー・バンド構
造を示す図である。コレクタ層３に用いられているInP
はサテライト・バレー９が0.74eVと高いエネルギー位置
に存在するため、InGaAsからなるコレクタ層を用いる場
合より有利である。ところがコレクタ空乏層に生じる電
圧降下11は、InGaAsのエネルギー・バンドギャップEgの
大きさ0.75eVとInGaAs/InPの伝導帯エネルギー不連続の
大きさΔEc約0.4eVとの和で決まる1.15ボルトと大きい
ため、第８図の場合と同様コレクタ空乏層走行時間が短
くならない。なお第９図において、14eはフェルミ準位
を示している。
ンジスタの従来例として、InP/InGaAs/InPダブル・ヘテ
ロ接合バイポーラトランジスタのエネルギー・バンド構
造を示す図である。コレクタ層３に用いられているInP
はサテライト・バレー９が0.74eVと高いエネルギー位置
に存在するため、InGaAsからなるコレクタ層を用いる場
合より有利である。ところがコレクタ空乏層に生じる電
圧降下11は、InGaAsのエネルギー・バンドギャップEgの
大きさ0.75eVとInGaAs/InPの伝導帯エネルギー不連続の
大きさΔEc約0.4eVとの和で決まる1.15ボルトと大きい
ため、第８図の場合と同様コレクタ空乏層走行時間が短
くならない。なお第９図において、14eはフェルミ準位
を示している。
第10図はコレクタ層３にInGaAsを用いたヘテロ接合バ
イポーラトランジスタの従来例を示す図である。この場
合コレクタ空乏層にかかる電圧降下11は0.75ボルトと小
さいが、サテライト・バレー９のエネルギー高さ0.55eV
がInPの0.74eVと比較して低く、やはりサテライト・バ
レー９への遷移のためコレク空乏層走行時間が短くなら
ない。
イポーラトランジスタの従来例を示す図である。この場
合コレクタ空乏層にかかる電圧降下11は0.75ボルトと小
さいが、サテライト・バレー９のエネルギー高さ0.55eV
がInPの0.74eVと比較して低く、やはりサテライト・バ
レー９への遷移のためコレク空乏層走行時間が短くなら
ない。
この問題を解決するためにAlGaAs/GaAs系ヘテロ接合
バイポーラトランジスタについて提案されているコレク
タ構造を第11図を用いて説明する。このヘテロ接合バイ
ポーラトランジスタはコレクタ構造のみ上記構造と異な
っており、n+-GaAs（Si不純物濃度;5×1018cm-3）から
なる厚み500nmのコレクタ・コンタクト層２とｉ−GaAs
からなる厚み200nmのコレクタ層3iとの間にp+-GaAs（Be
不純物濃度;2×1018cm-3）の厚み20nmの極薄膜ｐ型シー
ト層3pを挟んだコレクタ構造になっている。膜厚が十分
薄いため完全空乏化しているｐ型シート層3pに生じる負
に帯電したベリリウム不純物イオン15は、電子のポテン
シャルを局所的に引き上げる役目をはたしている。その
結果、全コレクタ層にかかる電圧は、その大部分がｐ型
シート層3pとn+-GaAsコレクタ・コンタクト層２の間に
かかることになり、200nmのｉ−GaAsコレクタ層3iにか
かる電界強度は大幅に緩和される。従ってコレクタ層に
入った電子13は電界によってサテライト・バレー９へ遷
移することなく、適度な電界強度に駆動されながら高速
度でコレクタ層3iを通過する。なお第11図において、12
はサテライト・バレーの高さを示している。
バイポーラトランジスタについて提案されているコレク
タ構造を第11図を用いて説明する。このヘテロ接合バイ
ポーラトランジスタはコレクタ構造のみ上記構造と異な
っており、n+-GaAs（Si不純物濃度;5×1018cm-3）から
なる厚み500nmのコレクタ・コンタクト層２とｉ−GaAs
からなる厚み200nmのコレクタ層3iとの間にp+-GaAs（Be
不純物濃度;2×1018cm-3）の厚み20nmの極薄膜ｐ型シー
ト層3pを挟んだコレクタ構造になっている。膜厚が十分
薄いため完全空乏化しているｐ型シート層3pに生じる負
に帯電したベリリウム不純物イオン15は、電子のポテン
シャルを局所的に引き上げる役目をはたしている。その
結果、全コレクタ層にかかる電圧は、その大部分がｐ型
シート層3pとn+-GaAsコレクタ・コンタクト層２の間に
かかることになり、200nmのｉ−GaAsコレクタ層3iにか
かる電界強度は大幅に緩和される。従ってコレクタ層に
入った電子13は電界によってサテライト・バレー９へ遷
移することなく、適度な電界強度に駆動されながら高速
度でコレクタ層3iを通過する。なお第11図において、12
はサテライト・バレーの高さを示している。
以上に述べたように電子のコレクタ空乏層走行時間を
決める要因は主としてコレクタ空乏層内電界強度と、半
導体固有のサテライト・バレーのエネルギー高さとの二
つで与えられる。ヘテロ接合バイポーラトランジスタの
高周波特性を改善するためには前者はあまり強過ぎず適
度な強度を持つことが必要で、後者は大きいほど良い。
決める要因は主としてコレクタ空乏層内電界強度と、半
導体固有のサテライト・バレーのエネルギー高さとの二
つで与えられる。ヘテロ接合バイポーラトランジスタの
高周波特性を改善するためには前者はあまり強過ぎず適
度な強度を持つことが必要で、後者は大きいほど良い。
上記のようなｉ−コレクタ層とn+−コレクタ・コンタ
クト層との間に極薄膜p+層を挿入するｉ−p+−n+構造
は、両側において不純物が高濃度にドープされたpn接合
をもつためコレクタ耐圧が低下することが懸念される。
AlGaAs/GaAs系ヘテロ接合バイポーラトランジスタのよ
うに比較的エネルギー・バンドギャップの大きい半導体
材料を用いる場合はそれほど深刻な問題はないが、例え
ば第10図のようにコレクタ層にエネルギー・バンドギャ
ップの小さなInGaAsを用いたヘテロ接合バイポーラトラ
ンジスタにおいては、前記のようなコレクタ構造の適用
は困難である。
クト層との間に極薄膜p+層を挿入するｉ−p+−n+構造
は、両側において不純物が高濃度にドープされたpn接合
をもつためコレクタ耐圧が低下することが懸念される。
AlGaAs/GaAs系ヘテロ接合バイポーラトランジスタのよ
うに比較的エネルギー・バンドギャップの大きい半導体
材料を用いる場合はそれほど深刻な問題はないが、例え
ば第10図のようにコレクタ層にエネルギー・バンドギャ
ップの小さなInGaAsを用いたヘテロ接合バイポーラトラ
ンジスタにおいては、前記のようなコレクタ構造の適用
は困難である。
一方、第９図のようにコレクタ層にエネルギー・バン
ドギャップの比較的大きなInPを用いた場合は製造上の
問題がある。すなわちInPは極薄膜結晶成長の制御性に
優れたMBE法では結晶成長できず、またInPの成長に一般
によく用いられる有機金属気相成長法（MOCVD法）では
不純物を20nm程度という極薄膜の中に閉じ込めることは
できず、従ってInPを用いたｉ−p+−n+構造は技術的な
困難を伴う。
ドギャップの比較的大きなInPを用いた場合は製造上の
問題がある。すなわちInPは極薄膜結晶成長の制御性に
優れたMBE法では結晶成長できず、またInPの成長に一般
によく用いられる有機金属気相成長法（MOCVD法）では
不純物を20nm程度という極薄膜の中に閉じ込めることは
できず、従ってInPを用いたｉ−p+−n+構造は技術的な
困難を伴う。
本発明の目的は、上記課題を解決し、InPを基板とす
るInGaAs系ヘテロ接合バイポーラトランジスタのコレク
タ層走行時間を短縮するコレクタ層構造を提供すること
にある。
るInGaAs系ヘテロ接合バイポーラトランジスタのコレク
タ層走行時間を短縮するコレクタ層構造を提供すること
にある。
本発明は、InP基板上に、第１の導電型のInGaAsコレ
クタ・コンタクト層と、第１または第２の導電型のInP
コレクタ層と、第２の導電型のInGaAsベース層と、第１
の導電型のInPエミッタ層と、を有するヘテロ接合バイ
ポーラトランジスタであって、前記InPコレクタ層と前
記InGaAsコレクタ・コンタクト層とのヘテロ接合が階段
型であり、かつ前記InPコレクタ層が空乏化しているこ
とを特徴とするヘテロ接合バイポーラトランジスタであ
る。
クタ・コンタクト層と、第１または第２の導電型のInP
コレクタ層と、第２の導電型のInGaAsベース層と、第１
の導電型のInPエミッタ層と、を有するヘテロ接合バイ
ポーラトランジスタであって、前記InPコレクタ層と前
記InGaAsコレクタ・コンタクト層とのヘテロ接合が階段
型であり、かつ前記InPコレクタ層が空乏化しているこ
とを特徴とするヘテロ接合バイポーラトランジスタであ
る。
またコレクタ層はベース層側の端から順にInGaAs層と
InP層とで構成することもできる。
InP層とで構成することもできる。
または上記のヘテロ接合バイポーラトランジスタであ
って、ベース層とコレクタ層におけるInP層とがInGaAs
からInPへ組成変化するGaxIn1-xAsyP1-y組成傾斜層によ
りつながれていることを特徴とするヘテロ接合バイポー
ラトランジスタである。
って、ベース層とコレクタ層におけるInP層とがInGaAs
からInPへ組成変化するGaxIn1-xAsyP1-y組成傾斜層によ
りつながれていることを特徴とするヘテロ接合バイポー
ラトランジスタである。
または、InP基板上に、InGaAsからなるコレクタ・コ
ンタクト層と、InPからなる半導体層を含むコレクタ層
と、前記コレクタ層側の端がInGaAsであるベース層と、
エミッタ層とエミッタ・コンタクト層とが順に形成さ
れ、ベース層とコレクタ層におけるInP層とがInGaAsか
らInPへ組成変化するGaxIn1-xAsyP1-y組成傾斜層により
つながれていることを特徴とするヘテロ接合バイポーラ
トランジスタである。
ンタクト層と、InPからなる半導体層を含むコレクタ層
と、前記コレクタ層側の端がInGaAsであるベース層と、
エミッタ層とエミッタ・コンタクト層とが順に形成さ
れ、ベース層とコレクタ層におけるInP層とがInGaAsか
らInPへ組成変化するGaxIn1-xAsyP1-y組成傾斜層により
つながれていることを特徴とするヘテロ接合バイポーラ
トランジスタである。
本発明のヘテロ接合バイポーラトランジスタにおいて
は、電子コレクタ空乏層走行時間が決まる主要なコレク
タ区間は、サテライト・バレーのエネルギー位置の高い
InPからなっている。またベース層のコレクタ端とコレ
クタ・コンタクト層がInGaAsであるため、コレクタ層に
生じる電圧降下は外部コレクタ・バイアスを除くとInGa
Asの小さなエネルギー・バンドギャップの大きさに過ぎ
ず、従ってコレクタ層における平均電界強度が緩和され
る。また同じコレクタ層の電圧降下でも電界強度を偏在
させることにより、電子エネルギーがサテライト・バレ
ーの高さよりも大きくならないよう電子エネルギー分布
を制御することができる。
は、電子コレクタ空乏層走行時間が決まる主要なコレク
タ区間は、サテライト・バレーのエネルギー位置の高い
InPからなっている。またベース層のコレクタ端とコレ
クタ・コンタクト層がInGaAsであるため、コレクタ層に
生じる電圧降下は外部コレクタ・バイアスを除くとInGa
Asの小さなエネルギー・バンドギャップの大きさに過ぎ
ず、従ってコレクタ層における平均電界強度が緩和され
る。また同じコレクタ層の電圧降下でも電界強度を偏在
させることにより、電子エネルギーがサテライト・バレ
ーの高さよりも大きくならないよう電子エネルギー分布
を制御することができる。
これらの結果、電子がサテライト・バレーへ遷移しな
いで高速走行できるコレクタ区間は、従来のInGaAs系ヘ
テロ接合バイポーラトランジスタの場合より大幅に延長
され、素子の高周波特性が改善される。
いで高速走行できるコレクタ区間は、従来のInGaAs系ヘ
テロ接合バイポーラトランジスタの場合より大幅に延長
され、素子の高周波特性が改善される。
以下本発明のヘテロ接合バイアストランジスタの実施
例を説明する。
例を説明する。
第１図において、半絶縁性InP基板１上に有機金属気
相成長法（MOCVD法）によりInPに格子整合したn+-InGaA
s（Si不純物濃度;5×1018cm-3）からなる厚み500nmのコ
レクタ・コンタクト層２、InPコレクタ層3i、InGaAsベ
ース層４、p+-InGaAs（Be不純物濃度;3×1019cm-3）か
らなる厚み200nmのエミッタ層５、n-GaxIn1-xAsYP
1-Y（X;0→1,Y;1→0,Si不純物濃度;5×1018cm-3）から
なる層50nmの組成傾斜層5g;n+-InGaAs（Si不純物濃度;5
×1018cm-3）からなる厚み100nmのエミッタ・コンタク
ト層６が順次成長された構造になっている。
相成長法（MOCVD法）によりInPに格子整合したn+-InGaA
s（Si不純物濃度;5×1018cm-3）からなる厚み500nmのコ
レクタ・コンタクト層２、InPコレクタ層3i、InGaAsベ
ース層４、p+-InGaAs（Be不純物濃度;3×1019cm-3）か
らなる厚み200nmのエミッタ層５、n-GaxIn1-xAsYP
1-Y（X;0→1,Y;1→0,Si不純物濃度;5×1018cm-3）から
なる層50nmの組成傾斜層5g;n+-InGaAs（Si不純物濃度;5
×1018cm-3）からなる厚み100nmのエミッタ・コンタク
ト層６が順次成長された構造になっている。
なお第１図において、7cはコレクタ電極、7bはベース
電極、7eはエミッタ電極、16は表面保護膜である。
電極、7eはエミッタ電極、16は表面保護膜である。
第２図は第１図のヘテロ接合バイポーラトランジスタ
の主要部のエネルギー・バンド構造を示す図である。図
においてベース層４とコレクタ・コンタクト層２とはIn
GaAsからなるためコレクタ層3iにおける電圧降下11は外
部バイアスを除いて高々InGaAsの小さなエネルギー・ギ
ャップEgの大きさ0.75eVにすぎない。従ってコレクタ層
3iにおける電界強度が抑えられ、さらにコレクタ層3iを
なすInPのサテライト・バレー９のエネルギー位置が高
いことから電子13がバレー遷移をしないで高速走行でき
るコレクタ区間は従来のInGaAs系ヘテロ接合バイポーラ
トランジスタの場合より大幅に延長される。
の主要部のエネルギー・バンド構造を示す図である。図
においてベース層４とコレクタ・コンタクト層２とはIn
GaAsからなるためコレクタ層3iにおける電圧降下11は外
部バイアスを除いて高々InGaAsの小さなエネルギー・ギ
ャップEgの大きさ0.75eVにすぎない。従ってコレクタ層
3iにおける電界強度が抑えられ、さらにコレクタ層3iを
なすInPのサテライト・バレー９のエネルギー位置が高
いことから電子13がバレー遷移をしないで高速走行でき
るコレクタ区間は従来のInGaAs系ヘテロ接合バイポーラ
トランジスタの場合より大幅に延長される。
なお第２図において、８は伝導帯の底、10は価電子帯
の上限、14b,14cはフェルミ準位を示している。
の上限、14b,14cはフェルミ準位を示している。
第３図は他の実施例であるヘテロ接合バイポーラトラ
ンジスタの主要部のエネルギー・バンド構造を示す。第
３図においては、第２図におけるp+-InGaAsからなるベ
ース層４とｉ−InPからなるコレクタ層3iの間にｎ−InG
aAs（Si不純物濃度;5×1017cm-3）からなる厚み50nmの
第２のコレクタ層3nを設けている。これにより電子13が
ベース層４を走行中に光学フォノン散乱などによりある
程度の運動エネルギーを失っても、コレクタ層3iへ電子
が到達できる割合を増やすことができる。
ンジスタの主要部のエネルギー・バンド構造を示す。第
３図においては、第２図におけるp+-InGaAsからなるベ
ース層４とｉ−InPからなるコレクタ層3iの間にｎ−InG
aAs（Si不純物濃度;5×1017cm-3）からなる厚み50nmの
第２のコレクタ層3nを設けている。これにより電子13が
ベース層４を走行中に光学フォノン散乱などによりある
程度の運動エネルギーを失っても、コレクタ層3iへ電子
が到達できる割合を増やすことができる。
第４図はさらに他の実施例であるヘテロ接合バイポー
ラトランジスタの主要部のエネルギー・バンド構造を示
す。第４図においては、第２図におけるp+-InGaAsから
なるベース層４とｉ−InPからなるコレクタ層3iの間にi
-GaxIn1-xAsYP1-Y（X;1→0,Y;0→１）からなる厚み50nm
の組成傾斜コレクタ層3gを設けており、第２図における
ベース層４とコレクタ層3iとの間に生じる伝導帯の不連
続を消去している。これにより電子13がベース層４を走
行中に失う運動エネルギーが大きくても、電子はコレク
タ層3iへ到達することができる。
ラトランジスタの主要部のエネルギー・バンド構造を示
す。第４図においては、第２図におけるp+-InGaAsから
なるベース層４とｉ−InPからなるコレクタ層3iの間にi
-GaxIn1-xAsYP1-Y（X;1→0,Y;0→１）からなる厚み50nm
の組成傾斜コレクタ層3gを設けており、第２図における
ベース層４とコレクタ層3iとの間に生じる伝導帯の不連
続を消去している。これにより電子13がベース層４を走
行中に失う運動エネルギーが大きくても、電子はコレク
タ層3iへ到達することができる。
次に、コレクタ層のInPを低濃度の不純物でドープし
たヘテロ接合バイポーラトランジスタの実施例について
説明する。
たヘテロ接合バイポーラトランジスタの実施例について
説明する。
第５図は、一例であるヘテロ接合バイポーラトランジ
スタのエネルギー・バンド構造を示す。第５図において
は、厚み200nmのInPコレクタ層の内、ベース側100nmの
区間３πはｐ型不純物であるベリリウムが、コレクタ・
コンタクト側100nmの区間３νはｎ型不純物であるシリ
コンが各々３×1016cm-3ドープされている。
スタのエネルギー・バンド構造を示す。第５図において
は、厚み200nmのInPコレクタ層の内、ベース側100nmの
区間３πはｐ型不純物であるベリリウムが、コレクタ・
コンタクト側100nmの区間３νはｎ型不純物であるシリ
コンが各々３×1016cm-3ドープされている。
また第６図は、他の例であるヘテロ接合バイポーラト
ランジスタのエネルギー・バンド構造を示す。第６図に
おいては、逆にベース側100nmの区間３νはｎ型不純物
であるシリコンが、コレクタ・コンタクト側100nmの区
間３πはｎ型不純物であるベリリウムが各々３×1016cm
-3ドープされている。
ランジスタのエネルギー・バンド構造を示す。第６図に
おいては、逆にベース側100nmの区間３νはｎ型不純物
であるシリコンが、コレクタ・コンタクト側100nmの区
間３πはｎ型不純物であるベリリウムが各々３×1016cm
-3ドープされている。
第５図，第６図いずれの場合でも、これらの不純物濃
度が低いためベース・コレクタ間にバイアスがかかって
いない状態でもInP層は空乏化しており、イオン化不純
物の空間電荷により電界分布の偏りが生じる。なお図
中、8i,10iは不純物物がドープされていない場合のエネ
ルギー・バンド構造を表す。
度が低いためベース・コレクタ間にバイアスがかかって
いない状態でもInP層は空乏化しており、イオン化不純
物の空間電荷により電界分布の偏りが生じる。なお図
中、8i,10iは不純物物がドープされていない場合のエネ
ルギー・バンド構造を表す。
第２図，第５図および第６図において示したヘテロ接
合バイポーラトランジスタのコレクタ層内の電界分布の
様子を第７図に示す。第７図において16,17,18は、各々
第２図，第５図，第６図のInPコレクタ層内の電界分布
を表しており、Wcはコレクタ層の厚みを示している。
合バイポーラトランジスタのコレクタ層内の電界分布の
様子を第７図に示す。第７図において16,17,18は、各々
第２図，第５図，第６図のInPコレクタ層内の電界分布
を表しており、Wcはコレクタ層の厚みを示している。
第２図のヘテロ接合バイポーラトランジスタの場合、
不純物がドープされていないコレクタ層内の電界分布16
は全区間を通じて一定である。
不純物がドープされていないコレクタ層内の電界分布16
は全区間を通じて一定である。
第５図のヘテロ接合バイポーラトランジスタの場合、
コレクタ層内の電界分布は中央に偏在しており、端では
電界は弱くなっている。この場合コレクタ層前半から中
央にかける電界加速によりホットエレクトロン化した電
子はサテライト・バレーへ遷移しやすい状態になってい
るため、コレクタ層後半の電界を抑えてサテライト・バ
レーへの遷移を防いでいる。
コレクタ層内の電界分布は中央に偏在しており、端では
電界は弱くなっている。この場合コレクタ層前半から中
央にかける電界加速によりホットエレクトロン化した電
子はサテライト・バレーへ遷移しやすい状態になってい
るため、コレクタ層後半の電界を抑えてサテライト・バ
レーへの遷移を防いでいる。
第６図のヘテロ接合バイポーラトランジスタの場合、
コレクタ層内の電界分布はコレクタ層の端に偏在してお
り、逆に中央では電界はほとんどなくなっている。この
場合コレクタ層のベース端に偏在している電界で電子を
ある程度加速し初期エネルギーを与えておいて、コレク
タ層の中央では電界を抑えることにより電子の高速走行
を維持させている。最後は電界強度が再度強くなるが、
コレクタ層のほとんどの区間を高速走行するためコレク
タ層走行時間全体に与える影響は小さい。
コレクタ層内の電界分布はコレクタ層の端に偏在してお
り、逆に中央では電界はほとんどなくなっている。この
場合コレクタ層のベース端に偏在している電界で電子を
ある程度加速し初期エネルギーを与えておいて、コレク
タ層の中央では電界を抑えることにより電子の高速走行
を維持させている。最後は電界強度が再度強くなるが、
コレクタ層のほとんどの区間を高速走行するためコレク
タ層走行時間全体に与える影響は小さい。
以上の各実施例においては、ベース構造として均一な
エネルギー・バンドギャップをもつInGaAsを用いたが、
例えばInAl1-xGa1-xAsを用いた傾斜エネルギー・バンド
ギャップ構造をもつものでよい。結晶は格子整合系に限
らず、ベース層をなすInGaAsの組成を格子整合条件から
ずらした歪ベースを有するヘテロ接合バイポーラトラン
ジスタにも本発明は適用できる。
エネルギー・バンドギャップをもつInGaAsを用いたが、
例えばInAl1-xGa1-xAsを用いた傾斜エネルギー・バンド
ギャップ構造をもつものでよい。結晶は格子整合系に限
らず、ベース層をなすInGaAsの組成を格子整合条件から
ずらした歪ベースを有するヘテロ接合バイポーラトラン
ジスタにも本発明は適用できる。
本発明によりInPを基板としたInGaAs系ヘテロ接合バ
イポーラトランジスタのコレクタ空乏層走行時間を大幅
に短縮することができる。
イポーラトランジスタのコレクタ空乏層走行時間を大幅
に短縮することができる。
第１図は本発明のヘテロ接合バイポーラトランジスタの
一実施例を示す構造断面図、 第２図は第１図のヘテロ接合バイポーラトランジスタ主
要部のエネルギー・バンド構造を示す図、 第３図〜第６図はそれぞれ他の実施例であるヘテロ接合
バイポーラトランジスタの主要部のエネルギー・バンド
構造を示す図、 第７図は本発明のヘテロ接合バイポーラトランジスタに
おけるコレクタ空乏層内の電界分布を示す図、 第８図〜第11図は従来のヘテロ接合バイポーラトランジ
スタ主要部のエネルギー・バンド構造を示す図である。 １……半絶縁性基板 ２……コレクタ・コンタクト層 3,3i……コレクタ層 ４……ベース層 ５……エミッタ層 ６……エミッタ・コンタクト層 7e,7b,7c……電極 ８……伝導帯の底 ９……伝導帯のサテライト・バレー 10……価電子帯の上限 12……サテライト・バレーの高さ 13……バレー遷移しないで走行する電子 13′……バレー遷移した後走行する電子 14a,14b,14c……フェルミ準位 15……イオン化したベリリウム不純物 16……表面保護膜
一実施例を示す構造断面図、 第２図は第１図のヘテロ接合バイポーラトランジスタ主
要部のエネルギー・バンド構造を示す図、 第３図〜第６図はそれぞれ他の実施例であるヘテロ接合
バイポーラトランジスタの主要部のエネルギー・バンド
構造を示す図、 第７図は本発明のヘテロ接合バイポーラトランジスタに
おけるコレクタ空乏層内の電界分布を示す図、 第８図〜第11図は従来のヘテロ接合バイポーラトランジ
スタ主要部のエネルギー・バンド構造を示す図である。 １……半絶縁性基板 ２……コレクタ・コンタクト層 3,3i……コレクタ層 ４……ベース層 ５……エミッタ層 ６……エミッタ・コンタクト層 7e,7b,7c……電極 ８……伝導帯の底 ９……伝導帯のサテライト・バレー 10……価電子帯の上限 12……サテライト・バレーの高さ 13……バレー遷移しないで走行する電子 13′……バレー遷移した後走行する電子 14a,14b,14c……フェルミ準位 15……イオン化したベリリウム不純物 16……表面保護膜
Claims (3)
- 【請求項１】InP基板上に、第１の導電型のInGaAsコレ
クタ・コンタクト層と、第１または第２の導電型のInP
コレクタ層と、第２の導電型のInGaAsベース層と、第１
の導電型のInPエミッタ層と、を有するヘテロ接合バイ
ポーラトランジスタであって、前記InPコレクタ層と前
記InGaAsコレクタ・コンタクト層とのヘテロ接合が階段
型であり、かつ前記InPコレクタ層が空乏化しているこ
とを特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項２】請求項１記載のヘテロ接合バイポーラトラ
ンジスタであって、ベース層とコレクタ層におけるInP
層とがInGaAsからInPへ組成変化するGaxIn1-xAsyP1-y組
成傾斜層によりつながれていることを特徴とするヘテロ
接合バイポーラトランジスタ。 - 【請求項３】InP基板上に、InGaAsからなるコレクタ・
コンタクト層と、InPからなる半導体層を含むコレクタ
層と、前記コレクタ層側の端がInGaAsであるベース層
と、エミッタ層とエミッタ・コンタクト層とが順に形成
され、ベース層とコレクタ層におけるInP層とがInGaAs
からInPへ組成変化するGaxIn1-xAsyP1-y組成傾斜層によ
りつながれていることを特徴とするヘテロ接合バイポー
ラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100106A JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100106A JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280338A JPH02280338A (ja) | 1990-11-16 |
| JP2586640B2 true JP2586640B2 (ja) | 1997-03-05 |
Family
ID=14265132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100106A Expired - Lifetime JP2586640B2 (ja) | 1989-04-21 | 1989-04-21 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586640B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US5572049A (en) * | 1995-04-14 | 1996-11-05 | Hughes Aircraft Company | Multi-layer collector heterojunction transistor |
| US6707074B2 (en) | 2000-07-04 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and apparatus for driving the same |
| JP6096503B2 (ja) * | 2012-12-21 | 2017-03-15 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231165A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合化合物半導体装置 |
| JPS62139354A (ja) * | 1985-12-13 | 1987-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 |
| JPH0691240B2 (ja) * | 1986-10-14 | 1994-11-14 | 松下電器産業株式会社 | 光電子集積回路の製造方法 |
-
1989
- 1989-04-21 JP JP1100106A patent/JP2586640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02280338A (ja) | 1990-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| US5105241A (en) | Field effect transistor | |
| JPS58127383A (ja) | ヘテロ接合トランジスタ形半導体装置 | |
| US4825265A (en) | Transistor | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JPH024140B2 (ja) | ||
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| EP0780906A2 (en) | High electron mobility transistor comprising an InAs/InGaAs superlattice | |
| WO1992012540A1 (en) | Semiconductor device | |
| US4980731A (en) | Atomic planar-doped field-effect transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JPH084138B2 (ja) | 半導体装置 | |
| JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0312769B2 (ja) | ||
| KR910009029B1 (ko) | 반금속이 있는 반도체장치 | |
| JP3301888B2 (ja) | 電界効果型半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JPH0714056B2 (ja) | 半導体装置 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |