JP2533541B2 - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JP2533541B2 JP2533541B2 JP62141465A JP14146587A JP2533541B2 JP 2533541 B2 JP2533541 B2 JP 2533541B2 JP 62141465 A JP62141465 A JP 62141465A JP 14146587 A JP14146587 A JP 14146587A JP 2533541 B2 JP2533541 B2 JP 2533541B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- gaas
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 29
- 239000002019 doping agent Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エミツタ・ベース接合にヘテロ接合を用い
たバイポーラトランジスタに係り、電流利得がエミツタ
面積に依存せず高く、且つ高速性に優れた半導体装置に
関する。
たバイポーラトランジスタに係り、電流利得がエミツタ
面積に依存せず高く、且つ高速性に優れた半導体装置に
関する。
従来、ヘテロ接合バイポーラトランジスタでは、電流
利得はエミツタ面積に強く依存し、面積を小さくするに
つれて利得が大幅に低下するという問題があつた。これ
は、ベースに注入されたキヤリアが、エミツタ・ベース
接合部の周辺部分において表面再結合することによるも
のと考えられている。従来の装置では、これを解決する
ために、例えば特開昭61−201466号に記載のGaAlAs−Ga
Asヘテロ接合トランジスタのように、ベース層でのAl組
成をエミツタからコレクタに向けて徐々に変化させ、エ
ネルギ・バンド・ギヤツプに勾配を持たせ、内部電界を
形成するという方法が用いられていた。
利得はエミツタ面積に強く依存し、面積を小さくするに
つれて利得が大幅に低下するという問題があつた。これ
は、ベースに注入されたキヤリアが、エミツタ・ベース
接合部の周辺部分において表面再結合することによるも
のと考えられている。従来の装置では、これを解決する
ために、例えば特開昭61−201466号に記載のGaAlAs−Ga
Asヘテロ接合トランジスタのように、ベース層でのAl組
成をエミツタからコレクタに向けて徐々に変化させ、エ
ネルギ・バンド・ギヤツプに勾配を持たせ、内部電界を
形成するという方法が用いられていた。
上記従来技術によれば、たしかにエミツタ面積依存性
は改善できるものの、ベース層を作製する際に組成を正
確に制御しなければならず、再現性，量産性に支障をき
たすことが考えられる。
は改善できるものの、ベース層を作製する際に組成を正
確に制御しなければならず、再現性，量産性に支障をき
たすことが考えられる。
本発明の目的は、ヘテロ接合バイポーラトランジスタ
においてエミツタ・ベース接合部の近傍で生じる表面再
結合に起因する電流利得のエミツタ面積依存性を容易に
改善できるトランジスタ構造を提供することにある。ま
た、ベース，コレクタ間の耐圧を改善することも目的と
する。
においてエミツタ・ベース接合部の近傍で生じる表面再
結合に起因する電流利得のエミツタ面積依存性を容易に
改善できるトランジスタ構造を提供することにある。ま
た、ベース，コレクタ間の耐圧を改善することも目的と
する。
上記目的は、ベース層において、エミツタ層との界面
近傍を高ドープにすることで達成できる。またベース層
内でコレクタ層との界面近傍を高ドープにすることによ
り、高耐圧化の目的も達成できる。
近傍を高ドープにすることで達成できる。またベース層
内でコレクタ層との界面近傍を高ドープにすることによ
り、高耐圧化の目的も達成できる。
一様なドーピングレベル，エネルギ・バンド・ギヤツ
プを有するヘテロ接合バイポーラトランジスタでは、エ
ミツタ層からベース層へ注入されたキヤリアは、拡散に
よつてコレクタ側，外部ベース領域へ移動する。この
際、エミツタ・ベース接合周辺部に存在するキヤリア
は、表面再結合の効果を受けやすいことが知られてい
る。このためベース電流は拡散電流成分よりも再結合電
流成分が支配的になり、電流利得が電流レベルに大きく
依存すること、また、エミツタ面積にも大きな依存性を
有することになり実用上問題である。
プを有するヘテロ接合バイポーラトランジスタでは、エ
ミツタ層からベース層へ注入されたキヤリアは、拡散に
よつてコレクタ側，外部ベース領域へ移動する。この
際、エミツタ・ベース接合周辺部に存在するキヤリア
は、表面再結合の効果を受けやすいことが知られてい
る。このためベース電流は拡散電流成分よりも再結合電
流成分が支配的になり、電流利得が電流レベルに大きく
依存すること、また、エミツタ面積にも大きな依存性を
有することになり実用上問題である。
上記問題に対して、本発明の一形態では、ベース層の
エミツタ側界面近傍およびコレクタ側界面近傍のみを高
ドープに、それらにはさまれたベース中間領域を低ドー
プにして、ベース層に内部電界を作り込んだ。この内部
電界は、エミツタから注入されたキヤリアをベース層内
部へドリフトさせる向きに作用するため、表面再結合の
影響を低減させることができる。この結果、電流利得の
エミツタ面積依存性は改善され、小さな面積でも大きな
電流利得を得られるようになる。
エミツタ側界面近傍およびコレクタ側界面近傍のみを高
ドープに、それらにはさまれたベース中間領域を低ドー
プにして、ベース層に内部電界を作り込んだ。この内部
電界は、エミツタから注入されたキヤリアをベース層内
部へドリフトさせる向きに作用するため、表面再結合の
影響を低減させることができる。この結果、電流利得の
エミツタ面積依存性は改善され、小さな面積でも大きな
電流利得を得られるようになる。
また、ベース層のコレクタ側界面近傍については、コ
レクタ・ベース間に逆バイアス電圧が印加されても、空
乏層がベース層内へ伸びないようにすることができ、高
耐圧特性を維持することが可能である。
レクタ・ベース間に逆バイアス電圧が印加されても、空
乏層がベース層内へ伸びないようにすることができ、高
耐圧特性を維持することが可能である。
また、高ドープ領域が狭い範囲に限られていても、ベ
ース層全体の抵抗は、ドープ量を制御することにより、
低く保つことができるので、デバイスの高速性は失われ
ることはない。
ース層全体の抵抗は、ドープ量を制御することにより、
低く保つことができるので、デバイスの高速性は失われ
ることはない。
以下本発明の実施例を説明する。
（実施例１） 本発明の実施例１のnpnヘテロ接合バイポーラトラン
ジスタの断面図を第１図に、またそのエネルギーバンド
図を第２図に示す。
ジスタの断面図を第１図に、またそのエネルギーバンド
図を第２図に示す。
Siをｎ型ドーパントとしたｎ＋ −GaAs基板10（Si濃
度約２×1018cm-3）上にSiをｎ型ドーパントとしたｎ＋
−GaAs層11（Si濃度約５×1018cm-3）を約5000Å、ｎ
−GaAs層12（Si濃度約１×1016cm-3）を約3000ÅMBE法
により成長し、コレクタ層を形成する。次に、Beをドー
パントとしたＰ＋ −GaAs層13A（Be濃度約１×1019cm
-3）を約200Å、Ｐ−GaAs層13B（Be濃度約１×1017c
m-3）を約600Å、Ｐ＋−GaAs層13C（Be濃度約４×1019c
m-3）を約200Å成長し、ベース層13を形成する。
度約２×1018cm-3）上にSiをｎ型ドーパントとしたｎ＋
−GaAs層11（Si濃度約５×1018cm-3）を約5000Å、ｎ
−GaAs層12（Si濃度約１×1016cm-3）を約3000ÅMBE法
により成長し、コレクタ層を形成する。次に、Beをドー
パントとしたＰ＋ −GaAs層13A（Be濃度約１×1019cm
-3）を約200Å、Ｐ−GaAs層13B（Be濃度約１×1017c
m-3）を約600Å、Ｐ＋−GaAs層13C（Be濃度約４×1019c
m-3）を約200Å成長し、ベース層13を形成する。
次にエミツタ層として、Siをドーパントとしたｎ−Ga
1-xAlxAs層14（Si濃度約３×1017cm-3,x≒0.3）を約100
0Å成長し、最後に、電極とのオーミツク接触を得るた
めにSiをドーパントとしたｎ＋−GaAs層15（Si濃度約５
×1018cm-3）を約1000Å成長する。
1-xAlxAs層14（Si濃度約３×1017cm-3,x≒0.3）を約100
0Å成長し、最後に、電極とのオーミツク接触を得るた
めにSiをドーパントとしたｎ＋−GaAs層15（Si濃度約５
×1018cm-3）を約1000Å成長する。
続いて、通常のホトリソグラフイープロセス，蒸着プ
ロセスを用いてAuGeから成るエミツタ電極16,AuZnから
成るベース電極17を形成した。
ロセスを用いてAuGeから成るエミツタ電極16,AuZnから
成るベース電極17を形成した。
第２図は本実施例のエネルギーバンド図を模式的に示
したものである。エミツタ層14からベース層13へ注入さ
れた電子は、高ドープｐ＋−GaAs層13Cと低ドープｐ−G
aAs層13Bとの間に形成された内部電界によつて、ベース
層中間領域13Bへドリフトし、さらに拡散によつて高ド
ープｐ＋−GaAs層13Aを経てコレクタ層12に達する。従
つて、ベース層13に注入された電子は内部電界によつて
表面再結合の影響を受けることがなくなり、電流利得の
エミツタ面積依存性が低減される。
したものである。エミツタ層14からベース層13へ注入さ
れた電子は、高ドープｐ＋−GaAs層13Cと低ドープｐ−G
aAs層13Bとの間に形成された内部電界によつて、ベース
層中間領域13Bへドリフトし、さらに拡散によつて高ド
ープｐ＋−GaAs層13Aを経てコレクタ層12に達する。従
つて、ベース層13に注入された電子は内部電界によつて
表面再結合の影響を受けることがなくなり、電流利得の
エミツタ面積依存性が低減される。
（実施例２） 本発明の実施例２のpnp型ヘテロ接合バイポーラトラ
ンジスタの断面図を第３に、またそのエネルギーバンド
図を第４図に示す。
ンジスタの断面図を第３に、またそのエネルギーバンド
図を第４図に示す。
Geをドーパントしたｐ＋−GaAs基板30（Ge濃度約２×
1019cm-3）上に、MBE法によりBeをドーパントしたｐ＋
−GaAs層31（Be濃度約２×1019cm-3）を約5000Å,p−Ga
As層32（Be濃度約１×10＋16cm-3）を約3000Å成長し、
コレクタ部を形成する。
1019cm-3）上に、MBE法によりBeをドーパントしたｐ＋
−GaAs層31（Be濃度約２×1019cm-3）を約5000Å,p−Ga
As層32（Be濃度約１×10＋16cm-3）を約3000Å成長し、
コレクタ部を形成する。
次にSiをドーパントとしたｎ＋−GaAs層33A（Si濃度
約５×1018cm-3）を約200Å,n−GaAs層33B（Si濃度約１
×1017cm-3）を約600Å,n＋−GaAs層33C（Si濃度約５×
1018cm-3）を約200Å成長し、ベース層33を形成する。
約５×1018cm-3）を約200Å,n−GaAs層33B（Si濃度約１
×1017cm-3）を約600Å,n＋−GaAs層33C（Si濃度約５×
1018cm-3）を約200Å成長し、ベース層33を形成する。
次にエミツタ層としてBeをドーパントとしたＰ−Ga
1-xAlAs層34（Be濃度約２×1017cm-3）を約1000Å成長
し、最後にオーミツク接触を得るためにBeをドーパント
したｐ＋−GaAs層35（Be濃度約２×1019cm-3）を約1000
Åを成長する。
1-xAlAs層34（Be濃度約２×1017cm-3）を約1000Å成長
し、最後にオーミツク接触を得るためにBeをドーパント
したｐ＋−GaAs層35（Be濃度約２×1019cm-3）を約1000
Åを成長する。
次に、通常のホトリソグラフイープロセス，蒸着プロ
セスを用いて、AuZuからなるエミツタ電極36,AuGeから
成るベース電極37を形成した。
セスを用いて、AuZuからなるエミツタ電極36,AuGeから
成るベース電極37を形成した。
第４図は、上で述べたpnp型ヘテロ接合バイポーラト
ランジスタのエネルギーバンドを模式的に示したもので
ある。エミツタ層34からベース層33へ注入された正孔
は、ベース層内の高濃度領域33C,低濃度領域33Bで形成
される内部電界によつて低濃度領域33Bへ移動し、更に
拡散によつて高濃度領域33Aを通つてコレクタ層32へ到
達する。従つて、ベース層へ注入された正孔は、エミツ
タ・ベース界面付近には滞在しないため、表面再結合の
影響を低減することができる。
ランジスタのエネルギーバンドを模式的に示したもので
ある。エミツタ層34からベース層33へ注入された正孔
は、ベース層内の高濃度領域33C,低濃度領域33Bで形成
される内部電界によつて低濃度領域33Bへ移動し、更に
拡散によつて高濃度領域33Aを通つてコレクタ層32へ到
達する。従つて、ベース層へ注入された正孔は、エミツ
タ・ベース界面付近には滞在しないため、表面再結合の
影響を低減することができる。
本発明によれば、ヘテロ接合バイポーラトランジスタ
のベース層に内部電界が設けられ、エミツタから注入さ
れる電子又は正孔が界面近傍に滞在することを抑制でき
るため、表面再結合による電流利得のエミツタ面積依存
性を大幅に改善することができる。
のベース層に内部電界が設けられ、エミツタから注入さ
れる電子又は正孔が界面近傍に滞在することを抑制でき
るため、表面再結合による電流利得のエミツタ面積依存
性を大幅に改善することができる。
第１図は本発明の実施例１の断面図、第２図はそのエネ
ルギーバンド図、第３図は本発明の実施例２の断面図、
第４図はそのエネルギーバンド図である。 10……ｎ＋−GaAs基板、11……ｎ＋−GaAsコレクタ層、
12……ｎ−−GaAsコレクタ層、13……ベース層、13A…
…ｐ＋−GaAs層、13B……ｐ−−GaAs層、13C……ｐ＋−
GaAs層、14……ｎ−GaAlAsエミツタ層、15……ｎ＋−Ga
As層、16……エミツタ電極、17……ベース電極、30……
ｐ＋−GaAs基板、31……ｐ＋−GaAsコレクタ層、32……
ｐ−−GaAsコレクタ層、33……ベース層、33A……ｎ＋
−GaAs層、33B……ｎ−GaAs層、33C……ｎ＋−GaAs層、
34……Ｐ−GaAlAsエミツタ層、35……ｐ＋−GaAs層、36
……エミツタ電極、37……ベース電極、Ec…伝導帯、Ev
……価電子帯。
ルギーバンド図、第３図は本発明の実施例２の断面図、
第４図はそのエネルギーバンド図である。 10……ｎ＋−GaAs基板、11……ｎ＋−GaAsコレクタ層、
12……ｎ−−GaAsコレクタ層、13……ベース層、13A…
…ｐ＋−GaAs層、13B……ｐ−−GaAs層、13C……ｐ＋−
GaAs層、14……ｎ−GaAlAsエミツタ層、15……ｎ＋−Ga
As層、16……エミツタ電極、17……ベース電極、30……
ｐ＋−GaAs基板、31……ｐ＋−GaAsコレクタ層、32……
ｐ−−GaAsコレクタ層、33……ベース層、33A……ｎ＋
−GaAs層、33B……ｎ−GaAs層、33C……ｎ＋−GaAs層、
34……Ｐ−GaAlAsエミツタ層、35……ｐ＋−GaAs層、36
……エミツタ電極、37……ベース電極、Ec…伝導帯、Ev
……価電子帯。
Claims (2)
- 【請求項１】ベース層のエミツタ層との接合近傍の薄い
領域の不純物濃度をベース層中間領域の不純物濃度より
高くしたことを特徴とするヘテロ接合バイポーラトラン
ジスタ。 - 【請求項２】上記ベース層のコレクタ層との接合近傍の
薄い領域の不純物濃度を上記ベース層中間領域の不純物
濃度より高くした特許請求の範囲第１項に記載のヘテロ
接合バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141465A JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
| US07/415,708 US4979009A (en) | 1987-06-08 | 1989-09-29 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141465A JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63306660A JPS63306660A (ja) | 1988-12-14 |
| JP2533541B2 true JP2533541B2 (ja) | 1996-09-11 |
Family
ID=15292515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62141465A Expired - Fee Related JP2533541B2 (ja) | 1987-06-08 | 1987-06-08 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4979009A (ja) |
| JP (1) | JP2533541B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397267A (ja) * | 1989-09-11 | 1991-04-23 | Mitsubishi Electric Corp | ヘテロ接合アバランシェトランジスタ |
| JPH03218681A (ja) * | 1989-11-24 | 1991-09-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5352911A (en) * | 1991-10-28 | 1994-10-04 | Trw Inc. | Dual base HBT |
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| FR2692721B1 (fr) * | 1992-06-17 | 1995-06-30 | France Telecom | Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu. |
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| US5378922A (en) * | 1992-09-30 | 1995-01-03 | Rockwell International Corporation | HBT with semiconductor ballasting |
| US5329144A (en) * | 1993-04-23 | 1994-07-12 | At&T Bell Laboratories | Heterojunction bipolar transistor with a specific graded base structure |
| JP3565274B2 (ja) * | 2002-02-25 | 2004-09-15 | 住友電気工業株式会社 | バイポーラトランジスタ |
| JP2006022930A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 動圧流体軸受装置 |
| JP4777699B2 (ja) | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US8809904B2 (en) | 2010-07-26 | 2014-08-19 | Cree, Inc. | Electronic device structure with a semiconductor ledge layer for surface passivation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106154A (ja) * | 1982-12-10 | 1984-06-19 | Hitachi Ltd | 半導体装置 |
| US4593305A (en) * | 1983-05-17 | 1986-06-03 | Kabushiki Kaisha Toshiba | Heterostructure bipolar transistor |
| JPS60242671A (ja) * | 1984-05-16 | 1985-12-02 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポ−ラトランジスタ |
| JPS6122936A (ja) * | 1984-07-10 | 1986-01-31 | 東芝セラミツクス株式会社 | ガス吹込み用耐火物 |
| JPS6233462A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
| JPS62224969A (ja) * | 1986-03-27 | 1987-10-02 | Agency Of Ind Science & Technol | 半導体装置 |
-
1987
- 1987-06-08 JP JP62141465A patent/JP2533541B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-29 US US07/415,708 patent/US4979009A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4979009A (en) | 1990-12-18 |
| JPS63306660A (ja) | 1988-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4380774A (en) | High-performance bipolar microwave transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| EP0507454B1 (en) | Semiconductor device comprising a heterojunction bipolar transistor and method of making the same | |
| GB1404996A (en) | Transistor | |
| JP2533541B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JPH02138743A (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| KR930007190B1 (ko) | 화합물 반도체 장치 | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2643546B2 (ja) | ゲルマニウムと砒化ガリウムを用いたヘテロ接合バイポーラトランジスタの製造方法 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2566558B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |