JP2800246B2 - 縦型トランジスタの製造方法 - Google Patents
縦型トランジスタの製造方法Info
- Publication number
- JP2800246B2 JP2800246B2 JP1087110A JP8711089A JP2800246B2 JP 2800246 B2 JP2800246 B2 JP 2800246B2 JP 1087110 A JP1087110 A JP 1087110A JP 8711089 A JP8711089 A JP 8711089A JP 2800246 B2 JP2800246 B2 JP 2800246B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- emitter
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するもので、特
に、基板に垂直な方向にエミッタ，ベース，コレクタ層
を有する縦型のトランジスタにおいて、寄生容量を低減
し、超高速動作に適したデバイス構造を得るための半導
体装置の製造方法に関するものである。
に、基板に垂直な方向にエミッタ，ベース，コレクタ層
を有する縦型のトランジスタにおいて、寄生容量を低減
し、超高速動作に適したデバイス構造を得るための半導
体装置の製造方法に関するものである。
超高速動作が可能と考えられている能動半導体装置の
１つに、広い禁止帯幅のエミッタ（WGE）を有するヘテ
ロ接合・バイポーラ・トランジスタ（HBT）がある。例
えば、アスベック（Asbeck）らよりインターナショナル
・エレクトロン・デバイス・ミーティング（IEDM,テク
ニカル・ダイジェスト・629ページ,1981年）において、
HBTの試作が報告されている。このデバイスは、エミッ
タ注入効率を劣化させることなくベースの不純物濃度を
高めてベース抵抗を低減できるという利点を有するた
め、ホモ接合だけからなる通常のバイポーラ・トランジ
スタ以上に高速動作に適している。
１つに、広い禁止帯幅のエミッタ（WGE）を有するヘテ
ロ接合・バイポーラ・トランジスタ（HBT）がある。例
えば、アスベック（Asbeck）らよりインターナショナル
・エレクトロン・デバイス・ミーティング（IEDM,テク
ニカル・ダイジェスト・629ページ,1981年）において、
HBTの試作が報告されている。このデバイスは、エミッ
タ注入効率を劣化させることなくベースの不純物濃度を
高めてベース抵抗を低減できるという利点を有するた
め、ホモ接合だけからなる通常のバイポーラ・トランジ
スタ以上に高速動作に適している。
従来のヘテロ接合バイポーラ・トランジスタの製造工
程について図を用いて説明する。
程について図を用いて説明する。
第２図（Ａ）〜（Ｄ）は従来のHBTの製造工程を説明
するための図で、各主要工程における半導体装置の断面
模式図である。
するための図で、各主要工程における半導体装置の断面
模式図である。
まず工程（Ａ）では、単結晶で半絶縁性の半導体また
は絶縁体の基板１上に、コレクタ層2,ベース層３および
エミッタ層４を順次結晶成長させる。
は絶縁体の基板１上に、コレクタ層2,ベース層３および
エミッタ層４を順次結晶成長させる。
次に工程（Ｂ）では、エミッタ層４表面よりベース層
３を含みコレクタ層２の一部までにわたり不純物をイオ
ン注入し、不純物をアニールにより活性化させ、ベース
層３の導伝型と同じになるような不純物を高濃度に含有
したイオン注入領域５を形成する。
３を含みコレクタ層２の一部までにわたり不純物をイオ
ン注入し、不純物をアニールにより活性化させ、ベース
層３の導伝型と同じになるような不純物を高濃度に含有
したイオン注入領域５を形成する。
次に工程（Ｃ）では、エッチングを行い、コレクタ層
２の一部を露出させる。
２の一部を露出させる。
最後に工程（Ｄ）では、コレクタ層２とオーミック接
合を形成するコレクタ電極６を、イオン注入領域５とオ
ーミック接合を形成するベース電極７を、エミッタ層４
とオーミック接合を形成するエミッタ電極８をそれぞれ
の表面に設ける。
合を形成するコレクタ電極６を、イオン注入領域５とオ
ーミック接合を形成するベース電極７を、エミッタ層４
とオーミック接合を形成するエミッタ電極８をそれぞれ
の表面に設ける。
第２図で説明した従来の製造方法の問題点を、基板１
として半絶縁性のGaAs基板、コレクタ層２としてｎ型の
Al0.3Ga0.7As、ベース層３としてｐ型のGaAs、エミッタ
層４としてｎ型のAl0.3Ga0.7As、イオン注入領域５形成
のための不純物としてｐ型半導体を作るBeを用いた場合
について説明する。
として半絶縁性のGaAs基板、コレクタ層２としてｎ型の
Al0.3Ga0.7As、ベース層３としてｐ型のGaAs、エミッタ
層４としてｎ型のAl0.3Ga0.7As、イオン注入領域５形成
のための不純物としてｐ型半導体を作るBeを用いた場合
について説明する。
工程（Ｂ）のBeのイオン注入は、ｐ型GaAs層のベース
層３に表面より電気的コンタクトを得るために行うもの
である。イオン注入は深さ方向に“だれ”を持つので、
一般にイオン注入領域５はコレクタ層２まで達する。Be
イオン注入後の800から900℃のアニールによりイオン注
入領域５は全てｐ型半導体となり、エミッタ層４内イオ
ン注入領域５のｐ型Al0.3Ga0.7Asとｐ型GaAsのベース層
３のオーミック接合が形成される。
層３に表面より電気的コンタクトを得るために行うもの
である。イオン注入は深さ方向に“だれ”を持つので、
一般にイオン注入領域５はコレクタ層２まで達する。Be
イオン注入後の800から900℃のアニールによりイオン注
入領域５は全てｐ型半導体となり、エミッタ層４内イオ
ン注入領域５のｐ型Al0.3Ga0.7Asとｐ型GaAsのベース層
３のオーミック接合が形成される。
しかし、同時にエミッタ層４内イオン注入領域５のｐ
型Al0.3Ga0.7Asとｎ型Al0.3Ga0.7Asエミッタ層４との間
にｐ−ｎ接合が形成され、またコレクタ層２内イオン注
入領域５のｐ型Al0.3Ga0.7Asとｎ型Al0.3Ga0.7Asコレク
タ層２との間にもｐ−ｎ接合が形成される。これらのｐ
−ｎ接合はトランジスタの基本動作に全く関係なく、単
に寄生容量Cpeb（エミッタ・ベース間寄生容量）、Cpbc
（ベース・コレクタ間寄生容量）として働く。寄生容量
Cpeb,Cpbcの値はトランジスタの基本動作に関係した領
域で有する真性のエミッタ・ベース間容量Cieb,ベース
・コレクタ間容量Cibcと同程度かそれ以上になるので、
トランジスタの速度を遅くする要因になっている。
型Al0.3Ga0.7Asとｎ型Al0.3Ga0.7Asエミッタ層４との間
にｐ−ｎ接合が形成され、またコレクタ層２内イオン注
入領域５のｐ型Al0.3Ga0.7Asとｎ型Al0.3Ga0.7Asコレク
タ層２との間にもｐ−ｎ接合が形成される。これらのｐ
−ｎ接合はトランジスタの基本動作に全く関係なく、単
に寄生容量Cpeb（エミッタ・ベース間寄生容量）、Cpbc
（ベース・コレクタ間寄生容量）として働く。寄生容量
Cpeb,Cpbcの値はトランジスタの基本動作に関係した領
域で有する真性のエミッタ・ベース間容量Cieb,ベース
・コレクタ間容量Cibcと同程度かそれ以上になるので、
トランジスタの速度を遅くする要因になっている。
以上述べたように、従来の製造方法では寄生容量
Cpeb,Cpbcを充分に低減することが困難であり、超高速
のヘテロ接合バイポーラ・トランジスタを実現すること
はできなかった。
Cpeb,Cpbcを充分に低減することが困難であり、超高速
のヘテロ接合バイポーラ・トランジスタを実現すること
はできなかった。
本発明の目的は、従来のヘテロ接合バイポーラ・トラ
ンジスタの製造方法の持つ前記の欠点を除去し、超高速
動作を実現する半導体装置の製造方法を提供することに
ある。
ンジスタの製造方法の持つ前記の欠点を除去し、超高速
動作を実現する半導体装置の製造方法を提供することに
ある。
本発明は、エミッタ，ベース，コレクタ領域を有する
縦型トランジスタの製造方法において、 コレクタ領域形成後、このコレクタ領域以外をコレク
タの高さまで単結晶絶縁体で埋め込み、この単結晶絶縁
体上に外部ベース層を形成し、前記コレクタ領域上に前
記外部ベース層の高さまでベース領域を形成し、このベ
ース領域上にエミッタ領域を形成し、このエミッタ領域
側面を絶縁膜で覆い、この絶縁膜で覆われていない前記
外部ベース領域上にベースコンタクト層を形成すること
を特徴とする。
縦型トランジスタの製造方法において、 コレクタ領域形成後、このコレクタ領域以外をコレク
タの高さまで単結晶絶縁体で埋め込み、この単結晶絶縁
体上に外部ベース層を形成し、前記コレクタ領域上に前
記外部ベース層の高さまでベース領域を形成し、このベ
ース領域上にエミッタ領域を形成し、このエミッタ領域
側面を絶縁膜で覆い、この絶縁膜で覆われていない前記
外部ベース領域上にベースコンタクト層を形成すること
を特徴とする。
以下、本発明による縦型トランジスタの製造方法の実
施例を図面を参照して詳細に説明する。
施例を図面を参照して詳細に説明する。
第１図（Ａ）から（Ｈ）は本発明による縦型トランジ
スタの製造プロセスを説明するための図で、各主要工程
における半導体装置の断面模式図である。第１図におい
て、第２図と同じ番号のものは第２図と同等物で同一機
能を果たすものである。９は高濃度コレクタ層、10はダ
ミーエミッタ、11はコレクタ絶縁層、12は外部ベース
層、13はダミーベース、14はエミッタ絶縁膜、15はベー
スコンタクト層、16はベース絶縁膜、17はコレクタコン
タクト層である。
スタの製造プロセスを説明するための図で、各主要工程
における半導体装置の断面模式図である。第１図におい
て、第２図と同じ番号のものは第２図と同等物で同一機
能を果たすものである。９は高濃度コレクタ層、10はダ
ミーエミッタ、11はコレクタ絶縁層、12は外部ベース
層、13はダミーベース、14はエミッタ絶縁膜、15はベー
スコンタクト層、16はベース絶縁膜、17はコレクタコン
タクト層である。
（Ａ）は基板１上に高濃度コレクタ層９およびコレク
タ層２を成長させ、ダミーエミッタ10をマスクにコレク
タ層２をその形状に加工する工程、（Ｂ）はコレクタ絶
縁層11をコレクタ層２の高さまで高濃度コレクタ層９上
に選択的に形成し、その上に外部ベース層12およびダミ
ーベース13を形成する工程、（Ｃ）はダミーエミッタ10
を除去しベース層３を外部ベース層12の高さまでコレク
タ層２上に選択的に形成し、その上にエミッタ層４およ
びエミッタ電極８を形成する工程、（Ｄ）はダミーベー
ス13を除去しエミッタ層４およびエミッタ電極８の側面
にエミッタ絶縁膜14を形成する工程、（Ｅ）はベースコ
ンタクト層15を外部ベース層12上に選択的に形成する工
程、（Ｆ）は高濃度コレクタ層９を一部露出させ、露出
部分のコレクタ絶縁層11,外部ベース層12およびベース
コンタクト層15の側面にベース絶縁膜16を形成する工
程、（Ｇ）はコレクタコンタクト層17を露出した高濃度
コレクタ層９上に選択的に形成する工程、（Ｈ）はベー
スコンタクト層15上にベース電極７、コレクタコンタク
ト層17上にコレクタ電極17を形成する工程である。
タ層２を成長させ、ダミーエミッタ10をマスクにコレク
タ層２をその形状に加工する工程、（Ｂ）はコレクタ絶
縁層11をコレクタ層２の高さまで高濃度コレクタ層９上
に選択的に形成し、その上に外部ベース層12およびダミ
ーベース13を形成する工程、（Ｃ）はダミーエミッタ10
を除去しベース層３を外部ベース層12の高さまでコレク
タ層２上に選択的に形成し、その上にエミッタ層４およ
びエミッタ電極８を形成する工程、（Ｄ）はダミーベー
ス13を除去しエミッタ層４およびエミッタ電極８の側面
にエミッタ絶縁膜14を形成する工程、（Ｅ）はベースコ
ンタクト層15を外部ベース層12上に選択的に形成する工
程、（Ｆ）は高濃度コレクタ層９を一部露出させ、露出
部分のコレクタ絶縁層11,外部ベース層12およびベース
コンタクト層15の側面にベース絶縁膜16を形成する工
程、（Ｇ）はコレクタコンタクト層17を露出した高濃度
コレクタ層９上に選択的に形成する工程、（Ｈ）はベー
スコンタクト層15上にベース電極７、コレクタコンタク
ト層17上にコレクタ電極17を形成する工程である。
基板１として半絶縁性のInP基板、高濃度コレクタ層
９としてn+−In0.53Ga0.47As、コレクタ層２としてｎ−
In0.53Ga0.47As、コレクタ絶縁層11として半絶縁性のIn
P、ベース層3,外部ベース層12およびベースコンタクト
層15としてp+−In0.53Ga0.47As、エミッタ層４としてｎ
−In0.52Al0.48Asを用いて、（Ａ）から（Ｈ）の各工程
を詳細に説明する。
９としてn+−In0.53Ga0.47As、コレクタ層２としてｎ−
In0.53Ga0.47As、コレクタ絶縁層11として半絶縁性のIn
P、ベース層3,外部ベース層12およびベースコンタクト
層15としてp+−In0.53Ga0.47As、エミッタ層４としてｎ
−In0.52Al0.48Asを用いて、（Ａ）から（Ｈ）の各工程
を詳細に説明する。
工程（Ａ）では、まず気相成長法により厚さ5000Åで
ドナー濃度が１×1019cm-3のn+−In0.53Ga0.47As高濃度
コレクタ層９および厚さ3000Åでドナー濃度が５×1016
cm-3のｎ−In0.53Ga0.47Asコレクタ層２を結晶成長し、
その上に１μｍのSiO2を形成する。リソグラフィにより
SiO2およびｎ−In0.53Ga0.47Asをエミッタ形状に加工し
てダミーエミッタ10およびコレクタ層２とする。
ドナー濃度が１×1019cm-3のn+−In0.53Ga0.47As高濃度
コレクタ層９および厚さ3000Åでドナー濃度が５×1016
cm-3のｎ−In0.53Ga0.47Asコレクタ層２を結晶成長し、
その上に１μｍのSiO2を形成する。リソグラフィにより
SiO2およびｎ−In0.53Ga0.47Asをエミッタ形状に加工し
てダミーエミッタ10およびコレクタ層２とする。
工程（Ｂ）では、露出しているn+−In0.53Ga0.47As高
濃度コレクタ層９上に選択成長ができ、さらに単結晶で
あるコレクタ層２の側壁の高さまでしか成長しない条件
の気相成長法により、厚さ3000ÅでFeドープの半絶縁性
InPコレクタ絶縁層11を形成する。次にInP上に選択成長
できる条件の気相成長法により、厚さ1000Åでアクセプ
タ濃度が１×1019cm-3のp+−In0.53Ga0.47As外部ベース
層12を形成する。さらにSi3N4を全体にかぶせ、これを
平坦化してダミーベース13とする。
濃度コレクタ層９上に選択成長ができ、さらに単結晶で
あるコレクタ層２の側壁の高さまでしか成長しない条件
の気相成長法により、厚さ3000ÅでFeドープの半絶縁性
InPコレクタ絶縁層11を形成する。次にInP上に選択成長
できる条件の気相成長法により、厚さ1000Åでアクセプ
タ濃度が１×1019cm-3のp+−In0.53Ga0.47As外部ベース
層12を形成する。さらにSi3N4を全体にかぶせ、これを
平坦化してダミーベース13とする。
工程（Ｃ）では、まずSiO2ダミーエミッタ10を除去す
る。次に露出したｎ−In0.53Ga0.47Asコレクタ層２上に
選択成長ができ、さらに単結晶である外部ベース層12の
側壁の高さまでしか成長しない条件の気相成長法によ
り、厚さ1000Åでアクセプタ濃度が１×1019cm-3のp+−
In0.53Al0.47Asベース層３を形成する。そしてベース層
３上に選択成長できる条件の気相成長法により、厚さ30
00Åでドナー濃度が３×1017cm-3のｎ−In0.52Ga0.48As
エミッタ層４を形成する。さらにAuGeを蒸着した後平坦
化し、アロイしてエミッタ電極８とする。
る。次に露出したｎ−In0.53Ga0.47Asコレクタ層２上に
選択成長ができ、さらに単結晶である外部ベース層12の
側壁の高さまでしか成長しない条件の気相成長法によ
り、厚さ1000Åでアクセプタ濃度が１×1019cm-3のp+−
In0.53Al0.47Asベース層３を形成する。そしてベース層
３上に選択成長できる条件の気相成長法により、厚さ30
00Åでドナー濃度が３×1017cm-3のｎ−In0.52Ga0.48As
エミッタ層４を形成する。さらにAuGeを蒸着した後平坦
化し、アロイしてエミッタ電極８とする。
工程（Ｄ）では、まずダミーベース13を除去する。そ
の後、Si3N4を全体に形成し、エミッタ電極８上および
外部ベース層12上のものを除去し、エミッタ絶縁膜14を
形成する。
の後、Si3N4を全体に形成し、エミッタ電極８上および
外部ベース層12上のものを除去し、エミッタ絶縁膜14を
形成する。
工程（Ｅ）では、外部ベース層12上に選択成長できる
気相成長法により、厚さ3000Åでアクセプタ濃度が１×
1019cm-3のp+−In0.53Ga0.47Asベースコンタクト層15を
形成する。
気相成長法により、厚さ3000Åでアクセプタ濃度が１×
1019cm-3のp+−In0.53Ga0.47Asベースコンタクト層15を
形成する。
工程（Ｆ）では、まず高濃度コレクタ層９の一部を露
出させるためにベースコンタクト層15,外部ベース層12,
およびコレクタ絶縁層11の一部を除去する。次に工程
（Ｄ）と同様な方法によりこれらの側壁にSi3N4ベース
絶縁膜16を形成する。
出させるためにベースコンタクト層15,外部ベース層12,
およびコレクタ絶縁層11の一部を除去する。次に工程
（Ｄ）と同様な方法によりこれらの側壁にSi3N4ベース
絶縁膜16を形成する。
工程（Ｇ）では、高濃度コレクタ層９上に選択成長で
きる気相成長法により、厚さ7000Åでドナー濃度が１×
1019cm-3のn+−In0.53Ga0.47Asコレクタコンタクト層17
を形成する。
きる気相成長法により、厚さ7000Åでドナー濃度が１×
1019cm-3のn+−In0.53Ga0.47Asコレクタコンタクト層17
を形成する。
工程（Ｈ）では、AuZnによるベース電極７およびAuGe
によるコレクタ電極６を形成して、ヘテロ接合バイポー
ラトランジスタを完成させる。
によるコレクタ電極６を形成して、ヘテロ接合バイポー
ラトランジスタを完成させる。
以上述べた本実施例による製造方法によれば、デバイ
スの動作に本質的な領域だけに接合ができ寄生的なpn接
合はできないので、エミッタ・ベース間およびベース・
コレクタ間の寄生容量（Cpeb,Cpbc）はほとんど無視で
きる。したがって、本発明により寄生容量が少なく超高
速動作が可能なヘテロ接合バイポーラトランジスタがで
きた。本実施例によるヘテロ接合バイポーラトランジス
タと同一層構造およびエミッタ層（２μｍ）を有する従
来の製造方法で作製したものとの遅延時間を比較する
と、本実施例によるものは従来のものに比べ約半分の遅
延時間（10ps）が得られた。
スの動作に本質的な領域だけに接合ができ寄生的なpn接
合はできないので、エミッタ・ベース間およびベース・
コレクタ間の寄生容量（Cpeb,Cpbc）はほとんど無視で
きる。したがって、本発明により寄生容量が少なく超高
速動作が可能なヘテロ接合バイポーラトランジスタがで
きた。本実施例によるヘテロ接合バイポーラトランジス
タと同一層構造およびエミッタ層（２μｍ）を有する従
来の製造方法で作製したものとの遅延時間を比較する
と、本実施例によるものは従来のものに比べ約半分の遅
延時間（10ps）が得られた。
以上述べた本発明の実施例ではnpn型のヘテロ接合バ
イポーラトランジスタについてしか示さなかったが、本
発明はホモ接合のバイポーラトランジスタや半導体の伝
導型を反対にしたpnp型のバイポーラトランジスタに対
しても適用できることは明らかである。また、本発明は
バイポーラトランジスタだけでなく、nnn構造を有する
ホットエレクトロントランジスタや、その他の縦型構造
を有するデバイスに適用でき、半導体の伝導型や材料の
組合せに何等制限はないことも明らかである。
イポーラトランジスタについてしか示さなかったが、本
発明はホモ接合のバイポーラトランジスタや半導体の伝
導型を反対にしたpnp型のバイポーラトランジスタに対
しても適用できることは明らかである。また、本発明は
バイポーラトランジスタだけでなく、nnn構造を有する
ホットエレクトロントランジスタや、その他の縦型構造
を有するデバイスに適用でき、半導体の伝導型や材料の
組合せに何等制限はないことも明らかである。
デバイスの基本構造に用いる半導体としてはIn0.53Ga
0.47As,In0.52Al0.48Asだけしか示さなかったが、Si,Ge
などの元素半導体、GaAs,AlAs,InP,InAs,GaP,GaSb,AlSb
などのIII−Ｖ族化合物半導体やその混晶、CdTe,ZnTeな
どのII−VI族化合物半導体やその結晶、およびその他の
各種半導体にも適用できる。コレクタ絶縁層11としては
FeドープのInPしか示さなかったが、In0.52Al0.48As,Ga
As,AlAs,ZnS,ZnSe,CdSなどのように広い禁止帯幅を有し
て高抵抗化している半導体または、CaF2,SrF2,スピネル
などの単結晶絶縁体でもよい。
0.47As,In0.52Al0.48Asだけしか示さなかったが、Si,Ge
などの元素半導体、GaAs,AlAs,InP,InAs,GaP,GaSb,AlSb
などのIII−Ｖ族化合物半導体やその混晶、CdTe,ZnTeな
どのII−VI族化合物半導体やその結晶、およびその他の
各種半導体にも適用できる。コレクタ絶縁層11としては
FeドープのInPしか示さなかったが、In0.52Al0.48As,Ga
As,AlAs,ZnS,ZnSe,CdSなどのように広い禁止帯幅を有し
て高抵抗化している半導体または、CaF2,SrF2,スピネル
などの単結晶絶縁体でもよい。
本発明の構造を得るための結晶成長法としては、選択
成長ができることおよび埋め込み成長を行うときに穴の
出口で自己停止作用のあることが必要であるが、これが
可能ならば原理的にはどんな成長方法でもよい。ハイド
ライドやクロライド材料を用いた気相成長法（VPE,Vapo
ur Phase Epitaxy）、有機金属化学気相成長法（MOCVD,
Metal Organic Chemical Vapour Deposition）などが適
しているが、液相成長法（LPE,Liquid Phase Epitaxy）
や有機金属分子線エピタキシー（MOMBE,Metal Organic
Molecular Beam Epitaxy）などでもよい。
成長ができることおよび埋め込み成長を行うときに穴の
出口で自己停止作用のあることが必要であるが、これが
可能ならば原理的にはどんな成長方法でもよい。ハイド
ライドやクロライド材料を用いた気相成長法（VPE,Vapo
ur Phase Epitaxy）、有機金属化学気相成長法（MOCVD,
Metal Organic Chemical Vapour Deposition）などが適
しているが、液相成長法（LPE,Liquid Phase Epitaxy）
や有機金属分子線エピタキシー（MOMBE,Metal Organic
Molecular Beam Epitaxy）などでもよい。
本発明の縦型トランジスタの製造方法によれば、エミ
ッタ・ベース間寄生容量とベース・コレクタ寄生容量の
発生がほとんど抑制されるので、超高速動作が可能な半
導体装置を実現できる。
ッタ・ベース間寄生容量とベース・コレクタ寄生容量の
発生がほとんど抑制されるので、超高速動作が可能な半
導体装置を実現できる。
第１図（Ａ）から（Ｈ）は本発明の半導体装置の製造方
法を説明するための各主要工程における断面模式図、 第２図（Ａ）から（Ｄ）は従来技術を説明するための各
主要工程における断面模式図である。 １……基板 ２……コレクタ層 ３……ベース層 ４……エミッタ層 ５……イオン注入層 ６……コレクタ電極 ７……ベース電極 ８……エミッタ電極 ９……高濃度コレクタ層 10……ダミーエミッタ 11……コレクタ絶縁層 12……外部ベース層 13……ダミーベース 14……エミッタ絶縁膜 15……ベースコンタクト層 16……ベース絶縁膜 17……コレクタコンタクト層
法を説明するための各主要工程における断面模式図、 第２図（Ａ）から（Ｄ）は従来技術を説明するための各
主要工程における断面模式図である。 １……基板 ２……コレクタ層 ３……ベース層 ４……エミッタ層 ５……イオン注入層 ６……コレクタ電極 ７……ベース電極 ８……エミッタ電極 ９……高濃度コレクタ層 10……ダミーエミッタ 11……コレクタ絶縁層 12……外部ベース層 13……ダミーベース 14……エミッタ絶縁膜 15……ベースコンタクト層 16……ベース絶縁膜 17……コレクタコンタクト層
Claims (1)
- 【請求項１】エミッタ，ベース，コレクタ領域を有する
縦型トランジスタの製造方法において、 コレクタ領域形成後、このコレクタ領域以外をコレクタ
の高さまで単結晶絶縁体で埋め込み、この単結晶絶縁体
上に外部ベース層を形成し、前記コレクタ領域上に前記
外部ベース層の高さまでベース領域を形成し、このベー
ス領域上にエミッタ領域を形成し、このエミッタ領域側
面を絶縁膜で覆い、この絶縁膜で覆われていない前記外
部ベース領域上にベースコンタクト層を形成することを
特徴とする縦型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087110A JP2800246B2 (ja) | 1989-04-07 | 1989-04-07 | 縦型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087110A JP2800246B2 (ja) | 1989-04-07 | 1989-04-07 | 縦型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266529A JPH02266529A (ja) | 1990-10-31 |
| JP2800246B2 true JP2800246B2 (ja) | 1998-09-21 |
Family
ID=13905815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1087110A Expired - Lifetime JP2800246B2 (ja) | 1989-04-07 | 1989-04-07 | 縦型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800246B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058144A1 (ja) * | 2005-11-18 | 2007-05-24 | Tokyo Institute Of Technology | ホットエレクトロントランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63248168A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1989
- 1989-04-07 JP JP1087110A patent/JP2800246B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02266529A (ja) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| US3780359A (en) | Bipolar transistor with a heterojunction emitter and a method fabricating the same | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3299807B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US4672414A (en) | Planar heterojunction bipolar device and method | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100235568B1 (ko) | 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JPH0525389B2 (ja) | ||
| JP2533541B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2765208B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPH061782B2 (ja) | 半導体装置 | |
| JPH05129322A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |