KR930007190B1 - 화합물 반도체 장치 - Google Patents
화합물 반도체 장치 Download PDFInfo
- Publication number
- KR930007190B1 KR930007190B1 KR1019900012882A KR900012882A KR930007190B1 KR 930007190 B1 KR930007190 B1 KR 930007190B1 KR 1019900012882 A KR1019900012882 A KR 1019900012882A KR 900012882 A KR900012882 A KR 900012882A KR 930007190 B1 KR930007190 B1 KR 930007190B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- structure portion
- base
- aligned
- collector
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 150000001875 compounds Chemical class 0.000 title description 3
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 86
- 238000000034 method Methods 0.000 description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도 및 제2도는 종래의 HBT의 구조를 나타낸 단면도.
제3도는 본 발명에 의한 HBT의 일 실시예를 나타낸 단면도.
제4도는 본 발명에 의한 HBT의 다른 실시예를 나타낸 단면도.
본 발명은 화합물 반도체 장치에 관한 것으로, 더 상세하게는 이종 접합 바아폴라 트랜지스터(Hetetojunction Bipoal Transistor ; 이하 "HBT"라 한다)에 관한 것이다.
최근 분자선 에피텍시(Molecular Beam Epitaxy : MBE)법과 유기금속 기상 성장(Metal-Organic Chemical Vapor Deposition : MOCVD)법 등의 결정 성장 기술의 발달로 인하여, 서로 다른 종류의 반도체 재료를 접합시킨 이른바 이종 접합을 이용한 반도체 소자의 개발이 활발히 진행되고 있다.
이러한 반도체 소자의 하나로서 HBT가 있는 데, 이 HBT는 바이폴라 트랜지스터의 에미터와 베이스 사이에 이종 접합을 이용한 소자로서, 종래 단일 반도체 재료를 사용하여 제작한 동종 잡합(homojunction) 바이폴라 트랜지스터에 비해서 여러가지 장점들을 갖고 있다. 첫째로, 에미터층을 구성하는 반도체 물질을 베이스층을 구성하는 반도체 물질을 베이스층을 구성하는 반도체 물질보다 에너지 갭(Energy gap : Eg)이 넓은 것을 사용함으로써, 에미터 주입 효율을 저하시키지 않고 에미터 영역의 불순물 농도와 베이스 영역의 불순물 농도를 독립하여 설정할 수 있으며, 둘째로 베이스 층의 불순물 농도로 높일 수 있기 때문에, 베이스 저항을 낮출 수 있고, 또한, 얇은 베이스층을 형성할 수 있다. 마찬가지로 에미터층의 불순물 농도로 낮출 수가 있기 때문에, 에미터 용량을 줄일 수 있다. 이러한 이점들로 인하여, HBT는 종래 동종 접합 바이폴라 트랜지스터에 비해 고주파 특성 및 스위칭 특성이 우수하다.
제1도는 종래 HBT의 구조를 나타낸 단면도이다. 동도에서, 참조부호 1은 반절연성 갈륨아세나이드(GaAs) 기판, 2는 n+형 GaAs 콜렉터 콘택트층, 3은 n은 GaAs 콜렉터층, 4는 p+ GaAs 베이스 층, 7은 n형 알루미늄 갈륨아세나이드(AlGaAs)에미터층, 9는 N+형 GaAs 에미터 콘택트층, 10은 에미터 전극, 11은 베이스 전극, 12는 콜렉터 전극을 각각 나타내고 있다. 이와 같이 구성된 HBT의 동작은 보통의 바이폴라 트랜지스터의 동작과 비슷하다. 상기 구조의 HBT에서는 베이스층이 얇아서, 이 베이스층의 불순물의 농도가 고농도 일지라도 베이스 저항을 낮추는데 문제가 되어 왔다. 따라서, 상기 베이스 저항을 중이는 수단으로, 상기 베이스층의 재료구성을 변화시켜서(베이스층으로 AlxGa1-xAs를 사용하되, x값이 에미터로부터 베이스로 감소하는 것) 내부 전기장(built-in field)을 형성하고, 이 내부 전기장으로 베이스 영역에서의 캐리어 이동속도를 증가시켜 베이스 통과시간을 줄임으로써 다소 베이스 폭을 두껍게 하여도되나, 이 방법 역시 베이스 저항을 줄이는데 여전히 한계가 있다.
또한, 상기 구조의 HBT에서는 베이스층과 콜렉터층의 일부분을 식각하여 베이스-콜렉터 접합의 면적을 줄임으로써 콜렉터 접합용량을 줄여주었으나, 여전히 용량이 높아 고주파에서의 소자 동작을 방해한다.
제2도는 상기 제1도에 도시된 HBT의 구조 가운데 이종 접합에서 생기는 급격한 전위 장벽을 제거하기 위하여 알루미늄 성분을 경사지게 하여 길러준 경사층들(6)(8)을 구비한 HBT의 구조를 나타낸 단면도로서, 이와 같이 구성된 HBT는 이종 접합에서의 완만한 전위 장벽으로 인해 상기 제1의 HBT보다 전류이득을 향상시킬 수 있다. 그러나, 이 구조의 HBT도, 상술한 제1도의 HBT도의 단점을 가지고 있다. 제2도의 참조 부호중, 제1도에서 사용된 부호와 같은 부호는 동일 부분을 나타내는 것이고, 상기 경사층(6)은 p+형 GaAs 베이스층(4)과 n형 AlGaAs 에미터층(7) 사이에 개재되어 n형 GaAs로부터 n형 AlGaAs로 Al성분변화를 경사지게한 층이고, 상기 경사층(8)은 n형 AlGaAs로부터 n+형 GaAs로 Al의 성분 변화를 경사지게 한 층이다. 여기서, 무도핑 GaAs스페이서(5)는 상기 경사층(6)의 형성시 상기 베이스층(4)으로부터 불순물이 경사층(6)으로 확산되는 것을 차단하는 역할을 한다.
따라서 본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 액티브 영역이외의 베이스층의 두께를 두껍게 만들어줌으로써 베이스 저항을 줄일 수 있는 HBT를 제공하는데 있다.
본 발명의 다른 목적은 베이스층과 콜렉터층 사이에 장벽층을 개재함으로써 콜렉터 용량을 줄일 수 있는 HBT를 제공하는데 있다.
상기한 첫번째 목적을 달성하기 위하여 본 발명은 리세스 구조 부분은 메사 구조 부분의 일정 깊이 이하로 형성되고, 상기 리세스 구조 부분으로부터 상기 메사 구조 부분으로 연장된 측벽을 포함하고, 상기 리세스 구조 부분으로 둘러싸인 상기 메사 구조부분을 갖는 반절연성 기판 ; 상기 메사 구조 부분 및 상기 리세스 구조 부분상에 형성되고, 제1도전성 불순물로 고농도로 도핑된 제1반도체 물질로 된 콜렉터 콘택트층 ; 상기 콜렉터 콘택트층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1도전성 불순물로 도핑되어 있고, 상기 콜렉터 콘택트층의 상기 제1불순물 농도보다 낮은 농도를 갖는 제1반도체 물질로 된 콜렉터층 ; 상기 콜렉터층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 제2도전성 불순물로 고농도로 도핑되어 있는 제1반도체 물질로된 베이스층 ; 상기 베이스층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1반도체 물질보다 넓은 에너지밴드 갭을 갖는 제2반도체 물질로 구성되고, 상기 제1도전성 불순물로 도핑된 에미터층 ; 상기 에미터층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1도전성 불순물로 고농도로 도핑되어 있고, 상기 리세스 구조 부분에 정렬되고 상기 메사 구조부분에 정렬된 상기 콜렉터 콘택트층의 일부와 접촉하는 제1부분과, 상기 리세스 구조 부분에 정렬되고 상기 메사 구조 부분에 정렬된 상기 콜렉터 콘택트층의 일부와 접촉하는 제2부분을 포함하고, 상기 제1부분과 제2부분이 서로 분리되어 있는, 제1반도체 물질로 된 에미터 콘택트층 ; 및 상기 리세스 구조 부분만에 정렬된 상기 에미터 콘택트층상에 형성되고, 상기 제2도전형 불순물로 고농도로 도핑되고, 상기 베이스층보다 두껍게 형성되고, 상기 메사 구조부분에 정렬된 베이스층과 접촉하는 베이스 콘택트층을 포함하는 반도체 장치를 제공한다.
상기한 두번째 목적을 달성하기 위하여 본 발명의 반도체 장치는 상기 리세스 구조 부분에 정렬된 상기 에미터층상에 형성되고, 제1도전형 불순물로 도핑된 상기 제2반도체 물질로 구성된 제1장벽층 및 상기 제1장벽층상에 형성되고, 제2도전형 불순물로 도핑되고, 상기 제2반도체 물질로 구성된 제2장벽층을 더 포함하고, 상기 제1 및 제2장벽층은 상기 베이스 콘택트층 아래에 위치하는 장벽층을 구성함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 설명한다.
제3도는 본 발명에 의한 HBT의 일실시예를 나타낸다. 동도에서, 참조번호중 상기 제1도에서 사용된 부호와 같은 부호는 동일 부분을 나타내는 것이고, 참조부호 13은 n+형 GaAs 콜렉터층과 접촉하는 장벽층을 나타내고, 14는 p+형 GaAs베이스층과 접촉하는 장벽층, 15는 p+형 GaAs베이스 콘택트층을 각각 나타낸다.
본 발명에 의한 HBT는 제3도에 나타낸 바와 같이, 포워드(forward) 메사(mesa) 구조를 갖는 반절연성 기판(1)위에 MBE 혹은 MOCVD 혹은 상기 두 방법의 장점을 이용한 MOMBE 등의 결정성장법을 이용하여, 상기 메사 구조를 갖는 기판의 모형을 그대로 유지하면서 HBT의 구성 요소인 모든 반도체층들을 순차적으로 형성한다. 그러면, 상기 메사 구조 부분의 고농도 콜렉터층(2)과, 상기 메사 구조 양측의 리세스(recess) 식각된 반절연성 기판상에 형성된 리세스 구조 부분의 고농도 콘택트층(9)이 수평적으로 자동정렬되어 콜렉터를 이루고, 상기 메사 구조 부분의 고농도 베이스층(4)과 상기 리세스 구조 부분의 고농도 베이스 콘택트층(15)이 수평적으로 자동정렬되어 베이스를 이룬다. 이때, 상기 콜렉터 및 베이스 영역의 수평적으로 자동정렬은 반절연성 기판을 포워드 메사 구조로 식각할 때 상기 메사의 높이를 조절함으로써 얻어질 수 있다.
상기 MBE 혹은 MOCVD 혹은 상기 두 방법의 장점을 이용한 MOMBE 등의 결정성장법은 당업자에 널리 공지되어 있다. 예를들면, 문헌(Instroduction to Semiconductor Technology : GaAs and Related Compounds by Cheng T. Wang, 1990, pp131-133)에는 원소원(예 : As, Ga, Al)의 분자빔을 조사하여 에피텍시층을 형성하는 MBE법, 기상 유기 금속 화합물을 사용하는 MOCVD방법 및 상기 MOMBE방법이 개시되어 있다. 본 발명의 HBT는 상기 공지된 방법을 사용하여 형성시킬 수 있다.
여기서 상기 제3도의 도면에는 도시되어 있지 않으나, 상기 메사 구조를 갖는 반절연성 기판상에 반도체층들을 성장하면, 메사구조부분의 에미터 콘택트층(9)위에도, 제1 및 제2장벽층과 고농도 베이스 콘택트층이 리세스 구조부분과 동일하게 성장된다. 그후 통상적인 식각공정을 통하여 전극이 형성되어야 할 반도체층들을 노출하고, 이어서 리프트오프(lift-off) 공정이나 통상적인 식각 공정을 통하여 에미터, 베이스 및 콜렉터의 전극을 형성한다.
제4도는 본 발명에 의한 HBT의 다른 실시예를 나타낸 단면도로서, 동도면의 참조 부호중 상기 제1도 내지 제3도에서 사용된 부호와 같은 부호는 동일 부분을 나타내는 것이다.
상술한 바와 같은 구조의 HBT에서는, 상기 베이스 영역이 에미터와 접하고 있는 액티브 영역의 베이스층과, 베이스 전극과 연결되어 있는 베이스층으로 구성되어 이기 때문에, 에미터와 접하고 있는 부분의 베이스층 두께는 고주파에서의 소자 특성 원활화를 위해 종래와 동일하게 얇은 두께를유지하고, 그 이외의 베이스층 즉 전극과 연결되어 있는 베이스층의 두께는 결정 성장의 특성을 이용하여 두껍게 그리고 동시에 농도를 높게 만들어 줌으로써, 전체적인 베이스 저항을 줄일 수 있다.
또한, 리세스 구조 부분의 고농도 베이스 콘택트층과 고농도 콜렉터층 사이에 불순물형이 서로 다른 장벽층을 성장시킴으로써 베이스-콜렉터간 콜렉터 접합 용량을 낮추어 주었다. 액티브 영역을 제외한 두 접합면, 즉 리세스 구조 부분의 베이스-콜렉터 접합면 사이에 불순물형을 달리하면서, 번갈아 2층의 제1 및 제2장벽층을 성장시키면, 콜렉터-제1장벽층간, 제1장벽층-제2장벽층간 및 제2장벽층-베이스간의 각 접합 용량이 직렬로 존재하게 되어, 제1 및 제2장벽층이 없는 경우의 베이스-콜렉터간 접합 용량보다 훨씬 작은 용량을 갖게 된다.
상술한 바와 같은 두가지 효과로 인하여 본 발명에 의한 HBT는 고속동작이 가능하게 된다.
본 발명의 실시예에서는 상기 베이스-콜렉터간 접합의 용량을 낮추어 주는 장벽층을 2층만 사용하였으나, 불순물형이 서로 다른 저농도의 반도체층을 여러번 번갈아 성장시켜 사용할 수도 있다.
본 발명의 실시예는 NPN HBT를 예로 들었으나, PNP HBT에도 적용할 수 있음은 물론이다.
Claims (2)
- 리세스 구조 부분은 메사 구조 부분의 일정 깊이 이하로 형성되고, 상기 리세스 구조 부분으로부터 상기 메사 구조 부분으로 연장된 측벽을 포함하고, 상기 리세스 구조 부분으로 둘러싸인 상기 메사 구조 부분을 갖는 반절연성 기판 ; 상기 메사 구조 부분 및 상기 리세스 구조 부분상에 형성되고, 제1도전성 불순물로 고농도로 도핑된 제1반도체 물질로 된 콜렉터 콘택트층 ; 상기 콜렉터 콘택트층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1도전성 불순물로 도핑되어 있고, 상기 콜렉터 콘택트층의 상기 제1불순물 농도보다 낮은 농도를 갖는 제1반도체 물질로 된 콜렉터층 ; 상기 콜렉터층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 제2도전성 불순물로 고농도로 도핑되어 있는 제1반도체 물질로된 베이스층 ; 상기 베이스층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1반도체 물질보다 넓은 에너지밴드 갭을 갖는 제2반도체 물질로 구성되고, 상기 제1도전성 불순물로 도핑된 에미터층 ; 상기 에미터층상에 형성되고, 상기 메사 구조 부분 및 리세스 구조 부분에 정렬되고, 상기 제1도전성 불순물로 고농도로 도핑되어 있고, 상기 리세스 구조 부분에 정렬되고 상기 메사 구조부분에 정렬된 상기 콜렉터 콘택트층의 일부와 접촉하는 제1부분과, 상기 리세스 구조 부분에 정렬되고 상기 메사 구조 부분에 정렬된 상기 콜렉터 콘택트층의 일부와 접촉하는 제2부분을 포함하고, 상기 제1부분과 제2부분이 서로 분리되어 있는, 제1반도체 물질로 된 에미터 콘택트층 ; 및 상기 리세스 구조 부분만에 정렬된 상기 에미터 콘택트층상에 형성되고, 상기 제2도전형 불순물로 고농도로 도핑되고, 상기 베이스층보다 두껍게 형성되고, 상기 메사 구조 부분에 정렬된 베이스층과 접촉하는 베이스 콘택트층을 포함하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 장치는 상기 리세스 구조 부분에 정렬된 상기 에미터층상에 형성되고, 제1도전형 불순물로 도핑된 상기 제2반도체 물질로 구성된 제1장벽층 및 상기 제1장벽층상에 형성되고, 제2도전형 불순물로 도핑되고, 상기 제2반도체 물질로 구성된 제2장벽층을 더 포함하고, 상기 제1 및 제2장벽층은 상기 베이스 콘택트층아래에 위치하는 장벽층을 구성함을 특징으로 하는 반도체 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012882A KR930007190B1 (ko) | 1990-08-21 | 1990-08-21 | 화합물 반도체 장치 |
| JP3057200A JPH04233736A (ja) | 1990-08-21 | 1991-03-20 | 化合物半導体装置 |
| US07/697,685 US5144376A (en) | 1990-08-21 | 1991-05-09 | Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012882A KR930007190B1 (ko) | 1990-08-21 | 1990-08-21 | 화합물 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005380A KR920005380A (ko) | 1992-03-28 |
| KR930007190B1 true KR930007190B1 (ko) | 1993-07-31 |
Family
ID=19302566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900012882A KR930007190B1 (ko) | 1990-08-21 | 1990-08-21 | 화합물 반도체 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5144376A (ko) |
| JP (1) | JPH04233736A (ko) |
| KR (1) | KR930007190B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210383B2 (ja) * | 1992-01-22 | 2001-09-17 | 株式会社東芝 | ヘテロ接合バイポーラトランジスタ |
| KR20040008193A (ko) | 2001-05-30 | 2004-01-28 | 에이에스엠 아메리카, 인코포레이티드 | 저온 로딩 및 소성 |
| US7298284B2 (en) * | 2005-09-27 | 2007-11-20 | Jaag Plush, Llc | Educational toy clock |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7789965B2 (en) | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| KR100847848B1 (ko) * | 2007-02-26 | 2008-07-23 | 삼성전기주식회사 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| EP0300803B1 (en) * | 1987-07-24 | 1994-06-22 | Matsushita Electric Industrial Co., Ltd. | High-frequency bipolar transistor and its fabrication method |
| JPH0618207B2 (ja) * | 1987-11-20 | 1994-03-09 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
-
1990
- 1990-08-21 KR KR1019900012882A patent/KR930007190B1/ko not_active IP Right Cessation
-
1991
- 1991-03-20 JP JP3057200A patent/JPH04233736A/ja active Pending
- 1991-05-09 US US07/697,685 patent/US5144376A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5144376A (en) | 1992-09-01 |
| KR920005380A (ko) | 1992-03-28 |
| JPH04233736A (ja) | 1992-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| KR930007190B1 (ko) | 화합물 반도체 장치 | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JPH0458703B2 (ko) | ||
| JP2533541B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| US5912481A (en) | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR20030083599A (ko) | 박막 반도체 에피택셜 기판 및 이의 제조방법 | |
| JPS61203675A (ja) | 半導体装置 | |
| KR960011637B1 (ko) | 이종 접합 바이폴라 트랜지스터 제조방법 | |
| JPS62274789A (ja) | 光・電子集積回路及びその製造方法 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| KR0152639B1 (ko) | 개선된 전기적 특성을 갖는 이중접합 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |