JPS63250174A - ヘテロ接合型バイポ−ラトランジスタ - Google Patents
ヘテロ接合型バイポ−ラトランジスタInfo
- Publication number
- JPS63250174A JPS63250174A JP8538987A JP8538987A JPS63250174A JP S63250174 A JPS63250174 A JP S63250174A JP 8538987 A JP8538987 A JP 8538987A JP 8538987 A JP8538987 A JP 8538987A JP S63250174 A JPS63250174 A JP S63250174A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 4
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合型バイポーラトランジスタに関す
る。
る。
本発明は、ヘテロ接合型バイポーラトランジスタに係り
、ベース領域とコレクタ領域の界面においてベース領域
及びコレクタ領域よりバンドギャップの大きい層によっ
てベース領域の活性領域を規定することによって、エミ
ッタ領域からコレクタ領域に流れる電子電流のベース領
域内での横方向の流れを抑え電流増幅率を向上せしめる
ようにしたものである。
、ベース領域とコレクタ領域の界面においてベース領域
及びコレクタ領域よりバンドギャップの大きい層によっ
てベース領域の活性領域を規定することによって、エミ
ッタ領域からコレクタ領域に流れる電子電流のベース領
域内での横方向の流れを抑え電流増幅率を向上せしめる
ようにしたものである。
ヘテロ接合型バイポーラトランジスタは、シリコンなど
によるホモ接合型バイポーラトランジスタが有する欠点
を克服することができるトランジスタである。即ち、エ
ミッタ（Ｅ）にＡｌＧａＡｓ、ベース（Ｂ）及びコレク
タ（Ｃ）にＧａＡｓを用いた場合のへテロ接合型バイポ
ーラトランジスタを例にとると、ベース中の多数キャリ
アである正孔は、Ｅ−Ｂ間のバンドギャップ差（ΔＥｇ
）のエネルギー障壁のためエミッタ中に拡散することが
できず、ベース電流は減少し、エミッタからベースへの
電子の注入効率が増加する。従っ゛て、ベース濃度を大
きくし、エミッタ濃度を小さくしても増幅度（β＝ Ｉ
ｃ ／ Ｉ ｎ ）を大きくすることができる。
によるホモ接合型バイポーラトランジスタが有する欠点
を克服することができるトランジスタである。即ち、エ
ミッタ（Ｅ）にＡｌＧａＡｓ、ベース（Ｂ）及びコレク
タ（Ｃ）にＧａＡｓを用いた場合のへテロ接合型バイポ
ーラトランジスタを例にとると、ベース中の多数キャリ
アである正孔は、Ｅ−Ｂ間のバンドギャップ差（ΔＥｇ
）のエネルギー障壁のためエミッタ中に拡散することが
できず、ベース電流は減少し、エミッタからベースへの
電子の注入効率が増加する。従っ゛て、ベース濃度を大
きくし、エミッタ濃度を小さくしても増幅度（β＝ Ｉ
ｃ ／ Ｉ ｎ ）を大きくすることができる。
これは高速性に関係するベース抵抗とＥ−Ｂ間接合容量
を小さくできることを意味し、シリコン・バイポーラト
ランジスタより高速であることが理論的にも実験的にも
示されている。
を小さくできることを意味し、シリコン・バイポーラト
ランジスタより高速であることが理論的にも実験的にも
示されている。
第３図及び第４図は従来のへテロ接合型バイポーラトラ
ンジスタの例を示す。第３図の例は、コレクタ電極取出
し用となるｎ”−ＧａＡｓ基板（１１上にコレクタ領域
（２）となるｎ−ＧａＡｓ層、ベース領域（３）となる
ｐ−ＧａＡｓ層、エミッタ領域（４）となるｎ−ＡｌＧ
ａＡｓ層及びキャップ層（５）となる１”−ＧａＡｓＪ
Ｎを順次エピタキシャル成長した後、エミッタ領域を残
すようにｎ”−ＧａＡｓのキャップ層（５）及びｎ−八
１ＧａＡｓのエミッタ領域（４）をメサエッチングして
電極取出し用の外部ベース領域を臨ましめ、しかる後、
エミッタ電極（６）、ベース電極（７）及びコレクタ電
極（８）を形成して構成される。
ンジスタの例を示す。第３図の例は、コレクタ電極取出
し用となるｎ”−ＧａＡｓ基板（１１上にコレクタ領域
（２）となるｎ−ＧａＡｓ層、ベース領域（３）となる
ｐ−ＧａＡｓ層、エミッタ領域（４）となるｎ−ＡｌＧ
ａＡｓ層及びキャップ層（５）となる１”−ＧａＡｓＪ
Ｎを順次エピタキシャル成長した後、エミッタ領域を残
すようにｎ”−ＧａＡｓのキャップ層（５）及びｎ−八
１ＧａＡｓのエミッタ領域（４）をメサエッチングして
電極取出し用の外部ベース領域を臨ましめ、しかる後、
エミッタ電極（６）、ベース電極（７）及びコレクタ電
極（８）を形成して構成される。
第４図の例では、 ｎ”−ＧａＡｓ基板（１１上にコレ
クタ領域（２）となるｎ−ＧａＡｓ層、ベース領域（３
）となるｐ−ＧａＡＳ屓、エミッタ領域（４）となるｎ
−ＡｌＧａＡｓ層及びキャップ層（５）となるｎ”−Ｇ
ａＡｓ層を順次エピタキシャル成長した後、エミッタ領
域を残すようにｎ”−ＧａＡｓのキャップ層（５）をエ
ツチング除去し、Ｓ ｉＯ２をマスクとして例えばＭｇ
をイオン注入した後、アニール処理によって外部ベース
領域（９）を形成して構成される。（６）はエミッタ電
極、（７）はベース電極、（８）はコレクタ電極である
。
クタ領域（２）となるｎ−ＧａＡｓ層、ベース領域（３
）となるｐ−ＧａＡＳ屓、エミッタ領域（４）となるｎ
−ＡｌＧａＡｓ層及びキャップ層（５）となるｎ”−Ｇ
ａＡｓ層を順次エピタキシャル成長した後、エミッタ領
域を残すようにｎ”−ＧａＡｓのキャップ層（５）をエ
ツチング除去し、Ｓ ｉＯ２をマスクとして例えばＭｇ
をイオン注入した後、アニール処理によって外部ベース
領域（９）を形成して構成される。（６）はエミッタ電
極、（７）はベース電極、（８）はコレクタ電極である
。
ところで、第３図に示す構成のへテロ接合型バイポーラ
トランジスタでは、エミッタ領域（４）からコレクタ領
域（２）に流れる電子電流のベース領域（３）内での横
方向への流れがあり、低電流領域での電流増幅率ｈＦＥ
が低下する。また、メサエッチングによって電極取出し
用の外部ベース領域を臨ましめる場合、そのエツチング
の終点制御が難しくベース領域（３）の厚さを薄くでき
ないこと、さらに外部ベース抵抗が大きくなり、周波数
特性が劣化する等の欠点を有していた。
トランジスタでは、エミッタ領域（４）からコレクタ領
域（２）に流れる電子電流のベース領域（３）内での横
方向への流れがあり、低電流領域での電流増幅率ｈＦＥ
が低下する。また、メサエッチングによって電極取出し
用の外部ベース領域を臨ましめる場合、そのエツチング
の終点制御が難しくベース領域（３）の厚さを薄くでき
ないこと、さらに外部ベース抵抗が大きくなり、周波数
特性が劣化する等の欠点を有していた。
一方、第４図に示す構成のへテロ接合型バイポーラトラ
ンジスタでは、外部ベース抵抗は小さくなるも、微細化
に伴ってエミッタ領域（４）を小さくしたときにエミッ
タ電極（６）のコンタクト面積が小さくなり、エミッタ
抵抗が大きくなって周波数特性が劣化する欠点を有して
いた。
ンジスタでは、外部ベース抵抗は小さくなるも、微細化
に伴ってエミッタ領域（４）を小さくしたときにエミッ
タ電極（６）のコンタクト面積が小さくなり、エミッタ
抵抗が大きくなって周波数特性が劣化する欠点を有して
いた。
本発明は、上述の点に鑑み、特に電子電流のベース領域
内での横方向の流れを防いで、高い電流増幅率を有する
ヘテロ接合型バイポーラトランジスタを提供するもので
ある。
内での横方向の流れを防いで、高い電流増幅率を有する
ヘテロ接合型バイポーラトランジスタを提供するもので
ある。
本発明のへテロ接合型バイポーラトランジスタは、ベー
ス領域（２５）とコレクタ領域（２２）の界面においで
、ベース領域（２５）及びコレクタ領域（２２）よりバ
ンドギャップの大きい＃（２３）によってベース領域の
活性領域（２５ａ ）を規定するようにして構成する。
ス領域（２５）とコレクタ領域（２２）の界面においで
、ベース領域（２５）及びコレクタ領域（２２）よりバ
ンドギャップの大きい＃（２３）によってベース領域の
活性領域（２５ａ ）を規定するようにして構成する。
ベース領域の活性領域（２５ａ）がバンドギャップの大
きい層（２３）によって規定されるため、ベース領域の
活性領域（２５ａ）と層（２３）との横方向の境界では
へテロ接合が形成される。このヘテロ接合により、エミ
ッタ領域（２６）からコレクタ領域（２２）に流れる電
子電流のベース領域内での横方向の流れ（すなわちエミ
ッタ領域（２６）からベース領域の活性領域（２５ａ）
に注入された電子のベース領域内での横方向拡散）が抑
えられる。
きい層（２３）によって規定されるため、ベース領域の
活性領域（２５ａ）と層（２３）との横方向の境界では
へテロ接合が形成される。このヘテロ接合により、エミ
ッタ領域（２６）からコレクタ領域（２２）に流れる電
子電流のベース領域内での横方向の流れ（すなわちエミ
ッタ領域（２６）からベース領域の活性領域（２５ａ）
に注入された電子のベース領域内での横方向拡散）が抑
えられる。
従って、電子電流の損失がなく低電流領域においても高
い電流増幅率ｈＦｔが得られる。
い電流増幅率ｈＦｔが得られる。
以下、第１図を参照して本発明によるヘテロ接合型バイ
ポーラトランジスタの実施例をその製法と共に説明する
。
ポーラトランジスタの実施例をその製法と共に説明する
。
先ず、第１図Ａに示すようにコレクタ電極取出し用とな
るｎ”−ＧａＡｓ基板（２１）上に、例えばＭＯＣＶＤ
（有機金属気相成長）法にてコレクタ領域（２２）とな
るｎ−ＧａＡｓ層及び広バンドギヤツ′１層（２３）
となるｐ＋−＾ｌＧａＡｓ層を順次エピタキシャル成長
する。
るｎ”−ＧａＡｓ基板（２１）上に、例えばＭＯＣＶＤ
（有機金属気相成長）法にてコレクタ領域（２２）とな
るｎ−ＧａＡｓ層及び広バンドギヤツ′１層（２３）
となるｐ＋−＾ｌＧａＡｓ層を順次エピタキシャル成長
する。
この広バンドギヤツプ層（２３）はコレクタ領域（２２
）及び後述のベース領域（２５）よりバンドギャップが
大きく且つ低抵抗の外部ベース領域となるものである。
）及び後述のベース領域（２５）よりバンドギャップが
大きく且つ低抵抗の外部ベース領域となるものである。
次に、第１図Ｂに示すように広バンドギャップｆｆ１（
２３）のベース領域の活性領域（以下ベース活性領域と
いう）に対応する部分を選択的にエツチング除去する。
２３）のベース領域の活性領域（以下ベース活性領域と
いう）に対応する部分を選択的にエツチング除去する。
このエツチングで形成された四部（２４）の底面にはコ
レクタ領域（２２）が臨む。次に、第１図Ｃに示すよう
に全面にベース領域（２５）となるｐ−ＧａＡｓ層、エ
ミッタ領＠（２６）となるｎ−ＡＩＧａＡＪ及びキ’ｒ
ツブ屓（２７）となるｎ”−ＧａＡｓ層を順次例えばＭ
ＯＣＶＤ法にてエピタキシャル成長する。次に、第１図
りに示すようにエミッタ領域を残すようにｎ”−ＧａＡ
ｓのキャップ層（２７）及びｎ−ＡｌＧａＡｓのエミッ
タ領域（２６）をメサエンチングし、ベース領域（２５
）の外部ベース部（２５ｂ ）を臨ましめる。この場合
、エミッタ領域（２６）の幅ｄ２がベース活性領域（２
５ａ）の幅ｄ１より大となるようにメサエッチングする
。しかる後、キャップ層（２７）上にエミッタ電極（２
８）を、外部ベース部（２５ｂ）上にベース電極（２９
）を、基板（２１）の裏面にコレクタ電極（３０）を夫
々被着形成して目的のへテロ接合型バイポーラトランジ
スタ（３１）を得る。
レクタ領域（２２）が臨む。次に、第１図Ｃに示すよう
に全面にベース領域（２５）となるｐ−ＧａＡｓ層、エ
ミッタ領＠（２６）となるｎ−ＡＩＧａＡＪ及びキ’ｒ
ツブ屓（２７）となるｎ”−ＧａＡｓ層を順次例えばＭ
ＯＣＶＤ法にてエピタキシャル成長する。次に、第１図
りに示すようにエミッタ領域を残すようにｎ”−ＧａＡ
ｓのキャップ層（２７）及びｎ−ＡｌＧａＡｓのエミッ
タ領域（２６）をメサエンチングし、ベース領域（２５
）の外部ベース部（２５ｂ ）を臨ましめる。この場合
、エミッタ領域（２６）の幅ｄ２がベース活性領域（２
５ａ）の幅ｄ１より大となるようにメサエッチングする
。しかる後、キャップ層（２７）上にエミッタ電極（２
８）を、外部ベース部（２５ｂ）上にベース電極（２９
）を、基板（２１）の裏面にコレクタ電極（３０）を夫
々被着形成して目的のへテロ接合型バイポーラトランジ
スタ（３１）を得る。
かかる構成のへテロ接合型バイポーラトランジスタ（３
１）によれば、次のような利点を有する。
１）によれば、次のような利点を有する。
ベース活性領域（２５ａ ）が外部ベース領域となる広
バンドギヤツプ層（２３）によって規定される。
バンドギヤツプ層（２３）によって規定される。
これにより、ベース活性領域（２５ａ）と広バンドギヤ
ツプ層（２３）との間にｐ−ＧａＡｓ層 ｐ”−＾ｌＧ
ａＡｓのへテロ接合が形成されるために、エミッタ領域
（２６）からベース活性領域（２５ａ）に注入された電
子は横方向の外部ベース領域へ拡散できない。
ツプ層（２３）との間にｐ−ＧａＡｓ層 ｐ”−＾ｌＧ
ａＡｓのへテロ接合が形成されるために、エミッタ領域
（２６）からベース活性領域（２５ａ）に注入された電
子は横方向の外部ベース領域へ拡散できない。
すなわち、エミッタ領域（２６）からコレクタ領域（２
２）に流れる電子電流はかかるヘテロ接合によって外部
ベース領域へは流れない。なお、ベース活性領域（２５
ａ）に連続する外部ベース部（２５ｂ ）では電位分！
（３２）をみるとほぼ導電値になるため、電子電流のベ
ース領域（２５）内での外部ベース部（２５ｂ ”）方
向への流れは極めて少ない。従って低電流領域でも高い
電流増幅率ｈＦＩＩが得られる。
２）に流れる電子電流はかかるヘテロ接合によって外部
ベース領域へは流れない。なお、ベース活性領域（２５
ａ）に連続する外部ベース部（２５ｂ ）では電位分！
（３２）をみるとほぼ導電値になるため、電子電流のベ
ース領域（２５）内での外部ベース部（２５ｂ ”）方
向への流れは極めて少ない。従って低電流領域でも高い
電流増幅率ｈＦＩＩが得られる。
外部ベース領域となる広バンドギヤツプ層（２３）は不
純物濃度を高くして形成できるので、外部ベース抵抗を
小さくすることができ、周波数特性を向上することがで
きる。
純物濃度を高くして形成できるので、外部ベース抵抗を
小さくすることができ、周波数特性を向上することがで
きる。
エミッタのキャップ層（２８）の幅ｄ２が活性領域の幅
ｄ１より大きく形成されるため、エミッタ電極（２８）
のキャップＪｉｉ（２７）に対するコンタクト面積はエ
ミッタの活性領域の面積に比べて大きくすることができ
る。従って、微細化していった場合にも、エミッタ抵抗
（特にエミッタコンタクト抵抗）を下げることができ、
周波数特性を劣化させることがない。
ｄ１より大きく形成されるため、エミッタ電極（２８）
のキャップＪｉｉ（２７）に対するコンタクト面積はエ
ミッタの活性領域の面積に比べて大きくすることができ
る。従って、微細化していった場合にも、エミッタ抵抗
（特にエミッタコンタクト抵抗）を下げることができ、
周波数特性を劣化させることがない。
また第１図りの工程でメサエッチングで外部ベース部（
２５ｂ）を臨ましめる場合、外部ベース領域となる広バ
ンドギャップ１（２３）が設けられているためにエツチ
ングの終点制御が容易となる。
２５ｂ）を臨ましめる場合、外部ベース領域となる広バ
ンドギャップ１（２３）が設けられているためにエツチ
ングの終点制御が容易となる。
上例ではベース領域（２５）をベース電極（２９）まで
連続して形成した構成としたが、第２図に示すようにベ
ース領域の外部ベース部（２５ｂ）を一部切断し、ベー
ス活性領域（２５ａ）と外部ベース部（２５ｂ ”）間
を不連続にして構成することもできる。この構成におい
ては電子電流のベース領域（２５）内での外部ベース部
（２５ｂ）方向への流れを確実に遮断することができる
。
連続して形成した構成としたが、第２図に示すようにベ
ース領域の外部ベース部（２５ｂ）を一部切断し、ベー
ス活性領域（２５ａ）と外部ベース部（２５ｂ ”）間
を不連続にして構成することもできる。この構成におい
ては電子電流のベース領域（２５）内での外部ベース部
（２５ｂ）方向への流れを確実に遮断することができる
。
上例では広バンドギヤツプ層（２３）を外部ベース領域
の作用をもたせるためにｐ＋−ＡｌＧａＡｓ層にて形成
したが、この屓（２３）を真性のＡｌＧａＡｓ層にて形
成することもできる。但し、真性のＡｌＧａＡｓｆｆ１
の場合には電子電流のベース領域内での横方向への拡散
を阻止するも外部ベース領域としての作用はない。
の作用をもたせるためにｐ＋−ＡｌＧａＡｓ層にて形成
したが、この屓（２３）を真性のＡｌＧａＡｓ層にて形
成することもできる。但し、真性のＡｌＧａＡｓｆｆ１
の場合には電子電流のベース領域内での横方向への拡散
を阻止するも外部ベース領域としての作用はない。
上例ではｎｐｎ型のへテロ接合型バイポーラトランジス
タに適用しなか、ｐｎｐ型のへテロ接合型バイポーラト
ランジスタにも適用できる。
タに適用しなか、ｐｎｐ型のへテロ接合型バイポーラト
ランジスタにも適用できる。
上例ではシングル・ヘテロ接合型バイポーラトランジス
タに適用したが、コレクタ領域を広バンドギャップとし
たダブル・ペテロ接°合型バイポーラトランジスタにも
適用できる。
タに適用したが、コレクタ領域を広バンドギャップとし
たダブル・ペテロ接°合型バイポーラトランジスタにも
適用できる。
上例では半導体材料としてＡｌＧａＡｓ層 ＧａＡｓ系
を用いたが、これに限らず、ヘテロ接合を形成するもの
であれば他の半導体材料の系を用いることもできる。
を用いたが、これに限らず、ヘテロ接合を形成するもの
であれば他の半導体材料の系を用いることもできる。
上側ではｎ”−ＧａＡｓ基板を用いてヘテロ接合バイポ
ーラトランジスタを作製したが、ＩＣ（集積回路）に通
用する場合には半絶縁性ＧａＡｓ基板を用い、この上に
各領域をエピタキシャル成長しコレクタ電極を上面から
取出すように構成する場合にも通用できる。
ーラトランジスタを作製したが、ＩＣ（集積回路）に通
用する場合には半絶縁性ＧａＡｓ基板を用い、この上に
各領域をエピタキシャル成長しコレクタ電極を上面から
取出すように構成する場合にも通用できる。
本発明のへテロ接合型バイポーラトランジスタによれば
、ベース領域とコレクタ領域の界面において、そのベー
ス及びコレクタ領域よりバンドギャップの大きい層によ
ってベースの活性領域を規定するようにしたことにより
、ベース活性領域とバンドギャップの大きい層との間に
ヘテロ接合が形成され、エミッタ領域からコレクタ領域
へ流れる電子電流のベース領域、内での横方向の流れを
抑えることができる。従って、低電流領域においても高
い電流増幅率を有するヘテロ接合型バイポーラトランジ
スタが得られる。
、ベース領域とコレクタ領域の界面において、そのベー
ス及びコレクタ領域よりバンドギャップの大きい層によ
ってベースの活性領域を規定するようにしたことにより
、ベース活性領域とバンドギャップの大きい層との間に
ヘテロ接合が形成され、エミッタ領域からコレクタ領域
へ流れる電子電流のベース領域、内での横方向の流れを
抑えることができる。従って、低電流領域においても高
い電流増幅率を有するヘテロ接合型バイポーラトランジ
スタが得られる。
第１図Ａ−Ｄは本発明によるヘテロ接合型バイポーラト
ランジスタの一例を示す製造工程順の断面図、第２図は
本発明のへテロ接合型バイポーラトランジスタの他の例
を示す断面図、第３図及び第４図は夫々従来のへテロ接
合型バイポーラトランジスタの例を示す断面図である。 （２２）はコレクタ領域、（２３）は広バンドギヤツプ
層、（２５）はベース領域、（２５ａ ）はベース活性
領域、（２６）はエミッタ領域、（２７）はキャップ層
である。
ランジスタの一例を示す製造工程順の断面図、第２図は
本発明のへテロ接合型バイポーラトランジスタの他の例
を示す断面図、第３図及び第４図は夫々従来のへテロ接
合型バイポーラトランジスタの例を示す断面図である。 （２２）はコレクタ領域、（２３）は広バンドギヤツプ
層、（２５）はベース領域、（２５ａ ）はベース活性
領域、（２６）はエミッタ領域、（２７）はキャップ層
である。
Claims (1)
- ベース領域とコレクタ領域の界面において、該ベース領
域及びコレクタ領域よりバンドギャップの大きい層によ
ってベース領域の活性領域を規定したことを特徴とする
ヘテロ接合型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8538987A JPS63250174A (ja) | 1987-04-07 | 1987-04-07 | ヘテロ接合型バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8538987A JPS63250174A (ja) | 1987-04-07 | 1987-04-07 | ヘテロ接合型バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250174A true JPS63250174A (ja) | 1988-10-18 |
Family
ID=13857393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8538987A Pending JPS63250174A (ja) | 1987-04-07 | 1987-04-07 | ヘテロ接合型バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409798A (en) * | 1991-08-30 | 1995-04-25 | Canon Kabushiki Kaisha | Plate blank, process for producing printing plate from plate blank, and printing method and apparatus using plate |
| WO2011135643A1 (ja) * | 2010-04-28 | 2011-11-03 | パナソニック株式会社 | 窒化物半導体トランジスタ |
-
1987
- 1987-04-07 JP JP8538987A patent/JPS63250174A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409798A (en) * | 1991-08-30 | 1995-04-25 | Canon Kabushiki Kaisha | Plate blank, process for producing printing plate from plate blank, and printing method and apparatus using plate |
| WO2011135643A1 (ja) * | 2010-04-28 | 2011-11-03 | パナソニック株式会社 | 窒化物半導体トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US5144376A (en) | Compound semiconductor device | |
| US4967254A (en) | Semiconductor device | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2581071B2 (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法並びにそれを用いたメモリセル | |
| JPS61182257A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0452627B2 (ja) | ||
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0453108B2 (ja) | ||
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 |