KR100847848B1 - 이종접합 바이폴라 트랜지스터 및 그 제조방법 - Google Patents
이종접합 바이폴라 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100847848B1 KR100847848B1 KR1020070019206A KR20070019206A KR100847848B1 KR 100847848 B1 KR100847848 B1 KR 100847848B1 KR 1020070019206 A KR1020070019206 A KR 1020070019206A KR 20070019206 A KR20070019206 A KR 20070019206A KR 100847848 B1 KR100847848 B1 KR 100847848B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- heterojunction bipolar
- bipolar transistor
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052802 copper Inorganic materials 0.000 claims abstract description 14
- 229910052737 gold Inorganic materials 0.000 claims abstract description 14
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims description 50
- 229910052594 sapphire Inorganic materials 0.000 claims description 34
- 239000010980 sapphire Substances 0.000 claims description 34
- 229910002704 AlGaN Inorganic materials 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 48
- 229910002601 GaN Inorganic materials 0.000 description 46
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 이종접합 바이폴라 트랜지스터(hetero junction bipolar transistor)및 그 제조방법에 관한 것으로, 기판을 준비하는 단계; 상기 기판 상에 Al이 도핑된 GaN층, p형 GaN층 및 n형 AlGaN층을 순차적으로 형성하여 이종접합 바이폴라 구조물을 형성하는 단계; 상기 이종접합 바이폴라 구조물을 상기 기판의 일부가 노출되도록 메사식각하여 단위 이종접합 바이폴라 구조물로 분리하는 단계; 상기 분리된 단위 이종접합 바이폴라 구조물 상에 상기 구조물 상부를 노출시키는 마스크를 형성하는 단계; 상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계; 상기 기판을 제거하는 단계; 상기 마스크를 제거하는 단계; 상기 p형 GaN층의 일부를 노출시키도록, 상기 Al이 도핑된 GaN층의 일부를 제거하는 단계; 상기 노출된 p형 GaN층 상에 베이스 전극을 형성하는 단계; 및 상기 Al이 도핑된 GaN층 상에 콜렉터 전극을 형성하는 단계를 포함하여 이루어지는 이종접합 바이폴라 트랜지스터 및 그 제조방법을 제공한다.
이종접합, 바이폴라, 트랜지스터, 고출력, 고주파, 열전도
Description
도 1은 종래 기술에 따른 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도.
도 2는 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도.
도 3i ~ 3k는 본 발명의 일례에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 나타낸 공정 순서도.
도 4i ~ 4k는 본 발명의 다른예에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 나타낸 공정 순서도.
<도면의 주요 부분에 대한 부호의 설명>
210, 310 : 기판 220, 320 : 버퍼층
230, 330 : 콜렉터층 235, 335 : 콜렉터전극
240, 340 : 베이스층 245, 345 : 베이스전극
250, 350 : 에미터층 255a, 355a : 결정핵층
255, 355 : 전기도금층 260, 360 : 이종접합 바이폴라 구조물
280, 380 : 마스크
본 발명은 이종접합 바이폴라 트랜지스터에 관한 것으로, 보다 상세하게는 이종구조 전계효과 트랜지스터의 열전도 특성을 향상시켜 고출력 특성을 향상시키는 이종구조 전계효과 트랜지스터 및 그 제조방법에 관한 것이다.
최근 무선통신용 전자소자에 대한 시장이 급속도로 커지고 있으며 초고속, 대용량의 신호전송을 위한 무선통신기술이 급속도로 발전하고 있다.
이에 발맞춰 고품위의 전자소자가 개발되고 있으며, 특히 GaN 계열의 전자소자는 차세대 고주파 및 고출력용 전자소자의 재료로 주목받고 있고, 무선통신시스템의 고출력에 응용될 것으로 기대된다.
상기 GaN 계열의 전자소자 중에서도 AlGaN/GaN의 이종구조를 이용하는 이종접합 바이폴라 트랜지스터(Hetero junction bipolar transistor)가 활발하게 연구되고 있다.
일반적으로 바이폴라 트랜지스터는, 두개의 p-n접합을 베이스를 통해서 붙인 형태로 되고 이 트랜지스터는 반도체내에 존재하는 두개의 캐리어(Carrier)인 홀(hole)과 전자(Electron)를 모두 이용한 것으로서, 베이스 내에 다수 캐리어를 많게 한다. 즉, 베이스 전류를 높히면 에미터에서 그의 반대되는 캐리어의 주입이 많아지는 원리를 이용(에미터에서 부터 콜렉터로 주입되는 전자가 늘어나게 하는 원리)하여 증폭효과를 얻는 전자소자이다.
특히, 상기 AlGaN/GaN의 이종접합구조는 높은 2차원의 전자이동도와 전자농도 분포를 가지고 있어, 고주파 및 고출력용 소자에 적합한 것으로 알려져 있다.
또한, 상기 이종접합 바이폴라 트랜지스터는 사파이어를 기판으로 사용하고 있으며, 이를 이용한 종래 이종접합 바이폴라 트랜지스터의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 종래 이종접합 바이폴라 트랜지스터의 구조를 나타낸 단면도이다.
도면에 도시된 바와 같이, 종래 이종접합 바이폴라 트랜지스터(100)는, 기판(110)과, 상기 기판(110) 상에 형성되어 있는 GaN 버퍼층(120)과, 상기 GaN 버퍼층(120) 상에 순차적으로 형성되어 있으면서, 콜렉터층(collector layer;130)과, 상기 콜렉터층 상에 형성된 베이스층(140) 및 상기 베이스층(140) 상에 형성된 에미터층(emitter layer;150)으로 이루어진다.
상기 콜렉터층(130)은 Al이 도핑된 GaN로 형성되고, 상기 베이스층(140)은 P+-GaN로 형성되며, 상기 에미터층(150)은 N+-AlGaN으로 형성되어 있다.
그리고, 상기 콜렉터층(130) 상에는 콜렉터 전극(135)이 형성되고, 상기 베이스층(140) 상에는 베이스 전극(145)이 형성되며, 상기 에미터층(150) 상에는 에미터 전극(155)이 각각 형성되어 있다.
상기한 바와 같이 구성된 이종접합 바이폴라 트랜지스터는, 소자 구동시 고주파 및 고출력 특성을 얻기 위해 소자에서 발생하는 열을 기판을 통하여 원할하게 방출하여야 한다.
그런데, 종래 이종접합 바이폴라 트랜지스터는, 기판으로 사파이어 기판을 사용하고 있으며, 상기 사파이어 기판은, 단단하고 전기적으로 부도체이며 열전도 특성이 좋지 않다.
따라서, 종래 이종접합 바이폴라 트랜지스터는, 상기 사파이어 기판의 낮은 열전도 특성으로 인하여 소자에서 발생하는 열을 외부로 방출시키는데 한계가 있으며, 그로 인해 고출력 특성이 낮아지게 되는 문제가 있다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 사파이어 기판 대신 열전도 특성이 우수한 금속기판을 기판으로 사용하여, 기판을 통해 열방출을 용이하고, 열전도 특성을 향상시켜, 소자의 고출력 특성을 향상시킬 수 있는 이종접합구조 바이폴라 트랜지스터 및 그 제조방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명은 금속기판; 상기 금속기판 상에 형성된 에미터층; 상기 에미터층 상에 형성된 베이스층; 상기 베이스층 상에 형성되며, 상기 베이스층의 일부를 노출시키는 콜렉터층; 상기 노출된 베이스층 상에 형성된 베이스 전극; 및 상기 콜렉터층 상에 형성된 콜렉터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터를 제공한다.
상기 금속기판은 전기 도금층으로 이루어져 있으며, 상기 전기 도금층은 Cu, Au, Ni 중의 하나로 형성될 수 있다. 이때, 전기 도금층은 에미터 전극이 된다.
아울러, 상기 에미터층은 n형 AlGaN으로 이루어져 있고, 형성되고, 상기 베이스층은 p형 GaN으로 이루어져 있으며, 상기 콜렉터층은 Al이 도핑된 GaN으로 이루어져 있다.
또한, 본 발명은 전기 도금층으로 이루어진 에미터 전극; 상기 에미터 전극 상에 형성된 에미터층; 상기 에미터층 상에 형성된 베이스층; 상기 베이스층의 일부를 노출시키는 콜랙터층; 상기 노출된 베이스층 상에 형성된 베이스 전극; 및 상기 콜랙터층 상에 형성된 콜랙터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터를 제공한다.
이때에도, 상기 에미터 전극은 Cu, Au, Ni 중의 하나로 형성될 수 있다. 그리고, 상기 에미터층은 n형 AlGaN으로 이루어져 있고, 상기 베이스층은 p형 GaN으로 이루어져 있으며, 상기 콜렉터층은 Al이 도핑된 GaN으로 이루어져 있다.
또한, 본 발명은 전기 도금층으로 형성된 에미터 전극; 상기 에미터 전극 상에 형성된 n형 AlGaN층; 상기 n형 AlGaN층 상에 형성된 p형 GaN층; 상기 p형 GaN층 상에 형성되며, 상기 p형 GaN층의 일부를 노출시키는, Al이도핑된 GaN층; 상기 노출된 p형 GaN층 상에 형성된 베이스 전극; 및 Al이 도핑된 GaN층 상에 형성된 콜렉터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터를 제공한다.이때에도, 상기 에미터 전극은 Cu, Au, Ni 중의 하나로 형성될 수 있다.
또한, 본 발명은 기판을 준비하는 단계; 상기 기판 상에 Al이 도핑된 GaN층, p형 GaN층 및 n형 AlGaN층을 순차적으로 형성하여 이종접합 바이폴라 구조물을 형성하는 단계; 상기 이종접합 바이폴라 구조물을 상기 기판의 일부가 노출되도록 메사식각하여 단위 이종접합 바이폴라 구조물로 분리하는 단계; 상기 분리된 단위 이종접합 바이폴라 구조물 상에 상기 구조물 상부를 노출시키는 마스크를 형성하는 단계; 상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계; 상기 기 을 제거하는 단계; 상기 마스크를 제거하는 단계; 상기 p형 GaN층의 일부를 노출시키도록, 상기 Al이 도핑된 GaN층의 일부를제거하는 단계; 상기 노출된 p형 GaN층 상에 베이스 전극을 형성하는 단계; 및 상기 Al이 도핑된 GaN층 상에 콜렉터 전극을 형성하는 단계를 포함하여 이루어지는 이종접합 바이폴라 트랜지스터의 제조방법을 제공한다.
상기 기판을 준비하는 단계는, 사파이어 기판을 준비하는 단계; 및 상기 사파이어 기판 상에 버퍼층을 형성하는 단계를 포함하여 이루어지며, 이때, 상기 버퍼층을 형성하는 단계는, GaN층을 형성하는 단계를 포함하거나, 상기 GaN층을 형성하는 대신 AlN층을 형성하는 단계를 포함할 수도 있다.
그리고, 상기 구조물 상부를 노출시키는 마스크는, 감광물질(photoresist material) 또는 폴리이미드(polyimide) 중 어느 하나를 사용하여 형성할 수 있다.
상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는, 상기 분리된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 상기 결정핵층이 형성된 결과물 상에 상기 결정핵층의 상부 일부분을 노출시키는 마스크를 형성하는 단계; 및 상기 마스크를 통해 노출된 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하거나, 상기 마스크를 통해 노출된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 및 상기 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어질 수 도 있다.
또한, 상기 전기 도금층은 Cu, Au 및 Ni 중 어느 하나를 이용하여 형성할 수있다.
상기 기판을 제거하는 단계는, 사파이어 기판을 제거하는 단계; 및 상기 사파이어 기판 상에 형성된 버퍼층을 제거하는 단계를 포함하여 이루어지며, 상기 사파이어 기판을 제거하는 단계는,레이저 리프트 오프(laser lift-off) 방법을 통해 이루어 지고, 상기 버퍼층을 제거하는 단계는, 화학적기계적 연마방법을 통해 이루어질 수 있다.
또한, 본 발명은 기판을 준비하는 단계; 상기 기판 상에 제1층, 제2층 및 제3층을 순차적으로 적층하여 이종접합 바이폴라 구조물을 형성하는 단계; 상기 이종접합 바이폴라 구조물을 상기 기판의 일부가 노출되도록 메사식각하여 단위 이종접합 바이폴라 구조물로 분리하는 단계; 상기 분리된 단위 이종접합 바이폴라 구조물 상에, 상기 구조물 상부를 노출시키는 마스크를 형성하는 단계; 상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계; 상기 기판을 제거하는 단계; 상기 마스크를 제거하는 단계; 상기 제2층의 일부를 노출시키도록, 상기 제3층의 일부를 제거하는 단계; 상기 제2층 상에 제2전극을 형성하는 단계; 및 상기 제3층 상에 제3전극을 형성하는 단계를 포함하여 이루어지는 이종접합 바이폴라 트랜지스 터의 제조방법을 제공한다.
상기 기판을 준비하는 단계는, 사파이어 기판을 준비하는 단계; 및
상기 사파이어 기판 상에 버퍼층을 형성하는 단계를 포함하여 이루어지며, 상기 버퍼층으로는 GaN층 또는 AlN층을 형성할 수 있다.
상기 기판 상에 제1층, 제2층 및 제3층을 순차적으로 적층하여 이종접합 바이폴라 구조물을 형성하는 단계는, 상기 기판 상에 Al이 도핑된 n형 GaN층을 형성하는 단계; 상기 n형 GaN층 상에 p형 GaN층을 형성하는 단계; 및 상기 p형 GaN층 상에 n형 AlGaN층을 형성하는 단계를 포함하여 이루어진다.
상기 구조물 상부를 노출시키는 마스크는, 감광물질(photoresist material) 또는 폴리이미드(polyimide) 중 어느 하나를 사용할 수 있다.
상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는, 상기 분리된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 상기 결정핵층이 형성된 결과물 상에 상기 결정핵층의 상부 일부분을 노출시키는 마스크를 형성하는 단계; 및 상기 마스크를 통해 노출된 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어지거나, 상기 마스크를 통해 노출된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 및 상기 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어질 수 있다. 그리고, 상기 전기 도금층은 Cu, Au 및 Ni 중 어느 하나를 이용하여 형성할 수 있다.
상기 기판을 제거하는 단계는, 사파이어 기판을 제거하는 단계; 및 상기 사 파이어 기판 상에 형성된 버퍼층을 제거하는 단계를 포함하여 이루어지며, 상기 사파이어 기판을 제거하는 단계는, 레이저 리프트 오프(laser lift-off) 방법을 통해 이루어지고, 상기 버퍼층을 제거하는 단계는, 화학적기계적 연마방법을 통해 이루어질 수 있다.
상기한 바와 같이 구성된 본 발명은, 사파이어 기판을 제거하고, 열전도 특성이 우수한 금속으로 이루어진 전기 도금층을 지지기판으로 형성함으로써, GaN계열 소자에서 발생하는 열을 외부로 효과적으로 방출하도록 하여, 이종접합 바이폴라 트랜지스터의 고주파 및 고출력 특성을 향상시킨다.
이하 첨부한 도면을 통해, 상기한 바와 같은 본 발명의 이종접합 바이폴라 트랜지스터 및 그 제조방법에 대해 상세히 설명하도록 한다.
도 2는 본 발명에 따른 이종접합 바이폴라 트랜지스터를 나타낸 단면도이다.
도면에 도시된 바와 같이, 본 발명에 따른 이종접합 바이폴라 트랜지스터(200)는 n형 AlGaN층(250)과, p형 GaN층(240) 및 Al이 도핑된 GaN층(230)이 순차적으로 적층되어 형성된 이종접합 바이폴라 구조물(260)과, 상기 구조물(260)의 하부, 즉, n형 AlGaN층(250) 배면에 지지기판으로서 역할을 담당하는 금속기판(255)을 포함한다.
이때, 상기 n형 AlGaN층(250)을 에미터(emitter)라 하고, 상기 p형 GaN층(240)을 베이스(base)라하며, 상기 Al이 도핑된 GaN층(230)을 콜렉터(collector)라 한다.
상기 콜렉터층(230)는 베이스층(240)을 일부를 노출시켜 베이스 콘택부를 형 성하고, 상기 베이스 콘택부에는 베이스 전극(245)이 형성되어 있다. 상기 콜렉터층(230) 상부에도 콜렉터 전극(235)이 형성되어 있으며, 상기 금속기판(255)은 에미터층(250)의 배면에 형성되어 상기 이종접합 바이폴라 구조물(260)을 지지할 뿐만 아니라, 에미터 전극으로서의 역할도 겸하고 있다. 따라서, 상기 금속기판(260)은 에미터 전극이 된다.
아울러, 상기 금속기판(210)은 전기 도금층으로 이루어진 것으로, 상기 전기 도금층은, 열전도가 우수한 금속, 예를들어, Cu, Au 및 Ni 등으로 이루어진다. 따라서, 이종접합 바이폴라 트랜지스터에서 발생하는 열을 외부로 방출하는 매우 효과적이다.
상기한 바와 같이 구성된 본 발명의 이종접합 바이폴라 트랜지스터(200)는 종래 이종접합 바이폴라 트랜지스터와는 달리, 사파이어 기판을 제거하고, 열전도가 우수한 전기 도금층을 지지기판(또는 에미터 전극)으로 사용함으로써, 고전류가 인가되어도 전기 도금층을 통해 열을 효과적으로 방출할 수 있으므로, 이종접합 바이폴라 트랜지스터의 고주파 및 고출력 특성을 향상시킬 수 있는 잇점이 있다.
이하, 도 3a ~ 도 3k 및 도 4a ~ 도 4k를 통해 상기한 바와 같은 본 발명의 이종접합 바이폴라 트랜지스터의 제조방법에 대해 더욱 상세하게 설명하도록 한다.
도 3a ~ 도 3k는 본 발명의 일례에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 나타낸 것이고, 도 4a ~ 도 4k는 본 발명의 다른예를 나타낸 것으로, 위 두면에서 동일공정에 대한 설명은 두 도면을 한번에 인용하여 설명하도록 한다.
먼저, 도 3a 및 도 4a에 도시된 바와 같이, 기판(210, 310)을 준비한 다음, 상기 기판(210, 310) 상에 버퍼층(220, 320)을 형성한다.
상기 기판(210, 310)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성하며, 사파이어 이외에, 기판(210, 310)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.
상기 버퍼층(220, 320)은 도핑되지 않은 GaN층 또는 AlN층을 저온성장하여 얻을 수 있다.
한편, 도면에 도시하지는 않았지만, 상기 버퍼층(220, 320) 상에 GaN 희생층을 별도로 형성할 수도 있으며, 상기 버퍼층(220, 320) 및 희생층(미도시)는 기판(210, 310) 상에 위치하여, 그 위에 형성된 질화물계 반도체층의 결정성을 향상시키는 역할을 한다.
이어서, 상기 버퍼층(220, 320) 상에 1% 미만의 Al이 도핑된 GaN층(230, 330), p형 GaN층(240, 340) 및 n형 AlGaN층(250, 350)이 순차적으로 적층된 이종접합 바이폴라 구조물(260,360)을 형성한다. 이때, 상기 p형 GaN층(240, 340)은 50~100nm 두께로 성장할 수 있으며, 3x1017 ~18 /cm3 의 도핑농도를 유지시키며, 상기 n형 AlGaN층(250, 350)은 Al의 함유량이 약 0~30%로 형성하며, Si을 도핑한다. 상기 Al이 도핑된 GaN층(230, 330), p형 GaN층(240, 340) 및 n형 AlGaN층(250, 350)은 각각이 이종접합 바이폴라 트랜지스터의 콜렉터층, 베이스층 및 에미터층을 형 성하게 된다.
상기 이종접합 바이폴라 구조물(260,360)은 MOCVD 공정을 이용하여 1000℃ 이상의 온도에서 형성할 수 있으며, 상기 이종접합 바이폴라 구조물()의 형성공정은 MOCVD 이외에 MBE 방법과 같이 이미 공지된 다양한 방법들을 통해 이루어질 수 있다.
이어서, 도 3b 및 도 4b에 도시된 바와 같이, 상기 기판(210, 310) 상에 형성된 상기 이종접합 바이폴라 구조물(260, 360) 및 버퍼층(220, 320)을 메사식각(mesa etching)하여, 상기 기판(210, 310)의 일부영역을 노출시킴으로써, 단위 이종접합 바이폴라 트랜지스터의 크기로 분리한다. 이때, 후술하는 레이저 리프트 오프 공정시 스트레스로 인해 GaN층이 깨지는 것을 막기 위하여 메사부분을 기판(210, 310)이 드러날 때까지 완전히 식각해 낸다.
그 다음, 도 3c에 도시된 바와 같이, 상기 분리된 이종접합 바이폴라 구조물(260) 상에, 더욱 상세하게는, 상기 n형 AlGaN층(250) 상에 후술하는 전기도금 공정시, 결정핵 역할을 하는 결정핵층(255a)을 형성한다. 이때, 상기 결정핵층(255a)은, 통전성 및 열전도성이 우수한 금속, 예를들면, Cu, Au 및 Ni 중에 하나를 선택하여 형성하는 것이 바람직하다.
이후에, 도 3d에 도시된 바와 같이, 상기 결정핵층(255a)이 형성된 이종접합 바이폴라 구조물(260)을 포함하는 기판(210) 상에 상기 결정핵(255a)의 상부를 일부 노출시키는 마스크(280)를 형성한다. 이때, 상기 마스크(280)는 감광물질(photoresist material) 또는 폴리이미드(polyimide)를 사용할 수 있으며, 이는 이후에 이루어지는 기판(210) 제거 공정 이후에 현상공정 및 습식식각 공정을 통해 용이하게 제거할 수 있다.
이어서, 도 3e에 도시된 바와 같이, 상기 마스크를 통해 노출된 결정핵층(255a)을 이용하여 전기 도금하여 상기 마스크(280)가 형성된 결과물 전문에 걸쳐서 전극 도금층(255)을 형성한다. 이때, 전기 도금층(255)은, 후술하는 기판(210)을 제거하는 공정 이후에, 최종적인 이중접합 바이폴라 트랜지스터의 지지기판 및 에미터층(250)의 하부에 형성되어 에미터 전극으로서의 역할을 수행한다.
한편, 도 4c에 도시한 바와 같이, 상기 이중접합 바이폴라 구조물(360)을 포함하는 기판(310) 상에 상기 이중접합 바이폴라 구조물(360)의 상부 일부, 즉, n형 AlGaN층(350)의 상부 일부를 노출시키는 마스크를 형성한 다음, 도 4d에 도시된 바와 같이, 상기 마스크를 통해 노출된 n형 AlGaN층(350) 상에 후술하는 전기도금 공정시, 결정핵 역할을 하는 결정핵층(355a)을 형성하고, 그 다음, 상기 결정핵층(355a)을 통해 전기 도금하여, 도 4e에 도시된 바와 같이, 상기 마스크(380)가 형성된 결과물 상부 전면에 전기 도금층(355)을 형성하는 것도 가능하다.
이어서, 도 3f 및 도 4f에 도시된 바와 같이, 레이저 리프트 오프(Laser Lift-Off) 공정을 통해 상기 기판(210, 310)을 제거한다. 이때, 기판()을 제거하는 공정은 레이저 리프트 오프 공정에 한정하지 않고, 기타 기판(210, 310)을 제거할 수 있는 모든 공정을 다 포함할 수 있다.
그리고, 도 3g 및 도 4g에 도시된 바와 같이, 상기 기판(210, 310)의 제거함에 따라 노출된 버퍼층(220, 320)을 제거한다. 이때, 버퍼층(220, 320)은 화학기계 적 연마를 통해 제거할 수 있다.
계속해서, 도 3g 및 도 4g에 도시된 바와 같이, 감광물질 또는 폴리이미드로이루어진 마스크(280, 380)를 현상공정 또는 습식식각 공정을 통해 제거한다.
그런 다음, 도 3i 및 도 4i에 도시된 바와 같이, Al이 도핑된 GaN층(230, 330)의 일부를 제거하여, p형 GaN층(240, 340)을 노출시킴으로써, 베이스 콘택부를 형성한다.
이후에, 도 3j 및 도 4j에 도시된 바와 같이, 상기 Al이 도핑된 GaN층(230, 330) 및 노출된 p형 GaN층(240, 340;베이스 콘택부) 상에 콜렉터 전극(235, 335) 및 베이스 전극(245, 345)을 각각 형성한다.
마지막으로, 도 3k 및 도 4k에 도시된 바와 같이, 상기 전기 도금층(255, 355)에 드라이버 또는 스크라이빙 등과 같은 절단 공정을 통해 전기 도금층(255, 355)을 지지기판 및 에미터 전극으로 사용하는 복수의 단위 이종접합 바이폴라 트랜지스터를 형성한다.
상기 전기 도금층(255, 355)은 열전도가 우수한 Cu, Au 및 Ni 등으로 이루어지므로, 이종접합 바이폴라 트랜지스터에서 발생하는 열을 쉽게 외부로 방출할 수 있게 해준다.
상기한 바와 같이, 본 발명은 레이져 리프트 오프 방법을 이용하여 열전도 특성이 낮은 사파이어 기판을 제거하고, 열전도 특성이 우수한 금속을 전기 도금방식을 이용하여 기판으로 사용함으로써, 기판을 통하여 열방출을 원활하게 하여, 고출력 및 고주파 특성을 향상시킬 수 있는 구조를 제공한다. 즉, 본 발명의 기본 개 념은 종래 지지기판으로 사용되었던 사파이어 기판을 제거하고, 상기 사파이어 기판을 대신하여, 전기 도금층을 이용한 금속기판을 사용함으로써, 열전도 특성을 향상시킨 것이다.
또한, 본 발명은 전기 도금층을 에미터 전극으로 이용함으로써, 콜렉터 콘택부를 형성하기 위한 별도의 식각공정을 생략할 수 있어서, 공정을 줄일 수 있는 장점도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상술한 바와 같이, 본 발명은 열전도 특성이 우수한 금속기판을 지지기판으로 사용함으로써, 상기 지지기판을 통해 열방출을 용이함에 따라, 고출력, 고주파특성을 갖는 고성능의 이종접합구조 바이폴라 트랜지스터 및 그 제조방법을 제공할 수 있다.
또한, 본 발명은 금속의 지지기판을 에미터 전극으로 이용하여, 에미터 콘택부를 형성하기 위한 식각공정을 생략함으로써, 공정을 줄여 생산성을 향상시킬 수 있다.
Claims (37)
- 금속기판;상기 금속기판 상에 형성된 에미터층;상기 에미터층 상에 형성된 베이스층;상기 베이스층 상에 형성되며, 상기 베이스층의 일부를 노출시키는 콜렉터층;상기 노출된 베이스층 상에 형성된 베이스 전극; 및상기 콜렉터층 상에 형성된 콜렉터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 금속기판은 전기 도금층인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제2항에 있어서,상기 전기 도금층은 Cu, Au, Ni 중의 하나로 형성된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제3항에 있어서,상기 전기 도금층은 에미터 전극인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 에미터층은 n형 AlGaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 베이스층은 p형 GaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 콜렉터층은 Al이 도핑된 GaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 전기 도금층으로 이루어진 에미터 전극;상기 에미터 전극 상에 형성된 에미터층;상기 에미터층 상에 형성된 베이스층;상기 베이스층의 일부를 노출시키는 콜랙터층;상기 노출된 베이스층 상에 형성된 베이스 전극; 및상기 콜랙터층 상에 형성된 콜랙터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터.
- 제8항에 있어서,상기 에미터 전극은 Cu, Au, Ni 중의 하나로 형성된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제8항에 있어서,상기 에미터층은 n형 AlGaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제8항에 있어서,상기 베이스층은 p형 GaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제8항에 있어서,상기 콜렉터층은 Al이 도핑된 GaN으로 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 전기 도금층으로 형성된 에미터 전극;상기 에미터 전극 상에 형성된 n형 AlGaN층;상기 n형 AlGaN층 상에 형성된 p형 GaN층;상기 p형 GaN층 상에 형성되며, 상기 p형 GaN층의 일부를 노출시키는, Al이도핑된 GaN층;상기 노출된 p형 GaN층 상에 형성된 베이스 전극; 및Al이 도핑된 GaN층 상에 형성된 콜렉터 전극을 포함하여 구성된 이종접합 바이폴라 트랜지스터.
- 제13항에 있어서,상기 전기 도금층은 Cu, Au, Ni 중의 하나로 형성된 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 기판을 준비하는 단계;상기 기판 상에 Al이 도핑된 GaN층, p형 GaN층 및 n형 AlGaN층을 순차적으로 형성하여 이종접합 바이폴라 구조물을 형성하는 단계;상기 이종접합 바이폴라 구조물을 상기 기판의 일부가 노출되도록 메사식각하여 단위 이종접합 바이폴라 구조물로 분리하는 단계;상기 분리된 단위 이종접합 바이폴라 구조물 상에 상기 구조물 상부를 노출시키는 마스크를 형성하는 단계;상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계;상기 기판을 제거하는 단계;상기 마스크를 제거하는 단계;상기 p형 GaN층의 일부를 노출시키도록, 상기 Al이 도핑된 GaN층의 일부를제거하는 단계;상기 노출된 p형 GaN층 상에 베이스 전극을 형성하는 단계; 및상기 Al이 도핑된 GaN층 상에 콜렉터 전극을 형성하는 단계를 포함하여 이루어지는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 기판을 준비하는 단계는,사파이어 기판을 준비하는 단계; 및상기 사파이어 기판 상에 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제16항에 있어서,상기 버퍼층을 형성하는 단계는, GaN층을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제16항에 있어서,상기 버퍼층을 형성하는 단계는, AlN층을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 구조물 상부를 노출시키는 마스크는, 감광물질(photoresist material) 또는 폴리이미드(polyimide) 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는,상기 분리된 n형 AlGaN층 상에 결정핵층을 형성하는 단계;상기 결정핵층이 형성된 결과물 상에 상기 결정핵층의 상부 일부분을 노출시키는 마스크를 형성하는 단계; 및상기 마스크를 통해 노출된 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는,상기 마스크를 통해 노출된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 및상기 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 전기 도금층은 Cu, Au 및 Ni 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제15항에 있어서,상기 기판을 제거하는 단계는,사파이어 기판을 제거하는 단계; 및상기 사파이어 기판 상에 형성된 버퍼층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제23항에 있어서,상기 사파이어 기판을 제거하는 단계는,레이저 리프트 오프(laser lift-off) 방법을 통해 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제23항에 있어서,상기 버퍼층을 제거하는 단계는,화학적기계적 연마방법을 통해 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 기판을 준비하는 단계;상기 기판 상에 제1층, 제2층 및 제3층을 순차적으로 적층하여 이종접합 바이폴라 구조물을 형성하는 단계;상기 이종접합 바이폴라 구조물을 상기 기판의 일부가 노출되도록 메사식각하여 단위 이종접합 바이폴라 구조물로 분리하는 단계;상기 분리된 단위 이종접합 바이폴라 구조물 상에, 상기 구조물 상부를 노출시키는 마스크를 형성하는 단계;상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계;상기 기판을 제거하는 단계;상기 마스크를 제거하는 단계;상기 제2층의 일부를 노출시키도록, 상기 제3층의 일부를 제거하는 단계;상기 제2층 상에 제2전극을 형성하는 단계; 및상기 제3층 상에 제3전극을 형성하는 단계를 포함하여 이루어지는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 기판을 준비하는 단계는,사파이어 기판을 준비하는 단계; 및상기 사파이어 기판 상에 버퍼층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제27항에 있어서,상기 버퍼층을 형성하는 단계는,상기 사파이어 기판 상에 GaN층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제27항에 있어서,상기 버퍼층을 형성하는 단계는,상기 사파이어 기판 상에 AlN층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 기판 상에 제1층, 제2층 및 제3층을 순차적으로 적층하여 이종접합 바이폴라 구조물을 형성하는 단계는,상기 기판 상에 Al이 도핑된 n형 GaN층을 형성하는 단계;상기 n형 GaN층 상에 p형 GaN층을 형성하는 단계; 및상기 p형 GaN층 상에 n형 AlGaN층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 구조물 상부를 노출시키는 마스크는,감광물질(photoresist material) 또는 폴리이미드(polyimide) 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는,상기 분리된 n형 AlGaN층 상에 결정핵층을 형성하는 단계;상기 결정핵층이 형성된 결과물 상에 상기 결정핵층의 상부 일부분을 노출시키는 마스크를 형성하는 단계; 및상기 마스크를 통해 노출된 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 마스크를 통해 노출된 구조물 상에 전기 도금층을 형성하는 단계는,상기 마스크를 통해 노출된 n형 AlGaN층 상에 결정핵층을 형성하는 단계; 및상기 결정핵층을 사용하여 상기 마스크가 형성된 결과물 상부 전면에 전기 도금층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 전기 도금층은 Cu, Au 및 Ni 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제26항에 있어서,상기 기판을 제거하는 단계는,사파이어 기판을 제거하는 단계; 및상기 사파이어 기판 상에 형성된 버퍼층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제35항에 있어서,상기 사파이어 기판을 제거하는 단계는,레이저 리프트 오프(laser lift-off) 방법을 통해 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제35항에 있어서,상기 버퍼층을 제거하는 단계는,화학적기계적 연마방법을 통해 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070019206A KR100847848B1 (ko) | 2007-02-26 | 2007-02-26 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070019206A KR100847848B1 (ko) | 2007-02-26 | 2007-02-26 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100847848B1 true KR100847848B1 (ko) | 2008-07-23 |
Family
ID=39825043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070019206A KR100847848B1 (ko) | 2007-02-26 | 2007-02-26 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100847848B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202027B1 (ko) * | 2010-05-03 | 2012-11-16 | 한국생산기술연구원 | 도금층의 스트레스 측정 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134965A (ja) | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR920005380A (ko) * | 1990-08-21 | 1992-03-28 | 김광호 | 화합물반도체 장치 |
| JPH06181322A (ja) * | 1992-12-14 | 1994-06-28 | Fujitsu Ltd | 誘電体ベーストランジスタ及びその製造方法 |
| JPH08162685A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | 誘電体ベーストランジスタ |
| JPH0951088A (ja) * | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 誘電体ベース・トランジスタ |
| KR970054548A (ko) * | 1995-12-21 | 1997-07-31 | 양승택 | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의 제조방법 |
| KR19990048599A (ko) * | 1997-12-10 | 1999-07-05 | 정명식 | 이종접합 바이폴라 트랜지스터의 개선된 구조 및제조 방법 |
| KR20010105788A (ko) * | 2000-05-18 | 2001-11-29 | 윤종용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| KR20020031722A (ko) * | 2000-10-23 | 2002-05-03 | 김우진 | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 |
| KR20040057000A (ko) * | 2002-12-24 | 2004-07-01 | 한국전자통신연구원 | 이종접합 바이폴라 트랜지스터의 제조방법, 그에 의해제조된 이종접합 바이폴라 트랜지스터 |
-
2007
- 2007-02-26 KR KR1020070019206A patent/KR100847848B1/ko not_active IP Right Cessation
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134965A (ja) | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR920005380A (ko) * | 1990-08-21 | 1992-03-28 | 김광호 | 화합물반도체 장치 |
| JPH06181322A (ja) * | 1992-12-14 | 1994-06-28 | Fujitsu Ltd | 誘電体ベーストランジスタ及びその製造方法 |
| JPH08162685A (ja) * | 1994-12-06 | 1996-06-21 | Fujitsu Ltd | 誘電体ベーストランジスタ |
| JPH0951088A (ja) * | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 誘電体ベース・トランジスタ |
| KR970054548A (ko) * | 1995-12-21 | 1997-07-31 | 양승택 | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의 제조방법 |
| KR19990048599A (ko) * | 1997-12-10 | 1999-07-05 | 정명식 | 이종접합 바이폴라 트랜지스터의 개선된 구조 및제조 방법 |
| KR20010105788A (ko) * | 2000-05-18 | 2001-11-29 | 윤종용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| KR20020031722A (ko) * | 2000-10-23 | 2002-05-03 | 김우진 | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 |
| KR20040057000A (ko) * | 2002-12-24 | 2004-07-01 | 한국전자통신연구원 | 이종접합 바이폴라 트랜지스터의 제조방법, 그에 의해제조된 이종접합 바이폴라 트랜지스터 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202027B1 (ko) * | 2010-05-03 | 2012-11-16 | 한국생산기술연구원 | 도금층의 스트레스 측정 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008205146A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2012074705A (ja) | 窒化ガリウム系半導体素子及び窒化ガリウム系半導体素子の製造方法 | |
| JP5343910B2 (ja) | 化合物半導体装置の製造方法 | |
| WO2014025722A2 (en) | Method and system for gallium nitride electronic devices using engineered substrates | |
| JP2008004779A (ja) | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 | |
| CN107404066B (zh) | 全介质膜dbr结构氮化镓面发射激光器的制备方法 | |
| JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| EP2555248A1 (en) | Schottky barrier diode and method for manufacturing the same | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| US8372727B2 (en) | Method for fabricating light emitting device | |
| JP5608969B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN109300976B (zh) | 半导体器件及其制作方法 | |
| CN112713190B (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| WO2021214932A1 (ja) | 半導体装置およびその製造方法 | |
| CN109285777A (zh) | 具有n-极性氮化镓的外延衬底的形成方法 | |
| JP7147972B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
| KR20130008281A (ko) | 파워소자의 제조방법 | |
| KR100847848B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| CN116314349A (zh) | 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| US6559482B1 (en) | III-N compound semiconductor bipolar transistor structure and method of manufacture | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |