WO2021214932A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2021214932A1
WO2021214932A1 PCT/JP2020/017453 JP2020017453W WO2021214932A1 WO 2021214932 A1 WO2021214932 A1 WO 2021214932A1 JP 2020017453 W JP2020017453 W JP 2020017453W WO 2021214932 A1 WO2021214932 A1 WO 2021214932A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
gan
emitter
algan
Prior art date
Application number
PCT/JP2020/017453
Other languages
English (en)
French (fr)
Inventor
拓也 星
佑樹 吉屋
悠太 白鳥
杉山　弘樹
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/920,479 priority Critical patent/US20230207661A1/en
Priority to JP2022516570A priority patent/JP7298779B2/ja
Priority to PCT/JP2020/017453 priority patent/WO2021214932A1/ja
Publication of WO2021214932A1 publication Critical patent/WO2021214932A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Definitions

  • the present invention relates to a semiconductor device composed of a nitride semiconductor and a method for manufacturing the same.
  • Gallium nitride (GaN) -based materials are promising as high-voltage power devices and high-power high-frequency device materials because they have a large bandgap and high dielectric breakdown electric field strength.
  • GaN has a hexagonal wurtzite structure as a stable phase, and polarization occurs in the c-axis direction. By utilizing this effect, a high-concentration two-dimensional electron gas can be formed at the AlGaN / GaN interface.
  • High electron mobility transistors (HEMTs) using this two-dimensional electron gas have been actively studied.
  • a heterojunction bipolar transistor which is a vertical element using a nitride semiconductor, has a feature that the current density and power density can be higher than those of HEMT, so that it can be used for high frequency and power applications. Is expected to be applied.
  • high-performance devices not only for transistors but also for 2-terminal elements such as Schottky barrier diodes and pn junction diodes.
  • GaN HEMT In the application of GaN HEMT as a power device, a so-called normal off operation in which the transistor is turned off when the power is off is desired from the viewpoint of compensating for the operation of the electronic circuit.
  • a GIT Gate Injection Transistor
  • the p-GaN layer is formed on the AlGaN barrier layer in the gate region to raise the energy of the conduction band and realize the normalization operation.
  • the GIT structure can be formed without including the recess etching process of the AlGaN barrier layer, so that it is excellent in controllability and productivity, and the device can be manufactured only with GaN-based materials.
  • a high-performance device can be manufactured using a GaN substrate or the like.
  • the p-type layer is also very useful in the GaN MOSFET structure.
  • it may be used for so-called current constriction in which a current is concentrated in a region directly under the gate by forming a pn junction by a p-type region formed directly under the channel region. .. It is also possible to separate elements by pn junction.
  • the base layer requires a GaN-based material in which a high concentration of p-type impurities is doped.
  • the importance of controlling the p-type layer is increasing in order to improve the performance of GaN devices.
  • the technique of forming ohmic contact with the electrode is a very important technique not only in the actual device but also in the process of evaluating the crystal quality of, for example, the p-type GaN layer.
  • a low-resistance ohmic electrode forming technique for p-type GaN has not yet been realized.
  • NiO formed by oxidation of a Ni electrode by an annealing treatment in an atmosphere such as air is a factor capable of reducing contact resistance.
  • a sufficiently low contact resistance cannot be obtained.
  • One of the techniques for increasing the hole concentration in GaN-based materials is a method using two-dimensional hole gas.
  • the AlGaN / GaN interface With the polarization axis reversed from that of the conventional HEMT, the bending of the band of the valence band toward the Fermi level is formed at the AlGaN / GaN interface.
  • Dimensional hole gas can be generated. It is considered that this structure capable of obtaining a high hole concentration by utilizing such a polarization effect in a nitride semiconductor can be applied to various devices (Non-Patent Document 1).
  • the structure using the AlGaN / GaN interface in which the polarization axis is reversed described above has difficulty in forming an ohmic electrode.
  • two-dimensional hole gas is generated directly under the AlGaN layer, and this is generated at the hetero interface due to the effect of polarization of AlGaN and GaN.
  • AlGaN is a high resistance material, forming an electrode through AlGaN can hinder the reduction of contact resistance.
  • the AlGaN layer is recess-etched to form a direct contact with GaN, the two-dimensional hole gas disappears directly under the recess-etched AlGaN layer, and the effect of the two-dimensional hole gas is sufficient. It cannot be used (Non-Patent Document 2).
  • p-type GaN is important in GaN devices, but GaN cannot increase the hole concentration. Therefore, it is difficult to form an electrode on p-type GaN with a low contact resistance, and its application as a device is limited. Further, in the technique of forming a two-dimensional hole gas with the N-polar plane as the main plane orientation to increase the hole concentration, it is difficult to realize a low contact resistance because the resistance of the AlGaN layer serving as a barrier is high. ..
  • the present invention has been made to solve the above problems, and an object of the present invention is to reduce the contact resistance to the two-dimensional hole gas formed near the heterojunction interface between GaN and AlGaN. ..
  • the semiconductor device has a first semiconductor layer made of p-type GaN formed on a substrate with the main surface set to N polarity, and a main surface N on the first semiconductor layer.
  • the second semiconductor layer made of undoped AlGaN formed in a polar state, the electrode made of an electrode material containing Ni formed on the second semiconductor layer, and the second semiconductor layer and the electrode are in contact with each other. It is provided with an oxide layer made of an oxide of an electrode material formed between the second semiconductor layer and the electrode.
  • the method for manufacturing a semiconductor device is a first step of forming a first semiconductor layer made of p-type GaN on a substrate with the main surface set to N polarity, and on the first semiconductor layer.
  • a fifth step is provided in which the oxide layer is formed, and the oxide layer is arranged between the electrode and the second semiconductor layer in a state of being in contact with both the second semiconductor layer and the electrode.
  • the semiconductor device is formed on a substrate with a collector layer made of GaN in which the main surface is N-polar, and on the collector layer in a state where the main surface is N-polar.
  • the method for manufacturing a semiconductor device includes a first step of forming a collector layer made of GaN on a substrate with the main surface set to N polarity, and a method of forming a collector layer made of GaN on the collector layer with the main surface set to N polarity.
  • the sixth step of forming the base electrode composed of the above in contact with the surface oxide layer and by heating, an oxide layer made of the oxide of the electrode material is formed in the portion of the base electrode in contact with the surface oxide layer. Then, between the base electrode and the emitter layer, the seventh step of arranging the oxide layer in a state of being in contact with both the emitter layer and the base electrode, and the collector electrode electrically connected to the collector layer are provided. It includes an eighth step of forming.
  • the second semiconductor layer (emitter layer) and the electrode (base electrode) are in contact with both the second semiconductor layer (emitter layer) and the electrode (base layer) made of AlGaN. Since the oxide layer made of the oxide of the electrode material formed between them is provided, the contact resistance to the two-dimensional hole gas formed in the vicinity of the heterojunction interface between GaN and AlGaN can be lowered.
  • FIG. 1A is a cross-sectional view showing a state of a semiconductor device in an intermediate process for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 1C is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 1D is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 1A is a cross-sectional view showing a state of a semiconductor device in an intermediate process for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view showing a state of the semiconductor device in the intermediate
  • FIG. 2 is a cross-sectional view showing the configuration of another semiconductor device according to the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3B is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3C is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3B is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3D is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3E is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3F is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3G is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3H is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4A is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4B is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4C is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4D is a cross-sectional view showing a state of the semiconductor device in the intermediate process for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention.
  • the nucleation layer 102, the buffer layer 103, the p-GaN layer 104, the i-GaN layer 105, and the i-AlGaN layer 106 were placed on the substrate 101 with the main surface set to N polarity. In this state (in the ⁇ c axis direction), epitaxial growth is carried out in these order (first step, second step).
  • the substrate 101 is made of, for example, Al 2 O 3 (sapphire), and the plane orientation of the main surface is, for example, (0001).
  • the substrate 101 can be made of a material capable of crystal growth of nitride semiconductors such as GaN, AlGaN, and InGaN, and whose main plane orientation can be an N-polar plane.
  • the nucleation layer 102 is made of, for example, GaN. As is well known, the nucleation layer 102 supports nucleation in the early stage of growth in order to crystallize a nitride semiconductor such as GaN on a dissimilar substrate such as Al 2 O 3, and is of high quality. This is a layer for obtaining flat crystals.
  • the nucleation layer 102 has various names such as a low temperature buffer layer and a low temperature buffer. Further, by adjusting the nucleation layer 102, the surface of the nucleation layer 102 becomes a group V polar (N polar) surface.
  • a nitride semiconductor can grow crystals on the nucleation layer 102 in the ⁇ c axis direction.
  • the nucleation layer 102 is not limited to GaN, and can be composed of other nitrides such as AlN and AlON. However, when the substrate 101 is made of GaN, the nucleation layer 102 may not be necessary.
  • the buffer layer 103 is composed of GaN
  • the p-GaN layer 104 is composed of p-type GaN
  • the i-GaN layer 105 is composed of undoped GaN
  • the i-AlGaN layer 106 is composed of undoped AlGaN.
  • Each of these semiconductor layers can be formed by the well-known metalorganic vapor phase growth method. Further, each of the above-mentioned semiconductor layers can be formed (epitaxially grown) by molecular beam epitaxy (there is a classification such as gas source, RF plasma source, laser, etc., but any of them may be used), a hydride vapor phase growth method, or the like.
  • each layer is crystal-grown on a growth substrate in advance with Group III polarity (Ga polarity).
  • the i-AlGaN layer 106, the i-GaN layer 105, and the p-GaN layer 104 are laminated in this order on the growth substrate from the growth substrate side. This can also be formed by bonding this to another substrate by wafer bonding and then removing the growth substrate. When the growth substrate is removed by bonding to another substrate, each layer is laminated on the other substrate with the main surface having N polarity (in the ⁇ c axis direction). Further, the p-GaN layer 104, the i-GaN layer 105, and the i-AlGaN layer 106 are laminated in this order on another substrate.
  • the selection of the buffer layer for growing the i-AlGaN layer 106, the i-GaN layer 105, and the p-GaN layer 104 on the growth substrate is also different. It will be appropriately selected so that the group III polar plane is the main plane orientation.
  • the plane orientation at the time of crystal growth is not important, and the p-GaN layer 104, the i-GaN layer 105, and the i-AlGaN layer 106 are laminated in this order with the main surface having N polarity. It is important that it is done.
  • a two-dimensional hole gas 151 is generated in the vicinity of the heterojunction interface formed by the i-AlGaN layer 106, and a high hole concentration can be obtained.
  • the surface of the i-AlGaN layer 106 is oxidized to form the surface oxide layer 107 made of AlGaON as shown in FIG. 1B (third step).
  • the surface of the i-AlGaN layer 106 can be oxidized.
  • the surface of the i-AlGaN layer 106 can be oxidized by heating in an atmosphere of air or oxygen. Since AlGaN contains Al, it is more easily oxidized than GaN.
  • an electrode 108 made of an electrode material containing Ni is formed in contact with the surface oxide layer 107 (fourth step).
  • the electrode 108 can be formed by depositing Ni by using, for example, electron beam deposition or a sputtering method.
  • an oxide layer 109 made of an oxide of the electrode 108 material is formed at a portion of the electrode 108 in contact with the surface oxide layer 107 (fifth step).
  • the oxide layer 109 is arranged between the electrode 108 and the i-AlGaN layer 106 in a state of being in contact with both the i-AlGaN layer 106 and the electrode 108.
  • NiO is easily p-typed and efficiently forms ohmic contact with the two-dimensional hole gas 151.
  • the temperature and time of the heat treatment are set to an appropriate temperature and time at which ohmic contact (ohmic contact) between the oxide layer 109 and the two-dimensional hole gas 151 can be obtained.
  • the main surface is formed on the substrate 101 with the main surface set to N polarity, and the main surface is formed on the p-GaN layer 104 made of p-type GaN and the p-GaN layer 104.
  • An i-AlGaN layer 106 made of undoped AlGaN formed in an N-polar state, an electrode 108 made of an electrode 108 material containing Ni formed on the i-AlGaN layer 106, and an i-AlGaN layer 106.
  • a semiconductor device including an oxide layer 109 made of an oxide of the electrode 108 material formed between the i-AlGaN layer 106 and the electrode 108 in contact with both the electrode 108 and the electrode 108 can be obtained.
  • the oxide layer 109 is in ohmic contact with the two-dimensional hole gas formed in the vicinity of the interface of the p-GaN layer 104 with the i-AlGaN layer 106.
  • the oxide layer 109 made of the oxide of the electrode material constituting the electrode 108 is provided (formed), the two-dimensional hole gas formed in the vicinity of the heterojunction interface between GaN and AlGaN is provided.
  • the contact resistance to 151 can be lowered.
  • the oxide layer 109 is formed by substituting a part of the surface oxide layer 107 with NiO. Further, the surface oxide layer 107 is composed of a part of the i-AlGaN layer 106. Therefore, by forming the oxide layer 109, the effective layer thickness of the i-AlGaN layer 106, which is a barrier layer, is reduced. The decrease in the effective layer thickness of the i-AlGaN layer 106 leads to a decrease in the concentration of the two-dimensional hole gas 151 immediately below the i-AlGaN layer 106. In order to suppress the decrease in the concentration of the two-dimensional hole gas 151 and obtain the above-mentioned ohmic contact, it is important to appropriately select each condition for forming the surface oxide layer 107.
  • the surface of the substrate is designed to be an N-polar surface, but the present invention is not limited to this.
  • each semiconductor layer is grown with the N-polar plane as the main plane orientation, the surface of the i-AlGaN layer 106 is oxidized to form the surface oxide layer 107, and the electrodes are formed. Form 108.
  • the electrodes 108 of the substrate 101 are bonded onto the other substrate 201 via the adhesive metal layer 202 by wafer bonding, and the substrate 101 is removed to be placed on the other substrate 201.
  • the main surface of each semiconductor layer can be laminated in a state of being group III polar.
  • an appropriate material is selected from the viewpoint of wafer bonding.
  • the adhesive metal layer 202 can be made of Au.
  • the surface of the adhesive metal layer 202 may be impaired in surface flatness due to the heat treatment step for forming the oxide layer 109. In this case, the adhesive metal layer 202 is flattened by a technique such as chemical mechanical polishing.
  • the electrode 108 is made of Ni, it may not be possible to use Ni alone from the viewpoint of adhesion to the semiconductor layer.
  • the electrode 108 can be configured from a laminated structure in which Ti is deposited after Ni or Ni is deposited after Ti as long as the effect of the present invention is not impaired.
  • a nucleation layer 302, a sub-collector layer 303, a collector layer 304, a p-base layer 305, an i-base layer 306, an emitter layer 307, and an emitter cap layer 308 are placed on the substrate 301.
  • epitaxial growth is carried out in these order (first step, second step, third step).
  • the substrate 301 is made of, for example, Al 2 O 3 (sapphire), and the plane orientation of the main surface is, for example, (0001).
  • the substrate 301 can be made of a material capable of crystal growth of nitride semiconductors such as GaN, AlGaN, and InGaN, and whose main plane orientation can be an N-polar plane.
  • the nucleation layer 302 is made of, for example, GaN. As is well known, the nucleation layer 302 supports nucleation in the early stage of growth in order to crystallize a nitride semiconductor such as GaN on a dissimilar substrate such as Al 2 O 3, and is of high quality. This is a layer for obtaining flat crystals.
  • the nucleation layer 302 has various names such as a low temperature buffer layer and a low temperature buffer. Further, by adjusting the nucleation layer 302, the surface of the nucleation layer 302 becomes a group V polar (N polar) surface.
  • a nitride semiconductor can grow crystals on the nucleation layer 302 in the ⁇ c axis direction.
  • the nucleation layer 302 is not limited to GaN, and can be composed of other nitrides such as AlN and AlON. However, when the substrate 301 is made of GaN, the nucleation layer 302 may not be necessary.
  • the sub-collector layer 303 is composed of n-type GaN. Since the sub-collector layer 303 needs to form ohmic contact with the collector electrode described later, it can be configured to be doped with a high concentration n-type. In addition, the sub-collector layer 303 can reduce the dislocation density as the layer thickness increases, and has the effect of improving crystal quality. Therefore, the sub-collector layer 303 can be formed to be relatively thick with a thickness of about several micrometers.
  • the collector layer 304 is composed of undoped GaN.
  • the collector layer 304 can also be composed of n-type GaN.
  • the collector layer 304 is a layer that determines the withstand voltage of the heterojunction bipolar transistor, and determines the thickness and the doping concentration according to the specifications.
  • the p-base layer 305 is composed of, for example, p-type GaN using Mg or the like as a dopant. Since the p-base layer 305 needs to form ohmic contact with the base electrode, which will be described later, it is desirable that the p-base layer 305 has a concentration as high as possible.
  • the i-base layer 306 is composed of undoped GaN
  • the emitter layer 307 is composed of undoped AlGaN.
  • the interface between the i-base layer 306 and the emitter layer 307 is in a state where the band is bent by the spontaneous polarization and the piezoelectric polarization electric field, and the valence band end is above the Fermi level.
  • the two-dimensional hole gas 151 is formed in the vicinity of the interface on the side of the i-base layer 306.
  • the emitter cap layer 308 is composed of n-type AlGaN in which n-type impurities are introduced at a high concentration.
  • Each of these semiconductor layers can be formed by the well-known metalorganic vapor phase growth method.
  • each of the above-mentioned semiconductor layers can be formed (epitaxially grown) by molecular beam epitaxy (there is a classification such as gas source, RF plasma source, laser, etc., but any of them may be used), a hydride vapor phase growth method, or the like.
  • the emitter electrode 311 is formed on the emitter layer 307 (fourth step).
  • the emitter electrode 311 is formed on the emitter layer 307 via the emitter cap layer 308.
  • an electrode material is deposited on the emitter cap layer 308 by a known deposition technique such as a sputtering method or a vapor deposition method to form a metal layer, and this metal layer is patterned by a known lithography technique and etching technique. Then, the emitter electrode 311 can be formed.
  • an electrode material capable of forming ohmic contact with n-GaN constituting the emitter cap layer 308 is appropriately selected.
  • the electrode material can be composed of a single material, for example, a laminated structure of materials such as Ni, Ti, Al, and Au that can form ohmic contact with n-GaN.
  • an annealing treatment or the like may be performed to form an ohmic contact between the emitter electrode 311 and the emitter cap layer 308. Since the flatness of the electrode surface and the surface of the epitaxial wafer may be impaired by this annealing treatment, an appropriate protective film is deposited and the annealing treatment is performed.
  • the emitter cap layer 308 is patterned into a mesa shape.
  • the emitter electrode 311 is used as a mask and the emitter cap layer 308 is selectively etched by a known etching technique, the emitter cap layer 308 can be processed into a predetermined mesa shape (first mesa).
  • a protective film 309 having an opening 309a is formed in the base electrode forming region.
  • the surface of the emitter layer 307 exposed to the opening 309a around the emitter electrode 311 is oxidized to form a surface oxide layer 310 made of AlGaON (step 5).
  • the surface oxide layer 310 can be formed by a technique of irradiating oxygen plasma or an annealing treatment in an air or oxygen atmosphere. Since AlGaN is more easily oxidized than GaN because it contains Al, the surface oxide layer 310 can be formed by the above-mentioned oxidation treatment.
  • a base electrode 312 composed of an electrode material containing Ni is formed in contact with the surface oxide layer 310 (sixth step).
  • the base electrode 312 can be formed by depositing Ni by using, for example, electron beam deposition or a sputtering method.
  • the device is heat-treated.
  • an oxide layer made of an oxide (NiO) of the electrode material is formed on the portion of the base electrode 312 in contact with the surface oxide layer 310, and as shown in FIG. 3G, the base electrode 312 and the emitter layer 307 are combined.
  • the oxide layer 321 is placed in contact with both the emitter layer 307 and the base electrode 312 (7th step).
  • NiO is easily p-typed and efficiently forms ohmic contact with the two-dimensional hole gas 151.
  • the temperature and time of the heat treatment are set to an appropriate temperature and time at which ohmic contact (ohmic contact) between the oxide layer 321 and the two-dimensional hole gas 151 can be obtained.
  • the layer has a mesa shape.
  • This mesa shape (second mesa) is, for example, rectangular in a plan view.
  • the above-mentioned second mesa has a larger area in a plan view than the first mesa of the emitter cap layer 308.
  • the collector electrode 313 is formed on the sub-collector layer 303 around the second mesa.
  • the collector electrode 313 is electrically connected to the collector layer 304 via the sub-collector layer 303 (step 8).
  • a heterojunction bipolar transistor including an oxide layer 321 formed between an emitter layer 307 and a base electrode 312 and made of an oxide of an electrode material, and a collector electrode 313 electrically connected to a collector layer 304. Device) is obtained.
  • the oxide layer 321 is in ohmic contact with the two-dimensional hole gas formed in the vicinity of the interface of the p-base layer 305 with the emitter layer 307.
  • the oxide layer 321 made of the oxide of the electrode material constituting the base electrode 312 is provided (formed), the two-dimensional holes formed in the vicinity of the heterojunction interface between GaN and AlGaN are provided.
  • the contact resistance to the gas 151 can be lowered.
  • the surface of the substrate is designed to have N polarity, but the present invention is not limited to this.
  • the nucleation layer 402, the emitter cap layer 403, the emitter layer 404, the i-base layer 405, the p-base layer 406, the collector layer 407, and the sub-collector layer are placed on the growth substrate 401.
  • 408 is epitaxially grown in this order with the main surface having a group III polarity (in the + c-axis direction).
  • the growth substrate 401 is made of, for example, Al 2 O 3 (sapphire), and the plane orientation of the main surface is, for example, (0001).
  • the growth substrate 401 can be made of a material capable of crystal growth of nitride semiconductors such as GaN, AlGaN, and InGaN, and whose main plane orientation can be an N-polar plane.
  • the nucleation layer 402 is made of, for example, GaN.
  • the emitter cap layer 403 is composed of n-type AlGaN in which n-type impurities are introduced at a high concentration.
  • the emitter layer 404 is composed of undoped AlGaN, and the i-base layer 405 is composed of undoped GaN. With this configuration, the interface between the i-base layer 405 and the emitter layer 404 is in a state where the band is bent by the spontaneous polarization and the piezoelectric polarization electric field, and the valence band end is above the Fermi level. As a result, the two-dimensional hole gas 151 is formed in the vicinity of the interface on the side of the i-base layer 405.
  • the p-base layer 406 is composed of p-type GaN.
  • the collector layer 407 is composed of undoped GaN.
  • the sub-collector layer 408 is composed of n-type GaN.
  • Each of these semiconductor layers can be formed by the well-known metalorganic vapor phase growth method. Further, each of the above-mentioned semiconductor layers can be formed (epitaxially grown) by molecular beam epitaxy (there is a classification such as gas source, RF plasma source, laser, etc., but any of them may be used), a hydride vapor phase growth method, or the like. Further, a metal layer 409 made of metal is formed on the sub-collector layer 408.
  • the metal layer 409 is used as an adhesive layer, and the heat dissipation substrate 431 having high heat dissipation is attached to the metal layer 409 by wafer bonding.
  • the surface of the metal layer 409 can be flattened by a technique such as chemical mechanical polishing.
  • the semiconductor layers are laminated (in the ⁇ c axis direction) with the main surface having N polarity.
  • the nucleation layer 402 and the growth substrate 401 are removed to expose the surface of the emitter cap layer 403 as shown in FIG. 4C.
  • the emitter electrode 411 is formed on the emitter layer 404, and the emitter cap layer 403 is formed into a mesa shape. Pattern.
  • a base electrode 412 is formed on the emitter layer 404 via an oxide layer 421, and then an emitter layer 404, an i-base layer 405, a p-base layer 406, a collector layer 407, and a sub-collector layer are formed. By patterning the 408, these layers are formed into a mesa shape.
  • the collector electrode 413 is formed on the metal layer 409 around the mesa. The collector electrode 413 is electrically connected to the collector layer 407 via the metal layer 409 and the sub-collector layer 408.
  • the metal layer 409 can be used as a collector electrode, and a collector contact can be formed on the back surface side of the heat radiating substrate 431.
  • the second semiconductor layer (emitter layer) and the electrode (base electrode) are in contact with both the second semiconductor layer (emitter layer) and the electrode (base layer) made of AlGaN. Since the oxide layer made of the oxide of the electrode material formed between the two is provided, the contact resistance to the two-dimensional hole gas formed in the vicinity of the heterojunction interface between GaN and AlGaN can be lowered.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

加熱することで、電極（１０８）の表面酸化層（１０７）に接する部分に電極（１０８）材料の酸化物からなる酸化物層（１０９）を形成する。酸化物層（１０９）は、電極（１０８）とｉ－ＡｌＧａＮ層（１０６）との間に、ｉ－ＡｌＧａＮ層（１０６）および電極（１０８）の両者に接する状態で配置された状態とする。

Description

半導体装置およびその製造方法
　本発明は、窒化物半導体から構成された半導体装置およびその製造方法に関する。
　窒化ガリウム（ＧａＮ）系材料は、バンドギャップが大きく、高い絶縁破壊電界強度を有することから、高耐圧パワーデバイスや、高出力高周波デバイス材料として有望である。ＧａＮは、安定相として六方晶ウルツ鉱構造となり、ｃ軸方向に分極が発生する。この効果を利用することで、高濃度の２次元電子ガスを、ＡｌＧａＮ／ＧａＮ界面に形成することができる。この２次元電子ガス利用した高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が、盛んに研究されている。
　また、窒化物半導体を用いた縦型素子であるヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor：ＨＢＴ）は、ＨＥＭＴに比べて電流密度・パワー密度を高くすることができるといった特徴から、高周波・パワー用途での応用が期待されている。トランジスタのみならず、ショットキーバリアダイオードや、ｐ－ｎ接合ダイオードなどの２端子素子についても、高性能なデバイスの報告が多くなされている。
　ＧａＮ ＨＥＭＴのパワーデバイスとしての応用においては、電子回路の動作の補償の観点から、非通電時にトランジスタがオフとなる、いわゆるノーマリオフ動作が望まれる。ＧａＮ ＨＥＭＴをノーマリオフ動作化する技術の一つとして、近年、ＧＩＴ（Gate Injection Transistor）構造が盛んに研究開発なされている。ＧＩＴ構造では、ゲート領域において、ＡｌＧａＮバリア層の上にｐ－ＧａＮ層を形成することで、伝導帯のエネルギーを持ち上げてノーマリオフ動作を実現する。ＧＩＴ構造は、従来のノーマリオフ化技術に比べて、ＡｌＧａＮバリア層のリセスエッチング工程を含まずに形成できることから、制御性・生産性などに優れるとともに、ＧａＮ系材料のみでデバイスを造ることができるため、ＧａＮ基板などを用いて高性能なデバイスが作製可能である。
　ＧａＮ ＭＯＳＦＥＴ構造においても、ｐ型層は非常に有用である。例えば、縦型ＭＯＳＦＥＴ構造においては、チャネル領域の直下に形成されたｐ型領域によってｐ－ｎ接合を形成することで、電流をゲート直下の領域に集中させる、いわゆる電流狭窄に使用することがある。また、ｐ－ｎ接合による素子分離をおこなうことも可能である。
　ＨＢＴにおいては、一般的には動作速度を高めるべく、電子速度の高い電子をキャリアとして用いるため、ｎ－ｐ－ｎ型の構造をとる。したがって、ベース層には、高濃度にｐ型不純物がドープされたＧａＮ系材料が必要である。しかしながら、ＧａＮ系材料に高濃度のｐ型不純物をドープし、ＧａＮ系材料の正孔濃度を高くすること（高正孔濃度化）は、技術的には非常に難易度が高い。
　以上のように、ＧａＮデバイスの高性能化のためには、ｐ型層の制御の重要性が高まっている。同時に電極とのオーミックコンタクトの形成技術は、実デバイスのみならず、例えばｐ型ＧａＮ層の結晶品質を評価する過程においても、非常に重要な技術である。しかし、ｐ型ＧａＮに対する低抵抗なオーミック電極形成技術は、未だ実現していない。
　ｐ型ＧａＮに対して、オーミック電極を形成する技術としては、Ｎｉを用いた電極がすでに報告されている（非特許文献３－５）。一般的にＮｉ電極は、空気などの雰囲気でのアニール処理によって酸化して形成されたＮｉＯが、コンタクト抵抗を低減化できる要因であるとされている。しかし、前述の通り、ｐ型ＧａＮを高正孔濃度化することが容易ではないため、単にＮｉを堆積し、空気アニールを施したとしても、十分に低いコンタクト抵抗が得られるわけではない。
　ＧａＮ系材料における正孔濃度を高くする技術の一つに、２次元正孔ガスを利用する方法がある。従来のＨＥＭＴとは分極軸を逆転させた状態で、ＡｌＧａＮ/ＧａＮ界面を形成することで、フェルミ準位のほうに向けた価電子帯のバンドの曲がりを、ＡｌＧａＮ/ＧａＮ界面に形成し、２次元正孔ガスを生じさせることができる。このような、窒化物半導体における分極効果を利用し、高い正孔濃度を得ることができる本構造は、様々なデバイスに応用が可能であると考えられる（非特許文献１）。
　しかし、上述した分極軸を逆転させたＡｌＧａＮ/ＧａＮ界面を用いる構造は、オーミック電極形成に困難を有する。この構造は、ＡｌＧａＮ層の直下において２次元正孔ガスが生じるが、これはＡｌＧａＮとＧａＮの分極の効果によってヘテロ界面に生じるものである。しかし、ＡｌＧａＮは、高抵抗材料のため、ＡｌＧａＮを介して電極を形成することは、低コンタクト抵抗化の妨げとなりうる。一方で、ＧａＮに直接コンタクトを形成するためにＡｌＧａＮ層をリセスエッチングした場合、リセスエッチングされたＡｌＧａＮ層の直下は２次元正孔ガスが消失してしまい、２次元正孔ガスの効果を十分に利用することができない（非特許文献２）。
安藤　悠人　他、「２次元正孔ガスを用いたコレクタトップ縦型ＧａＮ－ＨＢＴの作製」、第６４回応用物理学会春季学術講演会　講演予稿集、15a-315-7、12-129、２０１７年。 隈部　岳瑠　他、「エピタキシャルリフトオフ法によって作製された二次元正孔ガスを有するエミッタトップ型　ＧａＮ　ＨＢＴ」、第８０回応用物理学会秋季学術講演会 講演予稿集、21a-E301-5、12-395、２０１９年。 Jin-Kuo Ho et al., "Low-resistance ohmic contacts to p-type GaN", Applied Physics Letters, vol. 74, no. 9, pp. 1275-1277, 1999. D. Qiao et al., "A study of the AuONi ohmic contact on p-GaN", Journal of Applied Physics, vol. 88, no. 7, pp. 4196-4200, 2000. Jin-Kuo Ho et al., "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films", Journal of Applied Physics, vol. 86, no. 8, pp. 4491-4497, 1999.
　前述したように、ｐ型のＧａＮは、ＧａＮデバイスにおいて重要であるが、ＧａＮは正孔濃度を高くすることができない。このため、ｐ型のＧａＮに、低いコンタクト抵抗で電極を形成することが困難であり、デバイスとしての応用が制限されている。また、Ｎ極性面を主面方位として２次元正孔ガスを形成し、高正孔濃度化する技術においては、バリアとなるＡｌＧａＮ層の抵抗が高いために、低いコンタクト抵抗を実現することが難しい。
　本発明は、以上のような問題点を解消するためになされたものであり、ＧａＮとＡｌＧａＮとのヘテロ接合界面近傍に形成される２次元正孔ガスに対するコンタクト抵抗を低くすることを目的とする。
　本発明に係る半導体装置は、基板の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなる第１半導体層と、第１半導体層の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなる第２半導体層と、第２半導体層の上に形成されたＮｉを含む電極材料からなる電極と、第２半導体層および電極の両者に接して第２半導体層と電極との間に形成された、電極材料の酸化物からなる酸化物層とを備える。
　本発明に係る半導体装置の製造方法は、基板の上に、主表面をＮ極性とした状態で、ｐ型のＧａＮからなる第１半導体層を形成する第１工程と、第１半導体層の上に、主表面をＮ極性とした状態で、アンドープのＡｌＧａＮからなる第２半導体層を形成する第２工程と、第２半導体層の表面を酸化してＡｌＧａＯＮからなる表面酸化層を形成する第３工程と、Ｎｉを含む電極材料から構成された電極を、表面酸化層の上に接して形成する第４工程と、加熱することで、電極の表面酸化層に接する部分に電極材料の酸化物からなる酸化物層を形成し、電極と第２半導体層との間に、第２半導体層および電極の両者に接する状態で、酸化物層が配置された状態とする第５工程とを備える。
　本発明に係る半導体装置は、基板の上に、主表面をＮ極性とした状態で形成された、ＧａＮからなるコレクタ層と、コレクタ層の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなるベース層と、ベース層の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなるエミッタ層と、エミッタ層に上に形成されたエミッタ電極と、エミッタ電極の周囲のエミッタ層の上に形成されたＮｉを含む電極材料からなるベース電極と、エミッタ層およびベース電極の両者に接してエミッタ層とベース電極との間に形成された、電極材料の酸化物からなる酸化物層と、コレクタ層に電気的に接続するコレクタ電極とを備える。
　本発明に係る半導体装置の製造方法は、基板の上に、主表面をＮ極性とした状態で、ＧａＮからなるコレクタ層を形成する第１工程と、コレクタ層の上に、主表面をＮ極性とした状態で、ｐ型のＧａＮからなるベース層を形成する第２工程と、ベース層の上に、主表面をＮ極性とした状態で、アンドープのＡｌＧａＮからなるエミッタ層を形成する第３工程と、エミッタ層に上に、エミッタ電極を形成する第４工程と、エミッタ電極の周囲のエミッタ層の表面を酸化してＡｌＧａＯＮからなる表面酸化層を形成する第５工程と、Ｎｉを含む電極材料から構成されたベース電極を、表面酸化層の上に接して形成する第６工程と、加熱することで、ベース電極の表面酸化層に接する部分に電極材料の酸化物からなる酸化物層を形成し、ベース電極とエミッタ層との間に、エミッタ層およびベース電極の両者に接する状態で、酸化物層が配置された状態とする第７工程と、コレクタ層に電気的に接続するコレクタ電極を形成する第８工程とを備える。
　以上説明したように、本発明によれば、ＡｌＧａＮからなる第２半導体層（エミッタ層）および電極（ベース層）の両者に接して第２半導体層（エミッタ層）と電極（ベース電極）との間に形成された、電極材料の酸化物からなる酸化物層を備えるので、ＧａＮとＡｌＧａＮとのヘテロ接合界面近傍に形成される２次元正孔ガスに対するコンタクト抵抗を低くすることができる。
図１Ａは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図１Ｂは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図１Ｃは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図１Ｄは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図２は、本発明の実施の形態１に係る他の半導体装置の構成を示す断面図である。 図３Ａは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｂは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｃは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｄは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｅは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｆは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｇは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図３Ｈは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図４Ａは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図４Ｂは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図４Ｃは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。 図４Ｄは、本発明の実施の形態１に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。
　以下、本発明の実施の形態に係る半導体装置について説明する。
［実施の形態１］
　はじめに、本発明の実施の形態１に係る半導体装置の製造方法について、図１Ａ～図１Ｄを参照して説明する。
　まず、図１Ａに示すように、基板１０１の上に、核形成層１０２、バッファ層１０３、ｐ－ＧａＮ層１０４、ｉ－ＧａＮ層１０５、ｉ－ＡｌＧａＮ層１０６を、主表面をＮ極性とした状態で（－ｃ軸方向に）、これらの順にエピタキシャル成長する（第１工程、第２工程）。
　基板１０１は、例えば、Ａｌ2Ｏ3（サファイア）から構成し、例えば、主表面の面方位を（０００１）とする。基板１０１は、ＧａＮ、ＡｌＧａＮ、およびＩｎＧａＮなどの窒化物半導体の結晶成長が実施でき、かつ主面方位をＮ極性面とすることができる材料から構成することができる。
　核形成層１０２は、例えば、ＧａＮから構成する。核形成層１０２は、よく知られているように、Ａｌ2Ｏ3などの異種基板の上に、ＧａＮなどの窒化物半導体を結晶成長するために、成長初期の核形成を支援し高品質かつ平坦な結晶を得るための層である。核形成層１０２は、低温緩衝層や低温バッファなど様々な呼称が存在する。また、核形成層１０２を調整することにより、核形成層１０２の表面をＶ族極性（Ｎ極性）面とする。核形成層１０２の表面をＶ族極性面とすることで、この上に、窒化物半導体が－ｃ軸方向に結晶成長するようになる。なお、核形成層１０２は、ＧａＮに限らず、ＡｌＮ、ＡｌＯＮなどの他の窒化物から構成することも可能である。ただし、基板１０１をＧａＮから構成する場合、核形成層１０２は必要ない場合もある。
　バッファ層１０３は、ＧａＮから構成し、ｐ－ＧａＮ層１０４は、ｐ型のＧａＮから構成し、ｉ－ＧａＮ層１０５は、アンドープのＧａＮから構成し、ｉ－ＡｌＧａＮ層１０６は、アンドープのＡｌＧａＮから構成する。これらの各半導体層は、よく知られた有機金属気相成長法により形成することができる。また、上述した各半導体層は、分子線エピタキシ（ガスソース、ＲＦプラズマソース、レーザなどの分類があるがいずれでもよい）、ハイドライド気相成長方法などによって形成（エピタキシャル成長）することも可能である。
　また、各半導体層は、例えば、非特許文献２に示すよう、各層を、あらかじめＩＩＩ族極性（Ｇａ極性）で成長基板の上に結晶成長する。成長基板の上には、成長基板の側から、ｉ－ＡｌＧａＮ層１０６、ｉ－ＧａＮ層１０５、ｐ－ＧａＮ層１０４の順に積層される状態とする。これを、他基板にウエハボンディングによって貼り合わせ、この後、成長基板を除去することによって形成することもできる。他基板に貼り合わせ成長基板を除去すれば、他基板の上に、各層が、主表面をＮ極性とした状態で（－ｃ軸方向に）、積層されたものとなる。また、他基板の上に、ｐ－ＧａＮ層１０４、ｉ－ＧａＮ層１０５、ｉ－ＡｌＧａＮ層１０６の順で積層された状態となる。
　上述したように成長基板を用い、他基板に転写する場合、成長基板の上にｉ－ＡｌＧａＮ層１０６、ｉ－ＧａＮ層１０５、ｐ－ＧａＮ層１０４を成長させるためのバッファ層の選定も異なり、ＩＩＩ族極性面を主面方位とするように適切に選択することとなる。
　実施の形態において、結晶成長する際の面方位は重要ではなく、主表面をＮ極性とした状態で、ｐ－ＧａＮ層１０４、ｉ－ＧａＮ層１０５、ｉ－ＡｌＧａＮ層１０６が、これらの順に積層されていることが重要となる。このような積層構造をとることで、ｉ－ＡｌＧａＮ層１０６によるヘテロ接合界面の近傍に、２次元正孔ガス１５１が生じ、高い正孔濃度を得ることができる。
　次に、ｉ－ＡｌＧａＮ層１０６の表面を酸化して、図１Ｂに示すように、ＡｌＧａＯＮからなる表面酸化層１０７を形成する（第３工程）。例えば、酸素プラズマをｉ－ＡｌＧａＮ層１０６の表面に作用させることで、ｉ－ＡｌＧａＮ層１０６の表面を酸化することができる。また、空気や酸素の雰囲気で加熱することで、ｉ－ＡｌＧａＮ層１０６の表面を酸化することができる。ＡｌＧａＮはＡｌを含むためＧａＮに比べて酸化されやすい。
　次に、図１Ｃに示すように、Ｎｉを含む電極材料から構成された電極１０８を、表面酸化層１０７の上に接して形成する（第４工程）。例えば、例えば電子線蒸着やスパッタ法を用いてＮｉを堆積することで、電極１０８が形成できる。
　次に、図１Ｄに示すように、加熱することで、電極１０８の表面酸化層１０７に接する部分に電極１０８材料の酸化物からなる酸化物層１０９を形成する（第５工程）。酸化物層１０９は、電極１０８とｉ－ＡｌＧａＮ層１０６との間に、ｉ－ＡｌＧａＮ層１０６および電極１０８の両者に接する状態で配置された状態とする。
　加熱することで、電極１０８の一部が、表面酸化層１０７を構成する酸素と結合し、ＮｉＯを形成し、酸化物層１０９となる。ＮｉＯはｐ型化しやすく、２次元正孔ガス１５１と効率的にオーミックコンタクトを形成する。熱処理の温度および時間は、酸化物層１０９と２次元正孔ガス１５１とのオーミック接触（オーミックコンタクト）が得られる適切な温度と時間に設定する。
　以上の製造方法により、基板１０１の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなるｐ－ＧａＮ層１０４と、ｐ－ＧａＮ層１０４の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなるｉ－ＡｌＧａＮ層１０６と、ｉ－ＡｌＧａＮ層１０６の上に形成されたＮｉを含む電極１０８材料からなる電極１０８と、ｉ－ＡｌＧａＮ層１０６および電極１０８の両者に接してｉ－ＡｌＧａＮ層１０６と電極１０８との間に形成された、電極１０８材料の酸化物からなる酸化物層１０９と備える半導体装置が得られる。酸化物層１０９は、ｐ－ＧａＮ層１０４のｉ－ＡｌＧａＮ層１０６との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしている。
　実施の形態１によれば、電極１０８を構成する電極材料の酸化物からなる酸化物層１０９を備える（形成する）ので、ＧａＮとＡｌＧａＮとのヘテロ接合界面近傍に形成される２次元正孔ガス１５１に対するコンタクト抵抗を低くすることができる。
　ところで、酸化物層１０９は、表面酸化層１０７の一部をＮｉＯで置換することで形成している。また、表面酸化層１０７は、ｉ－ＡｌＧａＮ層１０６の一部から構成している。これらのため、酸化物層１０９を形成することで、バリア層であるｉ－ＡｌＧａＮ層１０６の実効的な層厚が減少する。ｉ－ＡｌＧａＮ層１０６の実効的な層厚が減少の減少は、ｉ－ＡｌＧａＮ層１０６の直下の２次元正孔ガス１５１の濃度の減少を招く。この２次元正孔ガス１５１の濃度の減少を抑制し、上述したオーミックコンタクトを得るには、表面酸化層１０７を形成するための各条件を適切に選択することが重要となる。
　なお、上述では、基板の表面がＮ極性面となるように設計したが、これに限るものではない。上述したように、図１Ａを用いて説明したように、Ｎ極性面を主面方位として各半導体層を成長し、ｉ－ＡｌＧａＮ層１０６の表面を酸化して表面酸化層１０７を形成し、電極１０８を形成する。
　この後、図２に示すように、他基板２０１の上に、接着金属層２０２を介し、基板１０１の電極１０８をウエハ接合により貼り合わせ、基板１０１を除去することで、他基板２０１の上に、各半導体層の主表面が、ＩＩＩ族極性とされた状態で積層されたものとすることができる。接着金属層２０２は、ウエハ接合の観点から適切な材料を選択する。例えば、接着金属層２０２は、Ａｕから構成することができる。なお、接着金属層２０２の表面は、酸化物層１０９の形成のための熱処理工程により、表面平坦性が損なわれる場合がある。この場合は、化学機械研磨などの技術により接着金属層２０２を平坦化しておく。
　また、上述では、電極１０８をＮｉから構成したが、半導体層との密着性などの観点からＮｉ単体では使用ができない場合がある。この場合は、本発明の効果を阻害しない範囲で、Ｎｉの後にＴｉを堆積する、あるいはＴｉの後にＮｉを堆積する積層構造から電極１０８を構成することもできる。
［実施の形態２］
　次に、本発明の実施の形態２に係る半導体装置の製造方法について、図３Ａ～図３Ｈを参照して説明する。以下では、半導体装置として、ヘテロ接合バイポーラトランジスタを例に説明する。
　まず、図３Ａに示すように、基板３０１の上に、核形成層３０２、サブコレクタ層３０３、コレクタ層３０４、ｐ－ベース層３０５、ｉ－ベース層３０６、エミッタ層３０７、エミッタキャップ層３０８を、主表面をＮ極性とした状態で（－ｃ軸方向に）、これらの順にエピタキシャル成長する（第１工程、第２工程、第３工程）。
　基板３０１は、例えば、Ａｌ2Ｏ3（サファイア）から構成し、例えば、主表面の面方位を（０００１）とする。基板３０１は、ＧａＮ、ＡｌＧａＮ、およびＩｎＧａＮなどの窒化物半導体の結晶成長が実施でき、かつ主面方位をＮ極性面とすることができる材料から構成することができる。
　核形成層３０２は、例えば、ＧａＮから構成する。核形成層３０２は、よく知られているように、Ａｌ2Ｏ3などの異種基板の上に、ＧａＮなどの窒化物半導体を結晶成長するために、成長初期の核形成を支援し高品質かつ平坦な結晶を得るための層である。核形成層３０２は、低温緩衝層や低温バッファなど様々な呼称が存在する。また、核形成層３０２を調整することにより、核形成層３０２の表面をＶ族極性（Ｎ極性）面とする。核形成層３０２の表面をＶ族極性面とすることで、この上に、窒化物半導体が－ｃ軸方向に結晶成長するようになる。なお、核形成層３０２は、ＧａＮに限らず、ＡｌＮ、ＡｌＯＮなどの他の窒化物から構成することも可能である。ただし、基板３０１をＧａＮから構成する場合、核形成層３０２は必要ない場合もある。
　サブコレクタ層３０３は、ｎ型のＧａＮから構成する。サブコレクタ層３０３は、後述するコレクタ電極とオーミック接触を形成する必要があるため、高濃度ｎ型にドープされる構成とすることができる。また、サブコレクタ層３０３は、層厚の増大に伴い転位密度を減少させることができる，結晶品質を高める効果もある。従って、サブコレクタ層３０３は、厚さ数マイクロ―メートル程度と比較的厚く形成することができる。
　コレクタ層３０４は、アンドープのＧａＮから構成する。コレクタ層３０４はｎ型のＧａＮから構成することもできる。コレクタ層３０４は、ヘテロ接合バイポーラトランジスタの耐圧を決める層であり、仕様に即して厚さやドーピング濃度を決定する。
　ｐ－ベース層３０５は、例えば、Ｍｇなどをドーパントとしたｐ型のＧａＮから構成する。ｐ－ベース層３０５は、後述する、ベース電極とオーミック接触を形成する必要があるため、なるべく高い濃度のｐ型とすることが望ましい。
　ｉ－ベース層３０６は、アンドープのＧａＮから構成し、エミッタ層３０７は、アンドープのＡｌＧａＮから構成する。この構成とすることで、ｉ－ベース層３０６とエミッタ層３０７との界面は、自発分極および圧電分極電場によってバンドが曲げられて、価電子帯端がフェルミレベルよりも上にくる状態となる。この結果、ｉ－ベース層３０６の側の界面近傍には、２次元正孔ガス１５１が形成される。また、エミッタキャップ層３０８は、高濃度にｎ型不純物が導入されたｎ型のＡｌＧａＮから構成する。これらの各半導体層は、よく知られた有機金属気相成長法により形成することができる。また、上述した各半導体層は、分子線エピタキシ（ガスソース、ＲＦプラズマソース、レーザなどの分類があるがいずれでもよい）、ハイドライド気相成長方法などによって形成（エピタキシャル成長）することも可能である。
　次に、図３Ｂに示すように、エミッタ層３０７に上に、エミッタ電極３１１を形成する（第４工程）。この例では、エミッタ層３０７の上に、エミッタキャップ層３０８を介してエミッタ電極３１１を形成する。例えば、スパッタ法や蒸着法などの公知の堆積技術により、エミッタキャップ層３０８の上に電極材料を堆積して金属層を形成し、この金属層を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、エミッタ電極３１１が形成できる。
　エミッタ電極３１１は、エミッタキャップ層３０８を構成するｎ－ＧａＮとオーミック接触を形成することができる電極材料を適切に選択する。電極材料は単一の材料によって構成することができ、例えばｎ－ＧａＮとオーミック接触を形成することができるＮｉやＴｉ、Ａｌ、Ａｕなどの材料の積層構造によって形成することができる。また、エミッタ電極３１１とエミッタキャップ層３０８とのオーミック接触形成のためにアニール処理などを実施する場合がある。このアニール処理によって、電極表面やエピタキシャルウエハの表面の平坦性が損なわれる場合があるので、適切な保護膜を堆積してアニール処理を実施する。
　次に、図３Ｃに示すように、エミッタキャップ層３０８をメサ形状にパターニングする。例えば、エミッタ電極３１１をマスクとし、公知のエッチング技術によりエミッタキャップ層３０８を選択的にエッチング処理すれば、エミッタキャップ層３０８を所定のメサ形状（第１メサ）に加工できる。
　次に、図３Ｄに示すように、ベース電極形成領域に開口３０９ａを有する保護膜３０９を形成する。次に、図３Ｅに示すように、エミッタ電極３１１の周囲の、開口３０９ａに露出しているエミッタ層３０７の表面を酸化して、ＡｌＧａＯＮからなる表面酸化層３１０を形成する（第５工程）。例えば、酸素プラズマを照射する技術や、空気や酸素雰囲気化でのアニール処理により、表面酸化層３１０が形成できる。ＡｌＧａＮは、Ａｌを含むためＧａＮに比べて酸化されやすいので、上述した酸化処理により、表面酸化層３１０が形成できる。
　次に、図３Ｆに示すように、Ｎｉを含む電極材料から構成されたベース電極３１２を、表面酸化層３１０の上に接して形成する（第６工程）。例えば、例えば電子線蒸着やスパッタ法を用いてＮｉを堆積することで、ベース電極３１２が形成できる。
　上述したように、表面酸化層３１０の上にベース電極３１２を形成した後、本素子に加熱処理を施す。この加熱処理により、ベース電極３１２の表面酸化層３１０に接する部分に電極材料の酸化物（ＮｉＯ）からなる酸化物層を形成し、図３Ｇに示すように、ベース電極３１２とエミッタ層３０７との間に、エミッタ層３０７およびベース電極３１２の両者に接する状態で、酸化物層３２１が配置された状態とする（第７工程）。
　加熱することで、ベース電極３１２の一部が、表面酸化層３１０を構成する酸素と結合し、ＮｉＯを形成し、酸化物層３２１となる。ＮｉＯはｐ型化しやすく、２次元正孔ガス１５１と効率的にオーミックコンタクトを形成する。熱処理の温度および時間は、酸化物層３２１と２次元正孔ガス１５１とのオーミック接触（オーミックコンタクト）が得られる適切な温度と時間に設定する。
　次に、エミッタ層３０７、ｉ－ベース層３０６、ｐ－ベース層３０５、コレクタ層３０４、および厚さ方向に一部のサブコレクタ層３０３をパターニングすることで、図３Ｈに示すように、これらの層を、メサ形状とする。このメサ形状（第２メサ）は、例えば、平面視で矩形とされている。なお、上述した第２メサは、エミッタキャップ層３０８の第１メサより平面視で大きい面積となる。
　上述したように第２メサを形成した後、第２メサの周囲のサブコレクタ層３０３の上に、コレクタ電極３１３を形成する。コレクタ電極３１３は、サブコレクタ層３０３を介してコレクタ層３０４に電気的に接続する（第８工程）。
　以上の製造方法により、基板３０１の上に、主表面をＮ極性とした状態で形成された、ＧａＮからなるコレクタ層３０４と、コレクタ層３０４の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなるｐ－ベース層３０５と、ｐ－ベース層３０５の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなるエミッタ層３０７と、エミッタ層３０７に上に形成されたエミッタ電極３１１と、エミッタ電極３１１の周囲のエミッタ層３０７の上に形成されたＮｉを含む電極材料からなるベース電極３１２と、エミッタ層３０７およびベース電極３１２の両者に接してエミッタ層３０７とベース電極３１２との間に形成された、電極材料の酸化物からなる酸化物層３２１と、コレクタ層３０４に電気的に接続するコレクタ電極３１３とを備えるヘテロ接合バイポーラトランジスタ（半導体装置）が得られる。酸化物層３２１は、ｐ－ベース層３０５のエミッタ層３０７との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしている。
　実施の形態２によれば、ベース電極３１２を構成する電極材料の酸化物からなる酸化物層３２１を備える（形成する）ので、ＧａＮとＡｌＧａＮとのヘテロ接合界面近傍に形成される２次元正孔ガス１５１に対するコンタクト抵抗を低くすることができる。
　ところで、上述では、基板の表面がＮ極性となるように設計したが、これに限るものではない。例えば、図４Ａに示すように、成長基板４０１の上に、核形成層４０２、エミッタキャップ層４０３、エミッタ層４０４、ｉ－ベース層４０５、ｐ－ベース層４０６、コレクタ層４０７、およびサブコレクタ層４０８を、主表面をＩＩＩ族極性とした状態で（＋ｃ軸方向に）、これらの順にエピタキシャル成長する。
　成長基板４０１は、例えば、Ａｌ2Ｏ3（サファイア）から構成し、例えば、主表面の面方位を（０００１）とする。成長基板４０１は、ＧａＮ、ＡｌＧａＮ、およびＩｎＧａＮなどの窒化物半導体の結晶成長が実施でき、かつ主面方位をＮ極性面とすることができる材料から構成することができる。
　核形成層４０２は、例えば、ＧａＮから構成する。エミッタキャップ層４０３は、高濃度にｎ型不純物が導入されたｎ型のＡｌＧａＮから構成する。エミッタ層４０４は、アンドープのＡｌＧａＮから構成し、ｉ－ベース層４０５は、アンドープのＧａＮから構成する。この構成とすることで、ｉ－ベース層４０５とエミッタ層４０４との界面は、自発分極および圧電分極電場によってバンドが曲げられて、価電子帯端がフェルミレベルよりも上にくる状態となる。この結果、ｉ－ベース層４０５の側の界面近傍には、２次元正孔ガス１５１が形成される。
　ｐ－ベース層４０６は、ｐ型のＧａＮから構成する。コレクタ層４０７は、アンドープのＧａＮから構成する。サブコレクタ層４０８は、ｎ型のＧａＮから構成する。これらの各半導体層は、よく知られた有機金属気相成長法により形成することができる。また、上述した各半導体層は、分子線エピタキシ（ガスソース、ＲＦプラズマソース、レーザなどの分類があるがいずれでもよい）、ハイドライド気相成長方法などによって形成（エピタキシャル成長）することも可能である。また、サブコレクタ層４０８の上に、金属からなる金属層４０９を形成する。
　次に、図４Ｂに示すように、金属層４０９を接着層とし、金属層４０９に高い放熱性を有する放熱基板４３１を、ウエハ接合により貼り付ける。接合の前に、金属層４０９の表面を化学機械研磨などの技術で平坦化しておくこともできる。この構成において、放熱基板４３１の側から見ると、各半導体層は、主表面をＮ極性とした状態で（－ｃ軸方向に）積層された状態となっている。
 次に、核形成層４０２および成長基板４０１を除去し、図４Ｃに示すように、エミッタキャップ層４０３の表面を露出させる。この後、図３Ｂ～図３Ｈを用いて説明した工程と同様にすることで、図４Ｄに示すように、エミッタ層４０４に上に、エミッタ電極４１１を形成し、エミッタキャップ層４０３をメサ形状にパターニングする。
　また、エミッタ層４０４の上に、酸化物層４２１を介してベース電極４１２を形成し、次に、エミッタ層４０４、ｉ－ベース層４０５、ｐ－ベース層４０６、コレクタ層４０７、およびサブコレクタ層４０８をパターニングすることで、これらの層をメサ形状とする。上述したようにメサを形成した後、このメサの周囲の金属層４０９の上に、コレクタ電極４１３を形成する。コレクタ電極４１３は、金属層４０９およびサブコレクタ層４０８を介してコレクタ層４０７に電気的に接続する。この構成においては、金属層４０９をコレクタ電極とし、放熱基板４３１の裏面側にコレクタコンタクトを形成することもできる。
　以上に説明したように、本発明によれば、ＡｌＧａＮからなる第２半導体層（エミッタ層）および電極（ベース層）の両者に接して第２半導体層（エミッタ層）と電極（ベース電極）との間に形成された、電極材料の酸化物からなる酸化物層を備えるので、ＧａＮとＡｌＧａＮとのヘテロ接合界面近傍に形成される２次元正孔ガスに対するコンタクト抵抗を低くすることができる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
　１０１…基板、１０２…核形成層、１０３…バッファ層、１０４…ｐ－ＧａＮ層、１０５…ｉ－ＧａＮ層、１０６…ｉ－ＡｌＧａＮ層、１０７…表面酸化層、１０８…電極、１０９…酸化物層、１５１…２次元正孔ガス。

Claims (8)

  1. 　基板の上に、主表面をＮ極性とした状態で、ｐ型のＧａＮからなるｐ－ＧａＮ層を形成する第１工程と、
    　前記ｐ－ＧａＮ層の上に、主表面をＮ極性とした状態で、アンドープのＡｌＧａＮからなるＡｌＧａＮ層を形成する第２工程と、
    　前記ＡｌＧａＮ層の表面を酸化してＡｌＧａＯＮからなる表面酸化層を形成する第３工程と、
    　Ｎｉを含む電極材料から構成された電極を、前記表面酸化層の上に接して形成する第４工程と、
    　加熱することで、前記電極の前記表面酸化層に接する部分に前記電極材料の酸化物からなる酸化物層を形成し、前記電極と前記ＡｌＧａＮ層との間に、前記ＡｌＧａＮ層および前記電極の両者に接する状態で、前記酸化物層が配置された状態とする第５工程と
    　を備える半導体装置の製造方法。
  2. 　請求項１記載の半導体装置の製造方法において、
    　前記酸化物層は、前記ｐ－ＧａＮ層の前記ＡｌＧａＮ層との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしていることを特徴とする半導体装置の製造方法。
  3. 　基板の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなるｐ－ＧａＮ層と、
    　前記ｐ－ＧａＮ層の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなるＡｌＧａＮ層と、
    　前記ＡｌＧａＮ層の上に形成されたＮｉを含む電極材料からなる電極と、
    　前記ＡｌＧａＮ層および前記電極の両者に接して前記ＡｌＧａＮ層と前記電極との間に形成された、前記電極材料の酸化物からなる酸化物層と
    　を備える半導体装置。
  4. 　請求項３記載の半導体装置において、
    　前記酸化物層は、前記ｐ－ＧａＮ層の前記ＡｌＧａＮ層との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしていることを特徴とする半導体装置。
  5. 　基板の上に、主表面をＮ極性とした状態で、ＧａＮからなるコレクタ層を形成する第１工程と、
    　前記コレクタ層の上に、主表面をＮ極性とした状態で、ｐ型のＧａＮからなるベース層を形成する第２工程と、
    　前記ベース層の上に、主表面をＮ極性とした状態で、アンドープのＡｌＧａＮからなるエミッタ層を形成する第３工程と、
    　前記エミッタ層に上に、エミッタ電極を形成する第４工程と、
    　前記エミッタ電極の周囲の前記エミッタ層の表面を酸化してＡｌＧａＯＮからなる表面酸化層を形成する第５工程と、
    　Ｎｉを含む電極材料から構成されたベース電極を、前記表面酸化層の上に接して形成する第６工程と、
    　加熱することで、前記ベース電極の前記表面酸化層に接する部分に前記電極材料の酸化物からなる酸化物層を形成し、前記ベース電極と前記エミッタ層との間に、前記エミッタ層および前記ベース電極の両者に接する状態で、前記酸化物層が配置された状態とする第７工程と、
    　前記コレクタ層に電気的に接続するコレクタ電極を形成する第８工程と
    　を備える半導体装置の製造方法。
  6. 　請求項５記載の半導体装置の製造方法において、
    　前記酸化物層は、前記ベース層の前記エミッタ層との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしていることを特徴とする半導体装置の製造方法。
  7. 　基板の上に、主表面をＮ極性とした状態で形成された、ＧａＮからなるコレクタ層と、
    　前記コレクタ層の上に、主表面をＮ極性とした状態で形成された、ｐ型のＧａＮからなるベース層と、
    　前記ベース層の上に、主表面をＮ極性とした状態で形成された、アンドープのＡｌＧａＮからなるエミッタ層と、
    　前記エミッタ層に上に形成されたエミッタ電極と、
    　前記エミッタ電極の周囲の前記エミッタ層の上に形成されたＮｉを含む電極材料からなるベース電極と、
    　前記エミッタ層および前記ベース電極の両者に接して前記エミッタ層と前記ベース電極との間に形成された、前記電極材料の酸化物からなる酸化物層と、
    　前記コレクタ層に電気的に接続するコレクタ電極と
    　を備える半導体装置。
  8. 　請求項７記載の半導体装置において、
    　前記酸化物層は、前記ベース層の前記エミッタ層との界面の近傍に形成される２次元正孔ガスにオーミックコンタクトしていることを特徴とする半導体装置。　
PCT/JP2020/017453 2020-04-23 2020-04-23 半導体装置およびその製造方法 WO2021214932A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/920,479 US20230207661A1 (en) 2020-04-23 2020-04-23 Semiconductor Device and Method of Manufacturing the Same
JP2022516570A JP7298779B2 (ja) 2020-04-23 2020-04-23 半導体装置およびその製造方法
PCT/JP2020/017453 WO2021214932A1 (ja) 2020-04-23 2020-04-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/017453 WO2021214932A1 (ja) 2020-04-23 2020-04-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2021214932A1 true WO2021214932A1 (ja) 2021-10-28

Family

ID=78270510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017453 WO2021214932A1 (ja) 2020-04-23 2020-04-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20230207661A1 (ja)
JP (1) JP7298779B2 (ja)
WO (1) WO2021214932A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101630A1 (en) * 2022-04-20 2023-06-08 Antalya Bilim Universitesi Rektorlugu A transistor device structure containing two-dimensional hole gas and operating in e-mode
WO2023112252A1 (ja) * 2021-12-16 2023-06-22 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
WO2024116263A1 (ja) * 2022-11-29 2024-06-06 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000718A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142365A (ja) * 2005-11-22 2007-06-07 National Central Univ ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法
JP2008016615A (ja) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
US20140264380A1 (en) * 2013-03-15 2014-09-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Complementary Field Effect Transistors Using Gallium Polar and Nitrogen Polar III-Nitride Material
JP2017139338A (ja) * 2016-02-04 2017-08-10 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器
JP2018046168A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142365A (ja) * 2005-11-22 2007-06-07 National Central Univ ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法
JP2008016615A (ja) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
US20140264380A1 (en) * 2013-03-15 2014-09-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Complementary Field Effect Transistors Using Gallium Polar and Nitrogen Polar III-Nitride Material
JP2017139338A (ja) * 2016-02-04 2017-08-10 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器
JP2018046168A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANDO, YUTO ET AL.: "Fabrication of Collector-top Vertical Gallium Nitride Heterojunction Bipolar Transistor with 2DHG", LECTURE PREPRINTS OF THE 64TH JSAP SPRING MEETING, 12 December 2017 (2017-12-12) *
HO JIN-KUO, JONG CHARNG-SHYANG, CHIU CHIEN C., HUANG CHAO-NIEN, SHIH KWANG-KUO, CHEN LI-CHIEN, CHEN FU-RONG, KAI JI-JUNG: "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 86, no. 8, 15 October 1999 (1999-10-15), 2 Huntington Quadrangle, Melville, NY 11747, pages 4491 - 4497, XP012048827, ISSN: 0021-8979, DOI: 10.1063/1.371392 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112252A1 (ja) * 2021-12-16 2023-06-22 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
WO2023101630A1 (en) * 2022-04-20 2023-06-08 Antalya Bilim Universitesi Rektorlugu A transistor device structure containing two-dimensional hole gas and operating in e-mode
WO2024116263A1 (ja) * 2022-11-29 2024-06-06 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
US20230207661A1 (en) 2023-06-29
JPWO2021214932A1 (ja) 2021-10-28
JP7298779B2 (ja) 2023-06-27

Similar Documents

Publication Publication Date Title
WO2021214932A1 (ja) 半導体装置およびその製造方法
JP5087818B2 (ja) 電界効果トランジスタ
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US7498618B2 (en) Nitride semiconductor device
US9029916B2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
JP2006269939A5 (ja)
KR20070032701A (ko) 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
JP3449116B2 (ja) 半導体装置
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
WO2015077916A1 (zh) GaN基肖特基二极管整流器
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
JP2008016615A (ja) バイポーラトランジスタ
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
CN113257924A (zh) 带高阻层的肖特基二极管及其制备方法、功率二极管模块
JP7147972B2 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP2008159842A (ja) 半導体装置及びその製造方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
WO2022208868A1 (ja) 半導体装置およびその製造方法
CN111211176B (zh) 一种氮化镓基异质结集成器件结构及制造方法
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP6984578B2 (ja) トランジスタの作製方法
WO2023089653A1 (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20932500

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022516570

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20932500

Country of ref document: EP

Kind code of ref document: A1