JP7147972B2 - ヘテロ接合バイポーラトランジスタおよびその作製方法 - Google Patents

ヘテロ接合バイポーラトランジスタおよびその作製方法 Download PDF

Info

Publication number
JP7147972B2
JP7147972B2 JP2021521646A JP2021521646A JP7147972B2 JP 7147972 B2 JP7147972 B2 JP 7147972B2 JP 2021521646 A JP2021521646 A JP 2021521646A JP 2021521646 A JP2021521646 A JP 2021521646A JP 7147972 B2 JP7147972 B2 JP 7147972B2
Authority
JP
Japan
Prior art keywords
layer
emitter
nitride semiconductor
collector
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021521646A
Other languages
English (en)
Other versions
JPWO2020240725A1 (ja
Inventor
拓也 星
佑樹 吉屋
悠太 白鳥
弘樹 杉山
実 井田
秀昭 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2020240725A1 publication Critical patent/JPWO2020240725A1/ja
Application granted granted Critical
Publication of JP7147972B2 publication Critical patent/JP7147972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、ヘテロ接合バイポーラトランジスタおよびその作製方法に関するものである。
窒化ガリウム（ＧａＮ）などの窒化物半導体は、バンドギャップが大きく高い絶縁破壊電界強度を有することから、高い耐圧特性を有するパワーデバイスや、高出力な高周波デバイスとして有望である。ＧａＮは安定相として六方晶ウルツ鉱構造となり、ｃ軸方向に分極を有する。このｃ軸方向に発生する分極の効果を利用して、高濃度の２次元電子ガスをＡｌＧａＮ／ＧａＮ界面形成する、高電子移動度トランジスタ(High Electron Mobility Transistor：ＨＥＭＴ）が盛んに研究されている。
一方、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）は、電流密度・パワー密度が高くすることができるといった特徴から、高周波・パワー用途での応用が期待されている。ＨＢＴは、よく知られているように、エミッタ、ベース、コレクタから構成されている。窒化物半導体を用いたＨＢＴは、次に示すように製造される。まず、サファイアなどの基板上に、ＧａＮやＡｌＮからなるバッファを介して、ＧａＮサブコレクタおよびＧａＮコレクタを形成する。
一般的なｎｐｎ型のＨＢＴにおいては、ＧａＮサブコレクタはｎ+型に、ＧａＮコレクタはｎ型（あるいはアンドープ，unintentionally doped：ＵＩＤ）として形成する。サブコレクタ層には、低抵抗化するために高濃度ドープを行う。また、コレクタ層の厚さは、キャリア走行時間と耐圧とトレードオフであり、コレクタ層が薄いほど遮断周波数（ｆｔ）が向上する反面、耐圧は減少する。そのため、これらトレードオフを考慮して設計する。コレクタ層の上に、ｐ型ドープしたＧａＮベース層を形成する。ベースドーピング濃度が高いほど、高周波素子の最大発振周波数（ｆｍａｘ）が増大するため、ベース層はできる限り高濃度化する。
一方、ベースを高濃度化するとエミッタ－ベース界面近傍での再結合電流が増大し、電流利得が減少してしまうため、通常は、エミッタ層にベースよりもバンドギャップの大きい材料を適用する。たとえば、ベース層をＧａＮから構成する場合は、エミッタ層をＡｌＧａＮから構成する。また、ＡｌＧａＮエミッタの上に、エミッタコンタクト用の高濃度ｎ型ドープしたＧａＮコンタクト層を形成する(非特許文献１，非特許文献２）。
上述した窒化物半導体によるＨＢＴにおいても、高い電流利得・電流密度といった特徴を生かしたデバイス特性の報告がすでになされている（非特許文献３，非特許文献４）。しかしこれらの報告されているＨＢＴの高周波性能は、前述したＨＥＭＴに比べて劣り、特に最大発振周波数ｆｍａｘを高くすることに課題がある。窒化物半導体を用いたＨＢＴの性能を制限する最大の要因は、Ｐ型とする層における不純物の高濃度化である。
例えば、ＧａＮのｐ型化には、ドーピング原料としてビズシクロペンタジエニルマグネシウム（Ｃｐ２－Ｍｇ）を用いてＭｇをエピタキシャル成長中に添加して窒化ガリウムを結晶成長する技術が一般的である。しかしながらこの技術では、アクセプタとしてＭｇを１×１０19ｃｍ-3程度ドープしたとしても、その活性化率は数％程度と非常に低く、自由キャリアとしての正孔の濃度は１０17ｃｍ-3台である。
このようなＧａＮの低い正孔濃度を解決するために、分極によって発生する２次元正孔ガスを利用する技術が報告されている（非特許文献５）。非特許文献５の技術では、ＧａＮからなる自立基板の上に、エミッタコンタクト層であるｎ+ＧａＮを成長した後に、アンドープＡｌＧａＮ（５０ｍｎ，Ａｌ組成０．１）エミッタ層、アンドープＧａＮ（２０ｎｍ）およびＭｇドープｐ型ＧａＮ（Ｍｇ：１ｘ１０19cm-3，８０ｎｍ）をベース層として形成する。
一般的なＧａＮ基板上のＧａＮの面方位はＧａ極性（ＩＩＩ属極性、＋Ｃ軸方向）であり、この場合、ＡｌＧａＮエミッタとアンドープＧａＮの界面には、圧電分極と自発分極の影響で２次元正孔ガスが形成される。この効果を用い、ベース層の正孔濃度を高めることで、よりベース抵抗の低いＨＢＴを作製できる可能性がある。ただし、この技術の場合、ＩＩＩ族極性面を用いて結晶成長を実施するため、２次元正孔ガスが形成される箇所は、ＡｌＧａＮの上に形成したアンドープのＧａＮとの界面である。このため、ワイドギャップ材料であるＡｌＧａＮをベースより基板の側（下側）に形成する必要がある。
典型的なｎｐｎ構造のＨＢＴは、前述の通り電流利得を向上させる目的で、エミッタ層をベース層よりもワイドギャップにする。このため、ＡｌＧａＮをベースの下側に形成する必要がある以上、ＡｌＧａＮをエミッタとして作用させる必要があり、エミッタがベースよりも下にある、いわゆるコレクタトップ（あるいはコレクタアップ）型のＨＢＴとならざるを得ない。
コレクタトップ構造は、コレクタ電極を小さくできればベース－コレクタ容量を低くすることができるという利点はあるが、エミッタメサ径を小さくできないので、注入電流密度が高められない、表面準位などの高周波特性・電流利得・耐圧への影響が懸念される。もし、上述した構造を無理にエミッタアップに適用しようとする場合、ｐ－ＧａＮ上にさらにＡｌＧａＮを形成することになるが、この場合は、分極の効果によりバンドが正孔を打ち消す方向に曲がるため、特性を損なうことになる。
非特許文献５の技術を有効にした状態で、エミッタトップ構造を実現するには、Ｎ極性（－Ｃ面成長）によりデバイスを作製する技術が考えられる。Ｎ極性面成長は、ＩＩＩ族極性面成長と比べて、結晶の分極軸が逆転する。このため、２次元正孔ガスを形成するためには、まず基板上にＮ極性成長するために必要なバッファ層を形成し、その後、サブコレクタ層、コレクタ層を成長した後に、ｐ型ＧａＮ上にアンドープＧａＮ／アンドープＡｌＧａＮというヘテロ構造を形成すればよい。
このように、Ｎ極性成長を行うことで、エミッタトップのＧａＮ ＨＢＴにおいて、ＡｌＧａＮエミッタ／アンドープＧａＮ界面に高濃度の２次元正孔ガスを形成させ、ベース抵抗を低減化できると期待されるが、このような構造の実現にはいくつかの課題が存在する。
最も大きな課題として、Ｎ極性面成長の困難さがあげられる。Ｎ極性成長を行うためは、サファイア基板を表面窒化したバッファ層や、ＳｉＣ基板のＣ面などを利用した、特殊なバッファ層を必要とする。このような特殊なバッファ層を用いたとしても、一般的なＩＩＩ族極性面と比較して結晶品質（欠陥密度や平坦性）は劣る。加えて、Ｎ極性成長による上述した構造は、ｐ型ＧａＮ層上にアンドープＧａＮを形成し、さらにＡｌＧａＮを成長するが、ｐ型ＧａＮはＭｇをドープするため通常のＧａＮよりも成長条件が著しく異なっている。このようなｐ型ＧａＮ上に、高品質なＧａＮやＡｌＧａＮを形成することは容易ではない。
ＨＢＴの電流利得は、エミッタやエミッタ－ベース界面の品質の影響を大きく受ける。このため、ｐ型ＧａＮを先に成長するＮ極性成長による構造では、所望の電流利得特性を得ることが難しいと想定される。
L. S. McCarthy et al., "AlGaN/GaN Heterojunction Bipolar Transistor", IEEE Electron Device Letters, vol.20, no.6, pp. 227-279, 1999. Lee S. McCarthy et al., "GaN HBT: Toward an RF Device", IEEE Transactions on Electron Devices, vol.48, no.3, pp. 543-551, 2001. L. Zhang et al., "AlGaN/GaN Heterojunction Bipolar Transistor With Selective-Area Grown Emitter and Improved Base Contact", IEEE Transactions on Electron Devices, vol.66, no.3, pp. 1197-1210, 2019. R. D. Dupuis et al., "III-N High-Power Bipolar Transistors", The Electrochemical Society Transactions, vol.58, no.4, pp. 261-267, 2013. 安藤 悠人 他、「２次元正孔ガスを用いたコレクタトップ縦型ＧａＮ－ＨＢＴの作製」、第６４回応用物理学会春季学術講演会 講演予稿集、15a-315-7、12-129、２０１７年。
上述したように、従来、窒化物半導体を用いたヘテロ接合バイポーラトランジスタは、電界効果型トランジスタ構造よりも高耐圧化が期待されるが、ベース層における正孔濃度の高濃度化による低抵抗化が困難であるために、高周波特性を高めることが困難であるという問題があった。
ｐ型層の正孔濃度を高濃度化する技術として、ＡｌＧａＮ／ＧａＮの分極を利用する技術があげられるが、従来の＋ｃ面を用いた結晶成長技術では、２次元正孔ガスを形成するためにＡｌＧａＮ層をＧａＮ層よりも下層に形成する必要があり、コレクタトップ構造にする必要がある。－ｃ面（Ｎ極性面）を用いることで、ＡｌＧａＮをＧａＮの上層に形成し、２次元正孔ガスを得る構造とすることができるが、Ｎ極性成長が難しいうえにｐ型層より後にＡｌＧａＮを成長する必要があるため、結晶成長が極めて困難であるとういう問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、コレクタトップ構造にすることなく、窒化物半導体を用いたヘテロ接合バイポーラトランジスタの高周波特性がより高くできるようにすることを目的とする。
本発明に係るヘテロ接合バイポーラトランジスタの作製方法は、第１基板の上に、ｎ型とされた窒化物半導体からなるエミッタコンタクト層、エミッタコンタクト層を構成する窒化物半導体より大きなバンドギャップの窒化物半導体からなるエミッタ層、エミッタ層を構成する窒化物半導体よりバンドギャップが小さいアンドープの窒化物半導体からなるベース層、ベース層と同じ窒化物半導体から構成されてｐ型とされたｐ型ベース層、ｐ型ベース層を構成する窒化物半導体と同じバンドギャップのｎ型とされた窒化物半導体からなるコレクタ層、コレクタ層と同じ窒化物半導体から構成されてｎ型とされたサブコレクタ層を、これらの順に主表面をＩＩＩ族極性面とした状態で結晶成長する第１工程と、第１基板と第２基板とを貼り合わせる第２工程と、第１基板を除去し、第２基板の上に、サブコレクタ層、コレクタ層、ｐ型ベース層、ベース層、エミッタ層、エミッタコンタクト層が、これらの順に主表面をＶ族極性面とした状態で第２基板の上に形成された状態とする第３工程と、エミッタコンタクト層をパターニングしてメサ形状とする第４工程と、メサ形状としたエミッタコンタクト層の側方のエミッタ層の上に、ｐ型ベース層にオーミック接続するベース電極を形成する第５工程と、エミッタコンタクト層の上にエミッタ電極を形成する第６工程とを備える。
上記ヘテロ接合バイポーラトランジスタの作製方法一構成例において、第５工程は、ベース電極を形成する箇所のエミッタ層を薄くする工程と、薄くしたエミッタ層の上にベース電極を形成する工程とを含む。
上記ヘテロ接合バイポーラトランジスタの作製方法一構成例において、前記第２工程の前に、前記サブコレクタ層の上にコレクタ電極となる第１金属層を形成する第７工程と、前記第２基板の上に、第２金属層を形成する第８工程とを備え、前記第２工程は、前記第１金属層と前記第２金属層と向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせる。
上記ヘテロ接合バイポーラトランジスタの作製方法一構成例において、エミッタコンタクト層、ベース層、ｐ型ベース層、コレクタ層、サブコレクタ層は、それぞれＧａＮから構成され、エミッタ層は、ＡｌＧａＮから構成される。
本発明に係るヘテロ接合バイポーラトランジスタは、基板の上に形成された、比較的高濃度にｎ型とされた窒化物半導体からなるサブコレクタ層と、サブコレクタ層の上に形成された、サブコレクタ層と同じ窒化物半導体から構成されてｎ型とされたコレクタ層と、コレクタ層の上に形成された、コレクタ層を構成する窒化物半導体と同じバンドギャップの窒化物半導体から構成されてｐ型とされたｐ型ベース層と、ｐ型ベース層の上に形成された、ｐ型ベース層と同じ窒化物半導体から構成されてアンドープとされたベース層と、ベース層の上に形成された、ベース層を構成する窒化物半導体よりバンドギャップが大きい窒化物半導体からなるエミッタ層と、エミッタ層の上に形成された、エミッタ層を構成する窒化物半導体より小さなバンドギャップの窒化物半導体から構成されて比較的高濃度にｎ型とされた、メサ形状のエミッタコンタクト層と、エミッタコンタクト層の側方のエミッタ層の上に形成された、ベース層にオーミック接続するベース電極と、エミッタコンタクト層の上に形成されたエミッタ電極と、サブコレクタ層に接続するコレクタ電極とを備え、サブコレクタ層、コレクタ層、ｐ型ベース層、ベース層、エミッタ層、エミッタコンタクト層は、主表面をＶ族極性面とした状態で基板の上に形成されている。
上記ヘテロ接合バイポーラトランジスタ一構成例において、ベース電極を形成する箇所のエミッタ層は、他の領域より薄く形成されている。
上記ヘテロ接合バイポーラトランジスタ一構成例において、基板とサブコレクタ層との間に形成されて、コレクタ電極となる金属層を備える。
上記ヘテロ接合バイポーラトランジスタ一構成例において、エミッタコンタクト層、ベース層、ｐ型ベース層、コレクタ層、サブコレクタ層は、ＧａＮから構成され、エミッタ層は、ＡｌＧａＮから構成されている。
以上説明したことにより、本発明によれば、サブコレクタ層、コレクタ層、ｐ型ベース層、ベース層、エミッタ層、エミッタコンタクト層は、主表面をＶ族極性面とした状態で基板の上に形成したので、コレクタトップ構造にすることなく、窒化物半導体を用いたヘテロ接合バイポーラトランジスタの高周波特性がより高くできる。
図１Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｃは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｄは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｅは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｆは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｇは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｈは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｉは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｊは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｋは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｌは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｍは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｎは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｏは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図１Ｐは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの作製方法を説明するための途中工程の状態を示す断面図である。 図２は、実施の形態に係るヘテロ接合バイポーラトランジスタのバンドラインナップを示すバンド図である。
以下、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの作製方法ついて図１Ａ～図１Ｐを参照して説明する。
まず、図１Ａに示すように、第１基板１０１の上に、エミッタコンタクト層１０５、エミッタ層１０６、ベース層１０７、ｐ型ベース層１０８、コレクタ層１０９、サブコレクタ層１１０を、これらの順に主表面をＩＩＩ族極性面とした状態で結晶成長する（第１工程）。
第１基板１０１は、一般的なＧａＮやＡｌＧａＮ、ＩｎＧａＮの結晶成長を実施することができ、かつ後述する第１基板１０１の剥離または除去を実施することができる基板であれば、とくに制限はない。第１基板１０１は、例えば、シリコンやサファイア（Ａｌ2Ｏ3）から構成することができる。
エミッタコンタクト層１０５は、例えば、不純物濃度が１×１０19／ｃｍ3以上など、比較的高濃度にｎ型とされた窒化物半導体（例えばＧａＮ）から構成する。エミッタコンタクト層１０５は、後述するエミッタ電極と接して、エミッタコンタクトを形成するため、ある程度ドーピング濃度を高めて形成する。
エミッタ層１０６は、エミッタコンタクト層１０５を構成する窒化物半導体より大きなバンドギャップの窒化物半導体（例えばＡｌＧａＮ）から構成する。エミッタ層１０６は、窒化物半導体のｃ軸方向の分極の効果によって２次元正孔ガスを形成するための層である。また、ヘテロ接合バイポーラトランジスタのエミッタとして機能する。
エミッタ層１０６は、例えば、均一組成のＡｌＧａＮから構成することができるが、エミッタコンタクト層１０５の側から、ベース層１０７の側にかけてＡｌ組成が徐々に増大する「ｇｒａｄｅｄ ＡｌＧａＮ」構造とすることもできる。さらに、エミッタコンタクト層１０５と接触する箇所のエミッタ層１０６のＡｌ組成を０としてもよい。このようにすることで、後述するエミッタ／エミッタコンタクト界面でのヘテロ接合のバンドオフセットが小さくなり、この界面での２次元電子ガスが形成されにくくなる。
ベース層１０７は、エミッタ層１０６を構成する窒化物半導体よりバンドギャップが小さいアンドープの窒化物半導体（例えばＧａＮ）から構成する。ベース層１０７は、第１基板１０１からみてエミッタ層１０６の上に形成する。ベース層１０７は、主表面をＩＩＩ族極性面として形成するため、ベース層１０７とエミッタ層１０６との界面において、２次元正孔ガスが形成される。ｐ型ベース層１０８は、ベース層１０７と同じ窒化物半導体（例えばＧａＮ）から構成してｐ型とする。ｐ型ベース層１０８をｐ型とするためのｐ型ドーパントとしては、一般的にはＭｇが用いられる。ｐ型ベース層１０８がｐ型にドープされているために、ベース層１０７が、エミッタ層１０６との界面に向かって強くバンドが曲がり、２次元正孔ガスが形成される。
コレクタ層１０９は、ｐ型ベース層１０８を構成する窒化物半導体と同じバンドギャップのｎ型とされた窒化物半導体（例えばＧａＮ）から構成する。コレクタ層１０９は、比較的低濃度にｎ型不純物がドープされる。サブコレクタ層１１０は、コレクタ層１０９と同じ窒化物半導体（例えばＧａＮ）から構成し、不純物濃度が１×１０19／ｃｍ3以上など、比較的高濃度にｎ型とする。サブコレクタ層１１０は、コレクタコンタクトとしても機能し、エミッタコンタクト層１０５と同様に、ある程度ドーピング濃度を高めた状態によって形成される。
なお、ここでは、第１基板１０１の上に、核形成層１０２、犠牲層１０３、エッチストップ層１０４を形成し、この上にエミッタコンタクト層１０５を形成する。
核形成層１０２は、一般的なＧａＮやＡｌＧａＮ、ＩｎＧａＮを、異種材料である第１基板１０１上に成長する際に、成長初期の核となる層である。核形成層１０２は、第１基板１０１を構成する材料、および第１基板１０１の上に成長する層の材料に応じて、材料や成長条件を変更する。実施の形態においては、核形成層１０２より上の層が、ＩＩＩ族極性面を主面方位とするように、核形成層１０２が形成される。核形成層１０２については、一般的なＧａＮの成長技術の多くが、ＩＩＩ族極性面を主面方位として成長して折り、公知となっている技術の範囲で実施が可能である。
犠牲層１０３は、後述する、第１基板１０１を除去した後に、エッチストップ層１０４を露出させる際に犠牲となる層である。また、犠牲層１０３は、数μｍ程度の厚さに成長し、貫通転位密度を低減化させて、エッチストップ層１０４よりも上層の結晶品質を高めるための層としても機能する。また、核形成層１０２を、ＩＩＩ族極性面を主面方位となるように調整しているため、犠牲層１０３より上の層の主表面は、ＩＩＩ族極性面となる。エッチストップ層１０４は、後述する、第１基板１０１の除去をした後で、核形成層１０２および１０３犠牲層を除去する際のエッチングを停止するための層である。
上述した核形成層１０２、犠牲層１０３、エッチストップ層１０４、エミッタコンタクト層１０５、エミッタ層１０６、ベース層１０７、ｐ型ベース層１０８、コレクタ層１０９、サブコレクタ層１１０は、よく知られた結晶成長技術により形成することができる。例えば、有機金属化学気相堆積法、分子線エピタキシ法、ハイドライド気相成長法などにより、上述した各層を、順次に第１基板１０１の上にエピタキシャル成長させることができる。
なお、核形成層１０２、犠牲層１０３、エッチストップ層１０４、エミッタコンタクト層１０５、エミッタ層１０６、ベース層１０７、ｐ型ベース層１０８、コレクタ層１０９、サブコレクタ層１１０は、同一の成長装置内で連続して１度にエピタキシャル成長させて形成する必要はない。
例えば、核形成層１０２、犠牲層１０３、エッチストップ層１０４、エミッタコンタクト層１０５、エミッタ層１０６、ベース層１０７、ｐ型ベース層１０８を順次に、同一の成長装置内で連続して形成する。この時点で、一度成長を中断し、別の熱処理装置を用いて加熱処理をすることもできる。例えば、有機金属化学気相堆積法などの技術では、より高濃度にｐ型としたＧａＮ（ｐ+ＧａＮ）の成長において、キャリアガスや原料に含まれるＨによって、正孔が不活性化することがある。このため、ｐ+ＧａＮは、成長させた後、Ｈの無い雰囲気下で加熱処理することによってアクセプタを活性化する技術が一般的には用いられる。
また、図１Ｂに示すように、ｐ型ベース層１０８の上に、キャップ層１０９’を形成してから、第１基板１０１を成長装置より搬出し、別の加熱処理層に搬入して上述した高温の加熱処理を実施することもできる。このようにすることで、大気暴露に伴う、ｐ型ベース層１０８の表面状態の変質を軽減することができる。加熱処理によりｐ型ベース層１０８におけるアクセプタを活性化した後、成長装置に戻し、コレクタ層１０９、サブコレクタ層１１０を成長する。
この成長処理においては、ｐ型ベース層１０８までを成長させた成長装置と同一の装置である必要はない。たとえば、有機金属化学気相堆積法による成長装置を使用し、キャリアガスにＨを用いると、ｐ型ベース層１０８のアクセプタが再度不活性化される可能性がある。このような問題発生を防ぐために、コレクタ層１０９、サブコレクタ層１１０の成長は、超高真空下で成長が可能な分子線エピタキシ法による成長装置を用いる。
次に、図１Ｃに示すように、サブコレクタ層１１０の上にコレクタ電極となる第１金属層１１１を形成する（第７工程）。例えば、電子線蒸着法、抵抗加熱蒸着法、スパッタ法、メッキ法などの堆積技術により、所定の金属を堆積することで、第１金属層１１１が形成できる。第１金属層１１１は、後述する接合における接着層としても機能し、また、サブコレクタ層としても機能する。
第１金属層１１１は、サブコレクタ層１１０とオーミック接続を取るため、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどから構成する。また、第１金属層１１１を構成する各金属を堆積した後に、サブコレクタ層１１０とオーミック接続を形成するために、加熱処理を施すこともできる。なお、この加熱処理により、第１金属層１１１の表面が大きく荒れ、平坦性が損なわれる可能性がある。このような場合、加熱処理の後に、第１金属層１１１の表面を化学機械研磨（ＣＭＰ）などの技術によって平坦化させる。
また、第１金属層１１１は、コレクタを構成するＧａＮとショットキー接触の関係にある金属から構成することもできる。これは、ヘテロ接合バイポーラトランジスタの動作を考えた場合、エミッタ接地動作をさせることが想定され、この場合ベース－コレクタ間は逆バイアスが印加される。このため、上述したようなショットキー接触であったとしても、電流が制限されることが無い。この場合、オーミック形成のためのアニール処理が、場合によっては必要がないため、第１金属層１１１の平坦性を確保しやすくなり、後述する接合によるデバイス作製上は有利である。
次に、図１Ｄに示すように、第２基板１２１を用意し、用意した第２基板１２１の上に、第２金属層１２２を形成する（第８工程）。前述同様に、例えば、電子線蒸着法、抵抗加熱蒸着法、スパッタ法、メッキ法などの堆積技術により、所定の金属を堆積することで、第２金属層１２２が形成できる。
次に、図１Ｅに示すように、第１基板１０１と第２基板１２１とを貼り合わせる（第２工程）。サブコレクタ層１１０が、第２基板１２１の側に向く状態で、第１基板１０１と第２基板１２１とを貼り合わせる。本実施の形態では、接着層として第１金属層１１１および第２金属層１２２を用いており、第１金属層１１１と第２金属層１２２と向かい合わせた状態で第１基板１０１と第２基板１２１とを貼り合わせる。第１金属層１１１の接合面と第２金属層１２２の接合面とを、所定のウエハ接合技術により接合する。例えば、原子拡散接合法や、表面活性化接合法などの技術により、上述した接合（貼り合わせ）ができる。この貼り合わせにより、第１基板１０１上に形成したエピタキシャル層構造のＩＩＩ族極性面が、第２基板１２１と向かい合う状態となる。
次に、第１基板１０１を除去し、図１Ｆに示すように、サブコレクタ層１１０、コレクタ層１０９、ｐ型ベース層１０８、ベース層１０７、エミッタ層１０６、エミッタコンタクト層１０５、エッチストップ層１０４、犠牲層１０３、核形成層１０２が、これらの順に主表面をＶ族極性面とした状態で第２基板１２１の上に形成された状態とする。実施の形態では、第２基板１２１の上に、第２金属層１２２、第１金属層１１１を介して、上述した各層が形成される。
例えば、第１基板１０１をＳｉから構成した場合、よく知られたＳＦ6などのフッ素系ガスをもちいるドライエッチング技術によって、第１基板１０１を除去することも可能である。
次に、図１Ｇに示すように、核形成層１０２および犠牲層１０３を除去する。核形成層１０２および犠牲層１０３の除去は、一般的なドライエッチング技術を用いてもよい。エッチストップ層１０４をＡｌＧａＮから構成した場合、ＧａＮから構成した犠牲層１０３との選択エッチングによって、エッチストップ層１０４でエッチングを停止させる必要がある。例えば、熱分解によるＧａＮのエッチングによれば、ＡｌＧａＮに対して高いエッチング選択比がとれ、上述した処理に適している。
以上のように核形成層１０２および犠牲層１０３を除去した後、エッチストップ層１０４を除去することで、図１Ｈに示すように、ヘテロ接合バイポーラトランジスタを構成するサブコレクタ層１１０、コレクタ層１０９、ｐ型ベース層１０８、ベース層１０７、エミッタ層１０６、エミッタコンタクト層１０５が、これらの順に主表面をＶ族極性面とした状態で第２基板１２１の上に形成された状態となる（第３工程）。
なお、上述では、第１基板１０１上にサブコレクタ層１１０までをエピタキシャル成長した後で、第１金属層１１１を形成し、第１金属層１１１と第２金属層１２２とを接合したが、これに限るものではない。例えば、サブコレクタ層１１０に、第２基板１２１を直接接合法により直接接合してもよい。この場合、別途に、ドライエッチングなどによってサブコレクタ層１１０の一部を露出させ、ここにコレクタ電極を堆積する工程を追加する。コレクタ電極とサブコレクタ層１１０とのオーミック接触を形成する場合は、さらにオーミック形成のためのアニール処理を実施する。また、この場合においては、レーザ・リフトオフのような技術を用いれば、第１基板１０１がサファイアから構成されている場合でも除去することができる。
次に、図１Ｉに示すように、エミッタコンタクト層１０５の上に、レジストパターン１１２を形成する。まず、公知のレジスト膜を、塗布などの技術によりエミッタコンタクト層１０５の上に形成し、よく知られたリソグラフィー技術により露光・現像することで、レジストパターン１１２が形成できる。次に、レジストパターン１１２をマスクとし、この側方に露出しているエミッタコンタクト層１０５をエッチング処理してパターニングすることで、図１Ｊに示すように、メサ形状としたエミッタコンタクト層１０５ａを形成する（第４工程）。
上述したエッチングは、エミッタ層１０６でエッチングを停止する。例えば、ＡｌＧａＮからなるエミッタコンタクト層１０５と、ＧａＮからなるエミッタ層１０６との、ドライエッチングによる選択エッチング技術を用いることによって、上述したエッチングの停止が可能である。このようにして、エッチングによるパターニングをした後、レジストパターン１１２を除去する（図１Ｋ参照）。
次に、上述同様のリソグラフィー技術およびエッチング技術により、サブコレクタ層１１０、コレクタ層１０９、ｐ型ベース層１０８、ベース層１０７、エミッタ層１０６の積層構造をパターニングしてメサ形状とすることで、図１Ｌに示すように、メサ構造のサブコレクタ層１１０ａ、コレクタ層１０９ａ、ｐ型ベース層１０８ａ、ベース層１０７ａ、エミッタ層１０６ａを形成する。このメサ構造は、平面視でエミッタコンタクト層１０５ａより大きく形成する。平面視で、サブコレクタ層１１０ａ、コレクタ層１０９ａ、ｐ型ベース層１０８ａ、ベース層１０７ａ、エミッタ層１０６ａによるメサ構造の中心部に、エミッタコンタクト層１０５ａが配置される状態とする。従って、平面視で、エミッタコンタクト層１０５ａの周囲には、エミッタ層１０６ａの一部が露出する。
次に、サブコレクタ層１１０ａ、コレクタ層１０９ａ、ｐ型ベース層１０８ａ、ベース層１０７ａ、エミッタ層１０６ａ、およびエミッタコンタクト層１０５ａを覆う、保護膜１１３を形成する。また、保護膜１１３には、エミッタコンタクト層１０５ａの周囲に、保護膜１１３を貫通する開口１１３ａを形成する。例えば、公知のリソグラフィー技術およびエッチング技術により開口１１３ａが形成できる。開口１１３ａに底部には、エミッタ層１０６ａの上面を露出させる。保護膜１１３は、この後の工程で高温処理を実施するため、ＳｉＮなど熱的な耐性の高い材料から構成する。開口１１３ａは、ベース電極を形成する箇所に形成する。
次に、図１Ｎに示すように、開口１１３ａの底部に露出しているエミッタ層１０６ａを薄くする。次に、図１Ｏに示すように、開口１１３ａの底部に露出しているエミッタ層１０６ａの上、この場合は、薄くしたエミッタ層１０６ａの上に、ｐ型ベース層１０８ａにオーミック接続するベース電極１１４を形成する（第５工程）。ベース電極１１４は、ｐ型ベース層１０８ａにオーミックコンタクトが形成可能な電極材料から構成する。
ここで、実施の形態では、エミッタ層１０６ａとベース層１０７ａとの界面に、分極の効果を利用して高濃度の２次元正孔ガスを形成することにより、ベース抵抗を低減化している。上述した層の構成では、ＡｌＧａＡｓからなるエミッタ層１０６ａが高抵抗であるため、ベース電極１１４とｐ型ベース層１０８ａとの低コンタクト抵抗化が難しい場合がある。このため、ベース電極１１４を形成する箇所のエミッタ層１０６ａを薄くしている。
上述した構成においては、２次元正孔ガスの濃度が、エミッタ層１０６ａの厚さに依存するため、ベース層１０７ａに貫通するまで完全にエミッタ層１０６ａを除去してしまうと、２次元正孔ガスが消失し、コンタクト抵抗が高くなってしまう。従って、コンタクト抵抗と２次元正孔ガス濃度の観点から、ベース電極１１４を形成する箇所のエミッタ層１０６ａの厚さの最適値を見出す必要がある。例えば、エミッタ層１０６ａを薄くしなくても、ベース電極とベースとのコンタクト抵抗が、十分に低減できるのであれば、上述したエミッタ層１０６ａを薄くする処理は省略することは可能である。
次に、図１Ｐに示すように、エミッタコンタクト層１０５ａの上にエミッタ電極１１５を形成する（第６工程）。エミッタコンタクト層１０５ａの上面における第１金属層１１１の一部に開口を形成し、この箇所に、エミッタ電極１１５を形成する。エミッタ電極１１５を形成する、エミッタコンタクト層１０５ａに対してオーミックコンタクトが形成可能な材料から構成する。
以上のようにベース電極１１４、エミッタ電極１１５を形成した状態で、加熱処理を実施する。この加熱処理により、各電極がオーミックコンタクトとなり、低抵抗化する。また、接合に用いた第１金属層１１１、第２金属層１２２が、サブコレクタ層１１０ａとオーミックコンタクトを形成し、コレクタ電極となる。
上述したことにより、第２基板１２１の上に形成された、サブコレクタ層１１０ａと、サブコレクタ層１１０ａの上に形成されたコレクタ層１０９ａと、コレクタ層１０９ａの上に形成されたｐ型ベース層１０８ａと、ｐ型ベース層１０８ａの上に形成されたベース層１０７ａと、ベース層１０７ａの上に形成されたエミッタ層１０６ａと、エミッタ層１０６ａの上に形成されたエミッタコンタクト層１０５ａと、ベース電極１１４と、エミッタ電極１１５と、サブコレクタ層１１０ａに接続するコレクタ電極とを備えるヘテロ接合バイポーラトランジスタが得られる。このヘテロ接合バイポーラトランジスタでは、サブコレクタ層１１０ａ、コレクタ層１０９ａ、ｐ型ベース層１０８ａ、ベース層１０７ａ、エミッタ層１０６ａ、エミッタコンタクト層１０５ａは、主表面をＶ族極性面とした状態で第２基板１２１の上に形成されたものとなる。
ところで、上述では、エミッタ電極の形成は、エミッタコンタクト層１０５ａを形成した後に、平面視でエミッタコンタクト層１０５ａのメサ幅よりも小さい幅のエミッタ電極１１５を形成したが、これに限るものではない。例えば、技術的にセルフアライン工程が適用可能な状態であれば、エミッタ電極を形成した後に、このエミッタ電極をマスクとして用いて、エミッタ層をメサ形状に加工することもできる。
この場合、エミッタ電極は、加熱処理によりエミッタ電極の形状が大きく劣化（変化）しない材料から構成し、また、エミッタ電極が大きく変化しない加熱条件を適宜に設定する。また、メサ形状とする前のエミッタコンタクト層の上の全域にエミッタ電極を形成し、加熱処理を実施し、この後で、エミッタ層をメサ形状とすることもできる。この場合、加熱処理の後に、エミッタ電極を構成する金属表面が大きく荒れる可能性があるため、化学機械研磨などの技術によって、全域に形成したエミッタ電極の表面を平坦化する必要がある場合がある。
また、電極の形成や、メサ形状への加工の順序についても、前述した工程の順序に限るものではない。たとえば、前述のようにエミッタ電極の形成およびエミッタ層のメサ形状への加工をセルフアライン工程によって先に実施し形成し、この後、ベース電極を形成し、ベース層などのメサ形状への加工を実施する順序であってもよい。さらに、前述では、電極を形成した後の加熱処理を、エミッタ電極およびベース電極を形成した後で、一括で実施したが、これに限るものではなく、エミッタ電極、ベース電極、コレクタ電極のそれぞれに対して、最適なオーミック接続のための加熱処理を実施することもできる。
また、第１金属層１１１，第２金属層１２２を用いず、第２基板１２１にサブコレクタ層１１０を直接接合し、サブコレクタ層１１０の一部を露出させ、ここにコレクタ電極を形成する場合、コレクタ電極のオーミック接続のための加熱処理を実施する。
次に、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの特徴を、図２のバンド図を用いて説明する。なお、図２では、電極を省略して示している。このヘテロ接合バイポーラトランジスタでは、エミッタコンタクト層１０５ａとエミッタ層１０６ａとベース層１０７ａとｐ型ベース層１０８ａとのバンドラインナップに特徴がある。
前述したとおり、窒化物半導体では、ｃ軸方向に自発分極および圧電分極を内蔵する。一般的なＩＩＩ族極性面で形成するＧａＮ系のＨＥＭＴにおいては、基板側からみて表面側にＡｌＧａＮの層が配置されるように、アンドープＡｌＧａＮ層／アンドープＧａＮ層のヘテロ構造を形成する。この層構成とすることで、ＡｌＧａＮ層とＧａＮ層との間の分極の大きさの差によって、ＡｌＧａＮ層のバンドが表面側に向かって上（高エネルギ側）に曲がり、ＧａＮ層のバンドは逆に表面側（ＡｌＧａＮ側）に向かって下に曲がる。このようにして２次元電子ガスを形成する。
しかし、実施の形態におけるヘテロ接合バイポーラトランジスタは、基板（サブコレクタ層１１０ａ）からみて表面側をＮ極性面とし、アンドープＡｌＧａＮからなるエミッタ層１０６ａ下、ｎ+ＧａＮからなるエミッタコンタクト層１０５ａを表面側としたヘテロ構造としている。この結果、表面側Ｎ極性面であるために、図２に示すように、分極電場の方向が逆転し、エミッタ層１０６ａのバンドは、表面側（エミッタコンタクト層１０５ａの側）にむかって、バンドが下に曲げられるようになる。一方、エミッタコンタクト層１０５ａが強くｎ型にドープされているため、空乏層がほとんど広がらず、バンドの曲がりはほぼＡｌＧａＮ側に限定されるようになり、２次元電子ガスの影響は小さい。
さらにアンドープＧａＮからなるベース層１０７ａとエミッタ層１０６ａとのヘテロ接合に注目すると、エミッタ層１０６ａが表面（エミッタコンタクト層１０５ａ）方向に向かって強く下向きにバンドが曲げられた結果、この分極電場を打ち消す方向に、ベース層１０７ａのバンドは、表面方向にむかって上向きに曲げられる。また、同様にｐ型にドープされたＧａＮからなるｐ型ベース層１０８ａは、空乏層がほとんど広がらないため、空乏化するのはベース層１０７ａ／エミッタ層１０６ａの領域に限定される。ベース層１０７ａとエミッタ層１０６ａと界面に向かって、バンドがそれぞれ上向きに曲げられた結果、伝導帯がフェルミ準位よりも高エネルギ側に持ち上がり、２次元正孔ガスが形成される。
以上に説明したように、本発明によれば、サブコレクタ層、コレクタ層、ｐ型ベース層、ベース層、エミッタ層、エミッタコンタクト層は、主表面をＶ族極性面とした状態で基板の上に形成したので、コレクタトップ構造にすることなく、窒化物半導体を用いたヘテロ接合バイポーラトランジスタの高周波特性がより高くできるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…第１基板、１０２…核形成層、１０３…犠牲層、１０４…エッチストップ層、１０５…エミッタコンタクト層、１０６…エミッタ層、１０７…ベース層、１０８…ｐ型ベース層、１０９…コレクタ層、１１０…サブコレクタ層、１１１…第１金属層、１１２…レジストパターン、１１３…保護膜、１１３ａ…開口、１１４…ベース電極、１１５…エミッタ電極、１２１…第２基板、１２２…第２金属層。

Claims (8)

  1. 第１基板の上に、
    ｎ型とされた窒化物半導体からなるエミッタコンタクト層、
    前記エミッタコンタクト層を構成する窒化物半導体より大きなバンドギャップの窒化物半導体からなるエミッタ層、
    前記エミッタ層を構成する窒化物半導体よりバンドギャップが小さいアンドープの窒化物半導体からなるベース層、
    前記ベース層と同じ窒化物半導体から構成されてｐ型とされたｐ型ベース層、
    前記ｐ型ベース層を構成する窒化物半導体と同じバンドギャップのｎ型とされた窒化物半導体からなるコレクタ層、
    前記コレクタ層と同じ窒化物半導体から構成されてｎ型とされたサブコレクタ層
    を、これらの順に主表面をＩＩＩ族極性面とした状態で結晶成長する第１工程と、
    前記第１基板と第２基板とを貼り合わせる第２工程と、
    前記第１基板を除去し、前記第２基板の上に、前記サブコレクタ層、前記コレクタ層、前記ｐ型ベース層、前記ベース層、前記エミッタ層、前記エミッタコンタクト層が、これらの順に主表面をＶ族極性面とした状態で前記第２基板の上に形成された状態とする第３工程と、
    前記エミッタコンタクト層をパターニングしてメサ形状とする第４工程と、
    メサ形状とした前記エミッタコンタクト層の側方の前記エミッタ層の上に、前記ｐ型ベース層にオーミック接続するベース電極を形成する第５工程と、
    前記エミッタコンタクト層の上にエミッタ電極を形成する第６工程と
    を備えるヘテロ接合バイポーラトランジスタの作製方法。
  2. 請求項１記載のヘテロ接合バイポーラトランジスタの作製方法において、
    前記第５工程は、前記ベース電極を形成する箇所の前記エミッタ層を薄くする工程と、薄くした前記エミッタ層の上に前記ベース電極を形成する工程とを含むことを特徴とするヘテロ接合バイポーラトランジスタの作製方法。
  3. 請求項１または２記載のヘテロ接合バイポーラトランジスタの作製方法において、
    前記第２工程の前に、
    前記サブコレクタ層の上にコレクタ電極となる第１金属層を形成する第７工程と、
    前記第２基板の上に、第２金属層を形成する第８工程と
    を備え、
    前記第２工程は、前記第１金属層と前記第２金属層と向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせる
    ことを特徴とするヘテロ接合バイポーラトランジスタの作製方法。
  4. 請求項１～３のいずれか１項に記載のヘテロ接合バイポーラトランジスタの作製方法において、
    前記エミッタコンタクト層、前記ベース層、前記ｐ型ベース層、前記コレクタ層、前記サブコレクタ層は、それぞれＧａＮから構成され、
    前記エミッタ層は、ＡｌＧａＮから構成される
    ことを特徴とするヘテロ接合バイポーラトランジスタの作製方法。
  5. 基板の上に形成された、ｎ型とされた窒化物半導体からなるサブコレクタ層と、
    前記サブコレクタ層の上に形成された、前記サブコレクタ層と同じ窒化物半導体から構成されてｎ型とされたコレクタ層と、
    前記コレクタ層の上に形成された、前記コレクタ層を構成する窒化物半導体と同じバンドギャップの窒化物半導体から構成されてｐ型とされたｐ型ベース層と、
    前記ｐ型ベース層の上に形成された、前記ｐ型ベース層と同じ窒化物半導体から構成されてアンドープとされたベース層と、
    前記ベース層の上に形成された、前記ベース層を構成する窒化物半導体よりバンドギャップが大きい窒化物半導体からなるエミッタ層と、
    前記エミッタ層の上に形成された、前記エミッタ層を構成する窒化物半導体より小さなバンドギャップの窒化物半導体から構成されてｎ型とされた、メサ形状のエミッタコンタクト層と、
    前記エミッタコンタクト層の側方の前記エミッタ層の上に形成された、前記ベース層にオーミック接続するベース電極と、
    前記エミッタコンタクト層の上に形成されたエミッタ電極と、
    前記サブコレクタ層に接続するコレクタ電極と
    を備え、
    前記サブコレクタ層、前記コレクタ層、前記ｐ型ベース層、前記ベース層、前記エミッタ層、前記エミッタコンタクト層は、主表面をＶ族極性面とした状態で前記基板の上に形成されている
    ことを特徴とするヘテロ接合バイポーラトランジスタ。
  6. 請求項５記載のヘテロ接合バイポーラトランジスタにおいて、
    前記ベース電極を形成する箇所の前記エミッタ層は、他の領域より薄く形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  7. 請求項５または６記載のヘテロ接合バイポーラトランジスタにおいて、
    前記基板と前記サブコレクタ層との間に形成されて、前記コレクタ電極となる金属層を備えることを特徴とするヘテロ接合バイポーラトランジスタ。
  8. 請求項５～７のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記エミッタコンタクト層、前記ベース層、前記ｐ型ベース層、前記コレクタ層、前記サブコレクタ層は、ＧａＮから構成され、
    前記エミッタ層は、ＡｌＧａＮから構成されている
    ことを特徴とするヘテロ接合バイポーラトランジスタ。
JP2021521646A 2019-05-29 2019-05-29 ヘテロ接合バイポーラトランジスタおよびその作製方法 Active JP7147972B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/021213 WO2020240725A1 (ja) 2019-05-29 2019-05-29 ヘテロ接合バイポーラトランジスタおよびその作製方法

Publications (2)

Publication Number Publication Date
JPWO2020240725A1 JPWO2020240725A1 (ja) 2020-12-03
JP7147972B2 true JP7147972B2 (ja) 2022-10-05

Family

ID=73553593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021521646A Active JP7147972B2 (ja) 2019-05-29 2019-05-29 ヘテロ接合バイポーラトランジスタおよびその作製方法

Country Status (3)

Country Link
US (1) US20220208998A1 (ja)
JP (1) JP7147972B2 (ja)
WO (1) WO2020240725A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020004051B4 (de) * 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor
WO2023089653A1 (ja) * 2021-11-16 2023-05-25 日本電信電話株式会社 バイポーラトランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015618A1 (ja) 2003-08-12 2005-02-17 Nippon Telegraph And Telephone Corporation 窒化物半導体成長用基板
JP2008016615A (ja) 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
JP2013191655A (ja) 2012-03-13 2013-09-26 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015211182A (ja) 2014-04-30 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2017139338A (ja) 2016-02-04 2017-08-10 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
JP5628681B2 (ja) * 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
JP2018010896A (ja) * 2016-07-11 2018-01-18 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015618A1 (ja) 2003-08-12 2005-02-17 Nippon Telegraph And Telephone Corporation 窒化物半導体成長用基板
JP2008016615A (ja) 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
JP2013191655A (ja) 2012-03-13 2013-09-26 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015211182A (ja) 2014-04-30 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2017139338A (ja) 2016-02-04 2017-08-10 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器

Also Published As

Publication number Publication date
JPWO2020240725A1 (ja) 2020-12-03
US20220208998A1 (en) 2022-06-30
WO2020240725A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
US10249615B2 (en) MISHFET and Schottky device integration
US7432142B2 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US10403718B2 (en) Semiconductor devices with regrown contacts and methods of fabrication
JP6335444B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
JP4022708B2 (ja) 半導体装置
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US10355085B1 (en) Semiconductor devices with regrown contacts and methods of fabrication
JP2013089970A (ja) 第ｉｉｉ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
JP2008016615A (ja) バイポーラトランジスタ
JP7147972B2 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
JP7298779B2 (ja) 半導体装置およびその製造方法
KR20160114924A (ko) 반도체 소자 제조방법
JP6984578B2 (ja) トランジスタの作製方法
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2017152467A (ja) 電界効果トランジスタおよびその製造方法
JP2017130579A (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
WO2022208868A1 (ja) 半導体装置およびその製造方法
WO2023112252A1 (ja) ヘテロ接合バイポーラトランジスタ
CN116936645B (zh) 一种p沟道肖特基势垒二极管及其制作方法
WO2023089653A1 (ja) バイポーラトランジスタ
WO2024116263A1 (ja) ヘテロ接合バイポーラトランジスタ
CN113725294B (zh) 绝缘栅双极型晶体管及其制备方法
JP2006128554A (ja) バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150