JP6335444B2 - 再成長構造を用いたｉｉｉ族窒化物トランジスタ - Google Patents

再成長構造を用いたｉｉｉ族窒化物トランジスタ Download PDF

Info

Publication number
JP6335444B2
JP6335444B2 JP2013132779A JP2013132779A JP6335444B2 JP 6335444 B2 JP6335444 B2 JP 6335444B2 JP 2013132779 A JP2013132779 A JP 2013132779A JP 2013132779 A JP2013132779 A JP 2013132779A JP 6335444 B2 JP6335444 B2 JP 6335444B2
Authority
JP
Japan
Prior art keywords
barrier layer
layer
gate
resistive
regrowth structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013132779A
Other languages
English (en)
Other versions
JP2014011462A5 (ja
JP2014011462A (ja
Inventor
ソーニヤー、ポール
３世、エドワード エー． ビーム
３世、エドワード エー． ビーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2014011462A publication Critical patent/JP2014011462A/ja
Publication of JP2014011462A5 publication Critical patent/JP2014011462A5/ja
Application granted granted Critical
Publication of JP6335444B2 publication Critical patent/JP6335444B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Description

本開示の実施形態は、広くは集積回路分野に関し、特に再成長構造を用いたＩＩＩ族窒化物トランジスタに関する。
現在、窒化ガリウム（ＧａＮ）系高電子移動度トランジスタ（ＨＥＭＴ）などのＩＩＩ族窒化物系トランジスタは、典型的には、トランジスタチャネル内の電流を低減するために、電源電圧に対して負のゲート電圧を用いるデプレションモード（Ｄモード）デバイスである。しかしながら、電流を低減するために電源電圧に対して正のゲート電圧を用いるエンハンスメントモード（Ｅモード）デバイスは、パワースイッチングなどの用途には望ましいものであり得る。Ｅモードデバイスは、トランジスタの作動中に二次元電子ガス（２ＤＥＧ）がゲート下のチャネルに生じないよう、臨界厚み未満となるように供給層の厚みを制御することによって作られる。
しかしながら、Ｅモードデバイスを形成する従来の凹部プロセスおよび堆積プロセスでは、ゲートとチャネル間の界面におけるトラップやその他の欠陥が生じ得る。
以下の詳細な説明と添付図面とによって実施形態は容易に理解されるであろう。説明を容易にするために、同じ符号は同じ構成要素を示す。実施形態は例示として示されるものであり、添付図面の形状を限定するものではない。
種々の実施形態による集積回路（ＩＣ）デバイスの概略横断面図である。 種々の実施形態による別のＩＣデバイスの概略横断面図である。 種々の実施形態による、基板上に層スタックを形成後のＩＣデバイスの横断面図である。 種々の実施形態による、ソースとドレイン形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、誘電体層の堆積およびパターン化後のＩＣデバイスの概略横断面図である。 種々の実施形態による、バリア層材料除去後のＩＣデバイスの概略横断面図である。 種々の実施形態による、再成長構造形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、ゲート端子形成後のＩＣデバイスの概略横断面図である。 種々の実施形態によるＩＣデバイス製造方法を示すフロー図である。 種々の実施形態による、ＩＣデバイスを備えるシステム例の概略図である。
本開示の実施形態によって、再成長構造を用いたＩＩＩ族窒化物トランジスタの技術および構造が提供される。以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。図面中、同じ符号は同じ部品を示し、本開示の主題が実施され得る実施形態が例示される。他の実施形態を用いることも可能であり、また、構造や論理的な変更が本開示の範囲を逸脱することなく可能であることは理解されるべきである。従って、以下の詳細な説明は限定的な意味合いで捉えられるものではなく、実施形態の範囲は、添付の請求項およびその均等物によって画定されるものである。
本開示の目的のために、「ＡおよびまたはＢ」は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、ＢおよびまたはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
以下の説明では、「ある実施形態では」または「実施形態では」が使用されるが、これらはそれぞれ、１つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本開示の実施形態に関して使用される「備える」、「含む」、「有する」などは同意語である。また、「接続された」は、直接接続、間接接続あるいは間接的な伝達を指す。
「接続された」とその派生語も本明細書で使用される。この「接続された」は、以下の１つまたは複数を意味する。すなわち、２つ以上の要素が物理的または電気的に直接接触しているか、あるいは、２つ以上の要素が互いに間接的に接触し、さらには互いに協働もしくは相互作用しているか、あるいは、互いに接続しているとされる要素間に、１つまたは複数の他の要素が接続されていることを意味する。
種々の実施形態において、「第１の層上に形成、堆積あるいは構成された第２の層」とは、第２の層が第１の層の上部に形成、堆積あるいは構成されていることを意味し、第２の層の少なくとも一部が、第１の層の少なくとも一部に直接接触（例えば、物理的およびまたは電気的に直接接触）しているか、間接接触（例えば、この両層間に１つまたは複数の他の層を有するなど）していることを意味し得る。
図１は種々の実施形態による集積回路（ＩＣ）デバイス１００の概略横断面図である。ＩＣデバイス１００は基板１０２上に形成されてもよい。基板１０２は一般に、その上に層スタック（あるいは単に「スタック１０１」）が堆積される支持材を含む。ある実施形態では、基板１０２は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）すなわち「サファイア」、窒化ガリウム（ＧａＮ）およびまたは窒化アルミニウム（ＡｌＮ）を含む。他の実施形態では、基板１０２用として、好適なＩＩ〜ＶＩ族半導体材料系およびＩＩＩ〜Ｖ族半導体材料系を含む他の材料も使用される。ある実施形態では、その上にバッファ層１０４の材料がエピタキシャル成長できる任意の材料または材料の任意の組み合わせで基板１０２を構成してもよい。
基板１０２上に形成されるスタック１０１は、１つまたは複数のヘテロ接合／ヘテロ構造を形成する異なる材料系で構成されるエピタキシャル堆積層を備えていてもよい。スタック１０１の層は、その場で（ｉｎ ｓｉｔｕ）形成されてもよい。すなわち、スタック１０１は、基板１０２を取り出さずにその構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で、基板１０２上に形成されてもよい。
一実施形態では、ＩＣデバイス１００のスタック１０１は、基板１０２上に形成されたバッファ層１０４を備える。バッファ層１０４は、ＩＣデバイス１００の基板１０２と他の構成要素（例えばバリア層１０６）間に結晶構造転移を与えてもよく、これによって、これら２つの間のバッファ層または絶縁層として作用する。例えば、バッファ層１０４によって、基板１０２と他の格子不整合材料（例えばバリア層１０６）間の応力が緩和され得る。一部の実施形態では、バッファ層１０４を、トランジスタの可動電荷キャリア用のチャネルとして機能させてもよい。一部の実施形態では、バッファ層１０４は非ドープであってもよい。バッファ層１０４を、基板１０２にエピタキシャルに接続してもよい。他の実施形態では、核形成層（図示せず）を基板１０２とバッファ層１０４間に介在させてもよい。一部の実施形態では、バッファ層１０４を複数の堆積膜あるいは層で構成してもよい。
一部の実施形態では、バッファ層１０４は、例えば窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）などのＩＩＩ族窒化物系材料を含んでいてもよい。バッファ層１０４の厚みは、その下の基板１０２の表面に実質的に垂直な方向において１〜２μｍであってもよい。他の実施形態では、バッファ層１０４は、他の好適な材料およびまたは厚みを有していてもよい。
スタック１０１は、バッファ層１０４上に形成されたバリア層１０６（「供給層」とも呼ぶ）をさらに備えていてもよい。バリア層１０６とバッファ層１０４間には、ヘテロ接合が形成されていてもよい。バリア層１０６のバンドギャップエネルギーは、バッファ層１０４のそれより大きくてもよい。バリア層１０６は、可動電荷キャリアを供給するより広いバンドギャップ層であってもよく、バッファ層１０４は、該可動電荷キャリア用のチャネルまたは経路を提供するより狭いバンドギャップ層であってもよい。一部の実施形態では、バリア層１０６のバンドギャップエネルギーは、再成長構造１１０のバンドギャップエネルギー以下であってもよい。
バリア層１０６は、例えばＩＩＩ族窒化物系材料などの種々の好適な材料系のうちの任意のもので構成されてもよい。バリア層１０６は、例えばアルミニウム（Ａｌ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）およびまたは窒素（Ｎ）を含んでいてもよい。一部の実施形態では、単一材料から成る単独層でバリア層１０６を構成してもよい。一実施形態では、例えば窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）（ｘ：アルミニウムとガリウムの相対量を表す０〜１の値）の単独層でバリア層１０６を構成してもよい。他の実施形態では、複数の堆積膜あるいは層でバリア層１０６を構成してもよい。例えば、図２に示すように、ＩＣデバイス２００は、バッファ層１０４上に配置された第１バリア層１０７と、第１バリア層１０７上に配置された第２バリア層１０８とで構成されるバリア層１０６を備えていてもよい。一部の実施形態では、窒化アルミニウム（ＡｌＮ）で第１バリア層１０７を構成し、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）で第２バリア層１０８を構成してもよい。他の実施形態では、バリア層１０６は、他の材料あるいは図示されたものより多くの層を含んでいてもよい。ＩＣデバイス２００は、図１のＩＣデバイス１００に関連して説明した実施形態に適合していてもよい。
図１に戻り、バッファ層１０４とバリア層１０６間の界面（例えばヘテロ接合）に二次元電子ガス（２ＤＥＧ）を形成して、ソース端子（以後、ソース１１２）とドレイン端子（以後、ドレイン１１４）間に電流（例えば可動電荷キャリア）が流れるようにしてもよい。一部の実施形態では、ＩＣデバイス１００は、その中に電流を流すために、電源電圧に対して正のゲート電圧を用いるエンハンスメントモード（Ｅモード）デバイスであってもよい。こうした実施形態では、再成長構造１１０とバッファ層１０４間のバリア層１０６の厚みＴは、２ＤＥＧ形成のための臨界厚みＴ０（例えば、臨界厚みＴ０未満であれば２ＤＥＧは生じ得ない）未満であってもよい。例えば、厚みＴは、ゲート端子（以後、「ゲート１１８」）とバッファ層１０４間に配置されたチャネルのゲート領域では２ＤＥＧの形成を阻止し、一方、該ゲート領域とソース１１２間および該ゲート領域とドレイン１１４間のチャネルのアクセス領域では２ＤＥＧが形成されるように構成されてもよい。一部の実施形態では、バリア層１０６の厚みおよびまたはアルミニウム含量は、ショットキー（Ｓｃｈｏｔｔｋｙ）ゲートデバイスかＭＩＳゲートデバイスのいずれかであるデバイス１００に対しては、該ゲート領域における２ＤＥＧをすべて確実に除去するように選択されてもよい。他の実施形態では、ＩＣデバイス１００は、その中の電流を低減するために、電源電圧に対して負のゲート電圧を用いるデプレションモード（Ｄモード）デバイスであってもよい。
一部の実施形態では、該ゲート領域におけるバリア層１０６の厚みＴは３０Å以下である。例えば、ＡｌＧａＮの単独層で構成されるバリア層１０６のゲート領域における厚みＴは、２０Å以下であってもよい。ＡｌＮおよびまたはＩｎＡｌＮで構成されるバリア層１０６のゲート領域における厚みＴは、１５Å以下であってもよい。一部の実施形態では、バリア層１０６の厚みＴは１０Å〜５０Åであってもよい。一部の実施形態では、バリア層１０６のゲート領域外の領域における厚みは、その下のバッファ層１０４の表面に実質的に垂直な方向において１６０Å〜３００Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。
種々の実施形態では、ＩＣデバイス１００は、図示のように、バリア層１０６内に配置された再成長構造１１０をさらに備える。再成長構造１１０は、バリア層１０６の材料が除去され、そこに再成長構造１１０の材料が堆積または再成長され得ることを示すために「再成長」と呼ばれ得る。一部の実施形態では、再成長構造１１０をゲート１１８の絶縁層として機能させて、Ｅモードデバイスを得てもよい。介在するバリア層１０６（例えばバリア層１０６の厚みＴ）によって、バッファ層１０４とバリア層１０６間のチャネル界面を保護し、ゲート凹部／形成プロセスの一部として、チャネル界面を露出する従来の凹部プロセスまたは堆積プロセスに付随するトラップまたは他の欠陥を生じることなく、絶縁層（例えば再成長構造１１０）が形成できるようにしてもよい。
一部の実施形態では、図示のように、再成長構造１１０は、バリア層１０６（例えば、図２の第１バリア層１０７および第２バリア層１０８）にエピタキシャルに接続してもよい。図示のように、再成長構造１１０をゲート１１８とバッファ層１０４間に配置してもよい。種々の実施形態では、再成長構造１１０のバンドギャップエネルギーは、バリア層１０６およびバッファ層１０４のそれより大きくてもよい。ある実施形態では、再成長構造１１０のバンドギャップは５ｅＶ以上であってもよい。例えば、再成長構造１１０のバンドギャップエネルギーは５〜６ｅＶであってもよい。再成長構造１１０のバンドギャップエネルギーは、バリア層１０６およびまたはバッファ層１０４のそれより大きくてもよい。一部の実施形態では、再成長構造１１０は、ゲート１１８とバッファ層１０４間に配置されたゲート領域における２ＤＥＧの形成を阻止する動作機能を有していてもよい。再成長構造１１０は、ＩＣデバイス１００のチャネルを塞ぐように構成されて、ゲート領域（例えばチャネル）内の面積抵抗率を上昇させてもよい。例えば、ＡｌＧａＮ層を有するウェーハの面積抵抗率は約５００Ω／□であってもよい。低温プロセスを用いて、ＡｌＧａＮ層上に１００Å厚のＧａＮ層を堆積後では、面積抵抗率は約１５００Ω／□であってもよい。
再成長構造１１０は、例えばＩＩＩ族窒化物系材料などの種々の好適な材料系のうちの任意のもので構成されてもよい。再成長構造１１０は、例えばアルミニウム（Ａｌ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）およびまたは窒素（Ｎ）を含んでいてもよい。一部の実施形態では、再成長構造１１０は、窒素（Ｎ）とアルミニウム（Ａｌ）またはガリウム（Ｇａ）の内の少なくとも１つとを含んでいてもよい。例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）で、再成長構造１１０を構成してもよい。ある実施形態では、ＧａＮで再成長構造１１０を構成し、ＡｌＧａＮまたはＡｌＮ／ＩｎＡｌＮでバリア層１０６を構成（例えば、図２の第１バリア層１０７がＡｌＮであり、第２バリア層１０８がＩｎＡｌＮである）し、ＧａＮでバッファ層１０４を構成する。
種々の実施形態では、高温（ＨＴ）プロセスまたは低温（ＬＴ）プロセスを用いてＩＩＩ族窒化物を堆積して、再成長構造１１０を形成してもよい。高温プロセスは、例えば、６００℃を超える温度（例えば７００℃〜８００℃）で、例えばＧａＮなどのＩＩＩ族窒化物を堆積して、低温プロセスで製造される構造より結晶性の（例えば、より単結晶に近くより非晶質でない）構造を形成するプロセスを備えていてもよい。低温プロセスは、例えば、６００℃以下の温度で、例えばＧａＮなどのＩＩＩ族窒化物をエピタキシャルに堆積して、高温プロセスで製造される構造より非晶質なあるいは多結晶の構造を形成するプロセスを備えていてもよい。例えば、一実施形態では、再成長構造１１０は、３５０℃〜５００℃の温度でのエピタキシャル堆積で堆積されたＧａＮを含んでいてもよい。高温プロセスでは、材料をより付随的なトラップを形成をし易くする圧電性の再成長構造１１０の材料が生成され得るため、高温プロセスを用いて材料を堆積して再成長構造１１０を形成すると、ＩＣデバイス１００における電流崩壊とゲートリークが上昇し得る。低温プロセスでの再成長構造１１０の形成では、より多結晶または非晶質な格子構造を有する材料が得られ、これによって、トラップ形成が低減されて、ＩＣデバイス１００における電流崩壊とゲートリークが軽減できる。一部の実施形態では、再成長構造１１０は、低温プロセスで形成された実質的に多結晶または非晶質の格子構造を含む。
種々の実施形態では、再成長構造１１０の厚みは２００Å以下であってもよい。再成長構造１１０の厚みは、バリア層１０６の下位にあるバッファ層１０４の表面に実質的に垂直な方向において、例えば２５Å〜２００Åであってもよい。他の実施形態では、再成長構造１１０の厚みおよび材料は他のものであってもよい。
ＩＣデバイス１００は、図示のように、バリア層１０６（例えば、図２の第１バリア層１０７および第２バリア層１０８）内に配置されたゲート１１８をさらに備えていてもよい。ゲート１１８は、図示のように、チャネル（例えば、ＩＣデバイス１００のオン／オフ状態）を制御するように構成されてもよい。ゲート１１８をＩＣデバイス１００の接続端子として機能させてもよく、図示のように、バリア層１０６および再成長構造１１０と物理的に直接接触させてもよい。一部の実施形態では、図示のように、ゲート１１８を、例えば、バリア層１０６上に形成された窒化ケイ素（ＳｉＮ）または別の誘電材料などの誘電体層１１６上に形成してもよい。
ゲート１１８は、図示のように、バリア層１０６に接続されたトランク部すなわち底部と、該トランク部から、その上にスタック１０１が形成された基板１０２の表面に実質的に平行な逆方向に離れるように延在する頂部と、を有していてもよい。ゲート１１８のトランク部および頂部のこうした構成をＴ形フィールドプレートゲートと呼んでもよい。すなわち、一部の実施形態では、ゲート１１８は、ゲート１１８とドレイン１１４間の絶縁破壊電圧を上昇させ得およびまたはその電界を低減させ得る一体型フィールドプレート（例えばゲート１１８の頂部）を有していてもよい。該一体型フィールドプレートによって、ＩＣデバイス１００の高電圧動作が容易になり得る。
ゲート１１８は、ＩＣデバイス１００のしきい値電圧に対する電気経路を提供するゲート電極（例えば、図８のゲート電極１１８ａ）と、ゲート電極とバリア層１０６間およびまたはゲート電極と再成長構造１１０間に配置され得るゲート誘電体すなわちゲート絶縁体（以後、「ゲート絶縁体膜」と呼ぶ、例えば図８のゲート絶縁体膜１１８ｂ）と、を備えていてもよい。金属などの導電性材料でゲート電極を構成してもよい。一部の実施形態では、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはアルミニウム（Ａｌ）で、ゲート電極を構成してもよい。ある実施形態では、バリア層１０６とのゲートコンタクトを得るために、Ｎｉ、Ｐｔ、ＩｒまたはＭｏを含む材料がゲート１１８のトランク部内に配置され、ゲート１１８の導電性と低抵抗を確実にするために、Ａｕを含む材料がゲート１１８の頂部内に配置される。
種々の実施形態では、ゲート１１８は、ＩＣデバイス１００のショットキー接合か金属−絶縁体−半導体（ＭＩＳ）接合を提供するように構成されてもよい。例えば、ゲート絶縁体膜がゲート誘電体であるか、あるいは全く使用されない場合には、ショットキー接合が形成されてもよく、ゲート絶縁体膜がゲート絶縁体である場合には、ＭＩＳ接合が形成されてもよい。一部の実施形態では、ゲート誘電体は、厚みがゲート絶縁体より小さい薄膜であってもよい。ゲート絶縁体膜は、例えば、窒化ケイ素（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）およびまたは酸化ハフニウム（ＨｆＯ２）を含んでいてもよい。他の実施形態では、ゲート絶縁体膜は他の材料を含んでいてもよい。
ＩＣデバイス１００は、バリア層１０６上に形成されたソース１１２とドレイン１１４を備えていてもよい。ソース１１２とドレイン１１４は、図示のように、バリア層１０６を通ってバッファ層１０４内に延在していてもよい。種々の実施形態では、ソース１１２とドレイン１１４はオーミックコンタクトである。ソース１１２とドレイン１１４は、標準の成長コンタクトよりコンタクト抵抗が比較的小さいものであり得る再成長コンタクトであってもよい。
金属などの導電性材料で、ソース１１２とドレイン１１４を構成してもよい。ある実施形態では、ソース１１２とドレイン１１４は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはシリコン（Ｓｉ）を含んでいてもよい。他の実施形態では、他の材料が用いられる。
ある実施形態では、ドレイン１１４とゲート１１８間の距離Ｄ１は、ソース１１２とゲート１１８間の距離Ｓ１より大きい。一部の実施形態では、距離Ｄ１は、ドレイン１１４とゲート１１８間の最短距離であってもよく、距離Ｓ１は、ソース１１２とゲート１１８間の最短距離であってもよい。距離Ｓ１を距離Ｄ１より短くすることによって、ゲート１１８−ドレイン１１４間の絶縁破壊電圧を上昇させ得、およびまたはソース１１２の抵抗を低減させ得る。
一部の実施形態では、図示のように、誘電体層１２２をゲート１１８およびまたは誘電体層１１６上に形成してもよい。誘電体層１２２は、例えば窒化ケイ素（ＳｉＮ）を含んでいてもよい。他の実施形態では、誘電体層１２２には他の材料が用いられる。誘電体層１２２は、ゲート１１８の頂部を実質的に封入してもよい。一部の実施形態では、誘電体層１２２をデバイス１００の保護層として機能させてもよい。
ＩＣデバイス１００は、ゲート１１８とドレイン１１４間の絶縁破壊電圧を上昇させおよびまたは電界を低減するために、誘電体層１２２上に形成されたフィールドプレート１２４をさらに備えていてもよい。導電性材料１２６を用いて、フィールドプレート１２４をソース１１２に電気的に接続してもよい。導電性材料１２６は、誘電体層１２２上に電極あるいはトレース状の構造物として堆積された、例えば金（Ａｕ）などの金属を含んでいてもよい。他の実施形態では、導電性材料１２６に他の好適な材料を使用してもよい。
フィールドプレート１２４は、金属などの導電性材料で構成され、ゲート１１８に関連して説明した材料を含んでいてもよい。フィールドプレート１２４は、誘電体層１２２を通してゲート１１８に容量接続されてもよい。一部の実施形態では、フィールドプレート１２４とゲート１１８間の最短距離は１０００Å〜２０００Åである。フィールドプレート１２４は、オーバーハング領域が得られるように、図示のように、その一部分がゲート１１８の上部に直接形成されないようにしてゲート１１８の上部に形成されてもよい。一部の実施形態では、フィールドプレート１２４のオーバーハング領域は、ゲート１１８の頂部端部より距離Ｈ１だけ延在する。一部の実施形態では、距離Ｈ１は０．２〜１μであってもよい。他の実施形態では、Ｈ１は他の値であってもよい。
種々の実施形態では、ＩＣデバイス１００は高電子移動度トランジスタ（ＨＥＭＴ）であってもよい。一部の実施形態では、ＩＣデバイス１００はショットキーデバイスであってもよい。他の実施形態では、ＭＩＳ電界効果トランジスタ（ＭＩＳＦＥＴ）であってもよい。一部の実施形態では、ゲート１１８は、例えば、Ｅモードスイッチデバイスのスイッチングを制御するように構成されてもよい。ＩＣデバイス１００は、無線周波数（ＲＦ）用途、ロジック用途およびまたは電力変換用途に使用されてもよい。例えば、ＩＣデバイス１００によって、例えば交流（ＡＣ）−直流（ＤＣ）変換器、ＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチ用途用の効果的なスイッチデバイスが提供され得る。
図３〜８は、種々の製造作業後のデバイス（例えば図２のデバイス２００）を示す。図３〜８に関連して説明する方法と構成は、図１〜２に関連して説明した実施形態に適合し得、逆もまたそうである。
図３は、種々の実施形態による、基板１０２上への層スタック（例えばスタック１０１）形成後のＩＣデバイス３００の概略横断面図である。種々の実施形態では、ＩＣデバイス３００は、基板１０２上にバッファ層１０４を堆積し、バッファ層１０４上にバリア層１０６を堆積して作られてもよい。バリア層１０６は、バッファ層１０４上に堆積された第１バリア層１０７と、第１バリア層１０７上に堆積された第２バリア層１０８とを備えていてもよい。一部の実施形態では、例えば分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）およびまたは有機金属化学気相蒸着法（ＭＯＣＶＤ）などのエピタキシャル堆積プロセスを用いて、スタック１０１の層を堆積してもよい。他の実施形態では、他の堆積プロセスを用いてもよい。
図４は、種々の実施形態による、ソース１１２とドレイン１１４形成後のＩＣデバイス４００の概略横断面図である。種々の実施形態では、バリア層１０６上に（例えば、第２バリア層１０８上に）、ソース１１２とドレイン１１４を形成してもよい。ある実施形態では、ソース１１２とドレイン１１４が形成される領域内のバリア層１０６上に、例えば蒸発プロセスを用いて、１つまたは複数の金属などの材料が堆積される。ソース１１２とドレイン１１４形成のための材料は、下記の順序で堆積される金属が含まれ得る。チタン（Ｔｉ）、その後アルミニウム（Ａｌ）、その後モリブデン（Ｍｏ）、その後チタン（Ｔｉ）、その後金（Ａｕ）。該堆積材料を加熱（例えば、高速熱アニールプロセスを用いて約８５０℃×で約３０秒間）して、この材料を貫通させて、下部のバリア層１０６（例えば第１バリア層１０７および第２バリア層１０８）およびまたはバッファ層１０４と溶融させてもよい。実施形態では、ソース１１２とドレイン１１４はそれぞれ、バリア層１０６を経由してバッファ層１０４内に延在する。ソース１１２およびドレイン１１４の厚みは１０００Å〜２０００Åであってもよい。他の実施形態では、ソース１１２とドレイン１１４の厚みはこれ以外であってもよい。
ソース１１２とドレイン１１４を再成長プロセスで形成し、低減された接触抵抗または低減されたオン抵抗を有するオーミックコンタクトを得てもよい。該再成長プロセスでは、ソース１１２とドレイン１１４が形成される領域において、バリア層１０６およびまたはバッファ層１０４の材料を選択的に除去（例えば、エッチング）してもよい。これらの層が選択的に除去された領域に、高濃度ドープ材料（例えばｎ＋＋材料）を堆積してもよい。ソース１１２とドレイン１１４の高濃度ドープ材料は、バッファ層１０４またはバリア層１０６に使用した材料と同様の材料であってもよい。例えば、バッファ層がＧａＮを含むシステムでは、前記選択的に除去した領域に、シリコン（Ｓｉ）で高濃度にドープされたＧａＮ系材料を厚みが４００Å〜７００Åになるまでエピタキシャルに堆積してもよい。分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属化学気相蒸着法（ＭＯＣＶＤ）またはこれらの好適な組み合わせによって、前記高濃度ドープ材料をエピタキシャルに堆積できる。他の実施形態では、前記高濃度ドープ材料に対して、他の材料、厚みあるいは堆積法が用いられる。例えばチタン（Ｔｉ）およびまたは金（Ａｕ）を含む１つまたは複数の金属を、例えばリフトオフプロセスを用いて１０００Å〜１５００Åの厚みで、該高濃度ドープ材料上に形成／堆積できる。他の実施形態では、該１つまたは複数の金属に対して、他の材料、厚みおよびまたは方法が用いられる。
一部の実施形態では、不純物（例えばシリコン）を導入してソース１１２とドレイン１１４に高濃度ドープ材料を提供する注入法を用いた注入プロセスによって、ソース１１２とドレイン１１４を形成してもよい。注入後、ソース１１２とドレイン１１４を高温（例えば１１００℃〜１２００℃）でアニールしてもよい。前記再成長プロセスでは、前記注入後アニールに伴う高温を好適に避け得る。
図５は、種々の実施形態による、誘電体層１１６の堆積およびパターン化後の集積回路（ＩＣ）デバイス５００の概略横断面図である。一部の実施形態では、バリア層１０６上に誘電材料を堆積することにより、誘電体層１１６を形成してもよい。誘電体層１１６は例えば、窒化ケイ素（ＳｉＮ）あるいは他の適切な誘電材料を含むことができ、例えば化学気相蒸着法（ＣＶＤ）、物理的気相蒸着法（ＰＶＤ）および（または）原子層蒸着法（ＡＬＤ）などの任意の適切な堆積プロセスを用いて堆積されてもよい。例えばリソグラフィおよびまたはエッチングプロセスなどの任意の適切なプロセスを用いて誘電体層１１６をパターン化して、誘電体層１１６にゲート凹部開口部１１７を形成してもよい。
図６は、種々の実施形態による、バリア層１０６材料除去後の集積回路（ＩＣ）デバイス６００の概略横断面図である。種々の実施形態では、バリア層１０６の材料を除去して、図示のように、ゲート凹部開口部１１７を形成してもよい。バリア層１０６に再成長構造（例えば図７の再成長構造１１０）がその後形成できるように、また、バリア層１０６にゲート（例えば図８のゲート絶縁体膜１１８ｂおよびゲート電極１１８ａ）が形成できるように、ゲート凹部開口部１１７を形成してもよい。
例えば、ドライ／プラズマまたはウェットエッチングプロセス（例えば時限または選択的エッチングプロセス）を含む任意の適切なプロセスを用いて、バリア層１０６の材料を除去してもよい。一部の実施形態では、誘電体層１１６は、バリア層１０６の材料を除去するエッチングプロセスの間、ハードマスクとして機能し得る。
一部の実施形態では、バリア層１０６の材料を除去して、図１に関連して説明した、例えば時限エッチングや選択的エッチングなどによって制御され得る厚みＴを得てもよい。ある実施形態では、ゲート凹部開口部１１７の下部境界が第１バリア層１０７内に配置されるように、第２バリア層１０８の材料を除去する。すなわち、ゲート凹部開口部１１７は、第２バリア層１０８を完全に貫通してもよい。一部の実施形態では、第１バリア層１０７の材料を図示のように除去してもよい。一部の実施形態では、バッファ層１０４の材料がゲート凹部開口部１１７に露出しないように、第１バリア層１０７の材料を除去してもよい。他の実施形態では、ゲート凹部開口部１１７の下部境界は、第１バリア層１０７内には延在（例えば５Åを超えて）せずに、その上部境界に配置されていてもよい。他の実施形態では、ゲート凹部開口部１１７の下部境界は、第２バリア層１０８内に配置されていてもよい（例えば、ゲート凹部開口部１１７によって、第１バリア層１０７の材料を露出しない）。
図７は、種々の実施形態による、再成長構造１１０形成後の集積回路（ＩＣ）デバイス７００の概略横断面図である。ＩＩＩ族窒化物をゲート凹部開口部（例えば、図６のゲート凹部開口部１１７）内にエピタキシャルに堆積することによって、再成長構造１１０を形成してもよい。例えば、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属化学気相蒸着法（ＭＯＣＶＤ）またはこれらの好適な組み合わせによって、再成長構造１１０を堆積してもよい。種々の実施形態では、図１に関連して説明した低温（ＬＴ）プロセスを用いて、該堆積プロセスを行ってもよい。例えば、一実施形態では、再成長構造１１０は、３５０℃〜５００℃の温度でのエピタキシャル堆積によって堆積されたＧａＮを含んでいてもよい。種々の実施形態では、再成長構造１１０の厚みは２００Å以下であってもよい。再成長構造１１０の厚みは、バリア層１０６の下位にあるバッファ層１０４の表面に実質的に垂直な方向において、例えば２５Å〜２００Åであってもよい。他の実施形態では、再成長構造１１０の厚みおよび材料は他のものであってもよい。
一部の実施形態では、再成長構造１１０形成のために堆積される材料を、再成長構造１１０形成のために用いられる堆積プロセスの間に、誘電体層１１６上にキャッピング層６１０として堆積してもよい。一部の実施形態では、顧客に出荷されるＩＣデバイスの最終製品中に誘電体層１１６およびまたはキャッピング層６１０が存在し得ないように、ゲート形成前に、それらの内のいずれかまたは両方を除去してもよい。
図８は、種々の実施形態による、ゲート（例えば図１のゲート１１８）形成後の集積回路（ＩＣ）デバイス８００の概略横断面図である。該ゲートは、ゲート電極１１８ａと、一部の実施形態では、ゲート絶縁体膜１１８ｂと、を備えていてもよい。
一部の実施形態では、誘電材料または電気絶縁材料を堆積してゲート絶縁体膜１１８ｂを形成してもよい。ゲート誘電体膜１１８ｂの材料は、例えば、窒化ケイ素（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）およびまたは酸化ハフニウム（ＨｆＯ２）で構成されていてもよい。他の実施形態では、他の方法または材料を用いてゲート誘電体膜１１８ｂを形成してもよい。一部の実施形態では、ゲート誘電体膜１１８を全く使用しなくてもよい。
ゲート凹部開口部（例えば図６のゲート凹部開口部１１７）内に導電性材料を堆積することによって、ゲート電極１１８ａを形成してもよい。ゲート絶縁体膜１１８ｂを用いる実施形態では、その上にゲート電極１１８ａを堆積してもよい。ゲート絶縁体膜１１８ｂを用いない実施形態では、図示のように、再成長構造１１０およびバリア層１０６の表面上にゲート電極１１８ａを堆積してもよい。例えば蒸発、原子層蒸着法（ＡＬＤ）およびまたは化学気相蒸着法（ＣＶＤ）を含む任意の好適な堆積プロセスによって、該導電性材料を堆積してもよい。
図９は、種々の実施形態による、集積回路デバイス（例えば、図１〜２のＩＣデバイス１００または２００）の製造方法９００を示すフロー図である。該方法は、図１〜８に関連して説明した方法と構成に適合していてもよい。
方法９００は、９０２において、基板（例えば、図１の基板１０２）上にバッファ層（例えば、図１のバッファ層１０４）を形成するステップを備える。バッファ層を形成するステップは、基板上にバッファ層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、該バッファ層を複数の層で構成してもよい。
方法９００は、９０４において、バッファ層（例えば、図１のバッファ層１０４）上にバリア層（例えば、図１のバリア層１０６）を形成するステップをさらに備えていてもよい。バリア層を形成するステップは、バッファ層上にバリア層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、バリア層を複数の層（例えば、図２の第１バリア層１０７および第２バリア層１０８）で構成してもよい。他の実施形態では、単独層の材料を堆積してバリア層を形成してもよい。
方法９００は、９０６において、ソース（例えば、図１のソース１１２）とドレイン（例えば、図１のドレイン１１４）とを形成するステップをさらに備えていてもよい。一部の実施形態では、ソースとドレインはバリア層に接続され、バリア層を通ってバッファ層内に延在していてもよい。
方法９００は、９０８において、バリア層内に再成長構造（例えば、図１の再成長構造１１０）を形成するステップをさらに備えていてもよい。一部の実施形態では、再成長構造を形成するステップは、バリア層の材料を除去してその中に開口部（例えば、図６のゲート凹部開口部１１７）を形成するステップと、該開口部内に再成長構造材料を堆積するステップとを備えていてもよい。一部の実施形態では、エピタキシャル堆積プロセスで該再成長構造を堆積してもよい。一部の実施形態では、再成長構造材料を堆積するステップは、再成長構造材料を２００Å以下の厚みで堆積するステップを備える。
方法９００は、９１０において、バリア層内にゲート端子（例えば、図１のゲート１１８）を形成するステップをさらに備えていてもよい。一部の実施形態では、ゲート端子を形成するステップは、バリア層の開口部内の再成長構造上にゲート絶縁体膜（例えば図８のゲート絶縁体膜１１８ｂ）を堆積するステップを備える。一部の実施形態では、ゲート端子を形成するステップは、ゲート絶縁体膜上にゲート電極材料を堆積するステップ、あるいはゲート絶縁体膜を堆積しない実施形態では、バリア層の開口部内の再成長構造上にゲート電極材を堆積するステップを備える。ゲート電極をバリア層の材料に接続してショットキー接合またはＭＩＳ接合を形成してもよい。種々の実施形態では、バリア層の材料を除去してその中に開口部を形成するステップは、９０８におけるバリア層内に再成長構造を形成するステップの一部であってもよく、また、９１０におけるバリア層内にゲート端子を形成するステップの一部であってもよい。エッチングプロセスでバリア層の材料を除去して開口部を形成してもよい。
方法９００は、９１２において、ゲート上に誘電体層（例えば、図１の誘電体層１１６およびまたは１２２）を形成するステップをさらに備えていてもよい。任意の好適な堆積プロセスによって誘電体層を堆積してもよい。種々の実施形態では、誘電体層は、ＩＣデバイスの保護層として機能し得る。
方法９００は、９１４において、誘電体層上にフィールドプレートを形成するステップをさらに備えていてもよい。任意の好適な堆積法を用いて導電性材料を前記誘電体層上に堆積することにより、フィールドプレートを形成してもよい。リソグラフィプロセスおよびまたはエッチングプロセスなどのパターン化プロセスを用いて前記堆積した導電性材料部分を選択的に除去して、フィールドプレートを形成できる。他の実施形態では、他の好適な方法を用いてもよい。
特許請求された主題の理解に最も有用な順番と方法で、種々の操作が複数の別個の操作として説明される。しかしながら、説明の順番は、これらの操作が必ず順番依存であることを示唆するように解釈されるべきでない。これらの操作は、特に提示の順番に行われなくてもよい。記載の実施形態と異なる順番で、記載された操作を行ってもよい。追加の実施形態では、種々の追加の操作を行ってもよく、およびまたは記載の操作を省略してもよい。
本明細書に記載のＩＣデバイス（例えば、図１、２および８のＩＣデバイス１００、２００および８００）の実施形態およびこうしたＩＣデバイスを備える装置を、他の種々の装置およびシステムに組み込んでもよい。システム例１０００のブロック図を図１０に示す。図示のように、システム１０００は、一部の実施形態では、無線周波数（ＲＦ）電力増幅器（ＰＡ）モジュールであり得るＰＡモジュール１００２を備える。システム１０００は、図示のように、電力増幅器モジュール１００２に接続されたトランシーバ１００４を備えていてもよい。電力増幅器モジュール１００２は、本明細書に記載のＩＣデバイス（例えば、図１、２および８のＩＣデバイス１００、２００および８００）を備えていてもよい。
電力増幅器モジュール１００２は、トランシーバ１００４からＲＦ入力信号（ＲＦｉｎ）を受信してもよい。電力増幅器モジュール１００２は、該ＲＦ入力信号（ＲＦｉｎ）を増幅してＲＦ出力信号（ＲＦｏｕｔ）を出力してもよい。ＲＦ入力信号（ＲＦｉｎ）およびＲＦ出力信号（ＲＦｏｕｔ）は、それぞれ図１０のＴｘ−ＲＦｉｎおよびＴｘ−ＲＦｏｕｔで示され、共に送信チェーンの一部であり得る。
増幅されたＲＦ出力信号（ＲＦｏｕｔ）は、アンテナスイッチモジュール（ＡＳＭ）１００６に与えられてもよく、このモジュールによって、アンテナ構造１００８経由で、ＲＦ出力信号（ＲＦｏｕｔ）の無線（ＯＴＡ）送信が実現される。また、ＡＳＭ１００６は、アンテナ構造１００８経由でＲＦ信号を受信し、その受信ＲＦ信号（Ｒｘ）を受信チェーンに沿ってトランシーバ１００４に接続し得る。
種々の実施形態では、アンテナ構造１００８は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはＲＦ信号のＯＴＡ送信／受信に好適な任意の他の形式のアンテナを含む指向性アンテナおよびまたは全方向性アンテナの１つまたは複数を備えていてもよい。
システム１０００は、電力増幅を含む任意のシステムであってもよい。前記ＩＣデバイス（例えば、図１、２および８のＩＣデバイス１００、２００および８００）によって、例えば交流（ＡＣ）−直流（ＤＣ）変換器、ＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチ用途用の効果的なスイッチデバイスが提供され得る。種々の実施形態では、システム１０００は、高無線周波数電力と周波数における電力増幅には特に有用であり得る。システム１０００は、例えば、陸上および衛星通信、レーダーシステム、および恐らく種々の産業および医学用途におけるいずれか１つまたは複数に対して好適であり得る。より具体的には、種々の実施形態において、システム１０００は、レーダー装置、衛星通信装置、携帯電話、携帯電話基地局、ラジオ放送あるいはテレビ増幅器システムから選択された１つであり得る。
説明の目的で実施形態を例示し記載したが、同じ目的を実現するように意図された、広範な代替となるおよびまたは均等な実施形態あるいは実施によって、本開示の範囲を逸脱することなくこれらの実施形態を置換できる。本出願は、本明細書で検討した実施形態に対するいかなる適応や変形もカバーするように意図される。従って、本明細書に記載された実施形態は、請求項とその均等物によってのみ限定されることは明らかである。

Claims (29)

  1. 基板上に配置され、ガリウム（Ｇａ）と窒素（Ｎ）とを含むバッファ層と、
    前記バッファ層上に配置され、アルミニウム（Ａｌ）と窒素（Ｎ）とを含むバリア層と、
    前記バリア層内に配置されて前記バリア層に接続され、窒素（Ｎ）とアルミニウム（Ａｌ）とを含む抵抗性再成長構造であって、非晶質材料および多結晶材料の少なくとも一方を備える抵抗性再成長構造と、
    前記バリア層内に配置されたゲート端子と、を備え、
    前記抵抗性再成長構造は、前記ゲート端子と前記バッファ層間に配置され、前記バッファ層と前記ゲート端子間に絶縁層を提供することを特徴とする装置。
  2. 前記抵抗性再成長構造は、窒化アルミニウム（ＡｌＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）を含むことを特徴とする請求項１に記載の装置。
  3. 前記バリア層は、第１の層と第２の層とを含む複数の層で構成され、
    前記第１の層は、前記バッファ層にエピタキシャルに接続され、また、窒化アルミニウム（ＡｌＮ）を含んでおり、
    前記第２の層は、前記第１の層にエピタキシャルに接続され、また、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）を含んでおり、
    前記抵抗性再成長構造は、前記第１の層と前記第２の層とに物理的に直接接触していることを特徴とする請求項１または２に記載の装置。
  4. 前記バリア層は、窒化アルミニウムガリウム（ＡｌＧａＮ）の単独層で構成されていることを特徴とする請求項１または２に記載の装置。
  5. 前記抵抗性再成長構造と前記バッファ層間の前記バリア層の厚みは、１０Å〜５０Åであることを特徴とする請求項１乃至４のいずれか１項に記載の装置。
  6. 前記抵抗性再成長構造のバンドギャップエネルギーは５ｅＶ以上であることを特徴とする請求項１乃至５のいずれか１項に記載の装置。
  7. 前記抵抗性再成長構造のバンドギャップエネルギーは、第１のバンドギャップエネルギーであり、
    前記バリア層は、前記第１のバンドギャップエネルギーより小さい第２のバンドギャップエネルギーを有しており、
    前記バッファ層は、前記第２のバンドギャップエネルギーより小さい第３のバンドギャップエネルギーを有していることを特徴とする請求項６に記載の装置。
  8. 前記抵抗性再成長構造の厚みは２００Å以下であることを特徴とする請求項１乃至７のいずれか１項に記載の装置。
  9. 前記抵抗性再成長構造は、前記ゲート端子と前記バッファ層間に配置されたゲート領域における二次元電子ガス（２ＤＥＧ）の形成を阻止する動作機能を有しており、
    前記ゲート端子は、エンハンスメントモード（Ｅモード）高電子移動度トランジスタ（ＨＥＭＴ）デバイスのスイッチングを制御するように構成されていることを特徴とする請求項１乃至８のいずれか１項に記載の装置。
  10. 前記ゲート端子は、前記バリア層の材料に接続されてショットキー接合または金属−絶縁体−半導体（ＭＩＳ）接合を形成することを特徴とする請求項１乃至９のいずれか１項に記載の装置。
  11. 前記バリア層に接続されたソースと、
    前記バリア層に接続されたドレインと、をさらに備え、前記ソースと前記ドレインは、前記バリア層を通って前記バッファ層内に延在することを特徴とする請求項１乃至１０のいずれか１項に記載の装置。
  12. 前記バリア層上に配置され、前記ゲート端子の一部分を封入する誘電材料をさらに備えることを特徴とする請求項１１に記載の装置。
  13. 前記ゲート端子は、Ｔ形のフィールドプレートゲートであり、
    前記ゲート端子は、ニッケル（Ｎｉ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）または金（Ａｕ）を含むことを特徴とする請求項１２に記載の装置。
  14. 前記誘電材料上に配置され、前記誘電材料を通して、前記ソースに電気的に接続され、また、前記ゲート端子に容量接続されたフィールドプレートをさらに備えることを特徴とする請求項１３に記載の装置。
  15. シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）を含む基板をさらに備えることを特徴とする請求項１乃至１４のいずれか１項に記載の装置。
  16. 前記抵抗性再成長構造は、前記バリア層のシート抵抗を増加させることを特徴とする請求項１から１５のいずれか１項に記載の装置。
  17. 前記抵抗性再成長構造は、前記ゲート領域のシート抵抗を増加させることを特徴とする請求項９に記載の装置。
  18. ガリウム（Ｇａ）と窒素（Ｎ）とを基板上にバッファ層を形成するステップと、
    アルミニウム（Ａｌ）と窒素（Ｎ）とを含むバリア層を前記バッファ層上に形成するステップと、
    前記バリア層の材料を除去してその中に開口部を形成し、６００℃以下の温度で、窒素（Ｎ）とアルミニウム（Ａｌ）とを含む抵抗性再成長構造を前記バリア層の開口部内に堆積することによって、前記バリア層内に抵抗性再成長構造を形成するステップと、を備えることを特徴とする方法。
  19. 前記バッファ層を形成するステップは、前記基板上にバッファ層材料をエピタキシャルに堆積するステップを備え、
    前記バリア層を形成するステップは、前記バッファ層上にバリア層材料をエピタキシャルに堆積するステップを備えることを特徴とする請求項１８に記載の方法。
  20. 前記抵抗性再成長構造の材料は、窒化アルミニウム（ＡｌＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）を含むことを特徴とする請求項１８または１９に記載の方法。
  21. 前記バリア層を形成するステップは、第１の層と第２の層とを含む複数の層を形成するステップを備え、
    前記第１の層は、前記バッファ層にエピタキシャルに接続され、また、窒化アルミニウム（ＡｌＮ）を含んでおり、
    前記第２の層は、前記第１の層にエピタキシャルに接続され、また、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）を含んでおり、
    前記抵抗性再成長構造は、前記第１の層と前記第２の層とに物理的に直接接触していることを特徴とする請求項１８乃至２０のいずれか１項に記載の方法。
  22. 前記バリア層を形成するステップは、窒化アルミニウムガリウム（ＡｌＧａＮ）の単独層を形成するステップを備えることを特徴とする請求項１８乃至２０のいずれか１項に記載の方法。
  23. 前記バリア層の材料を除去するステップによって、前記抵抗性再成長構造と前記バッファ層間の前記バリア層の厚みが１０Å〜５０Åとなることを特徴とする請求項１８乃至２２のいずれか１項に記載の方法。
  24. 前記抵抗性再成長構造の材料を堆積するステップは、前記抵抗性再成長構造の材料を２００Å以下の厚みで堆積するステップを備えることを特徴とする請求項１８乃至２３のいずれか１項に記載の方法。
  25. 前記バリア層の開口部内の前記抵抗性再成長構造上にゲート絶縁体膜の材料を堆積し、前記バリア層の材料に接続されてショットキー接合または金属−絶縁体−半導体（ＭＩＳ）接合を形成するゲート電極の材料を前記ゲート絶縁体膜上に堆積することによって、前記バリア層内にゲート端子を形成するステップをさらに備えることを特徴とする請求項１８乃至２４のいずれか１項に記載の方法。
  26. 前記バリア層内に前記ゲート端子を形成するステップは、
    前記バリア層の材料を除去してバリア層内に開口部を形成するステップをさらに備え、
    前記バリア層の材料を除去するステップは、エッチングプロセスで行われることを特徴とする請求項２５に記載の方法。
  27. 前記抵抗性再成長構造は、前記ゲート端子と前記バッファ層間に配置されたゲート領域における二次元電子ガス（２ＤＥＧ）の形成を阻止する動作機能を有しており、
    前記ゲート端子は、エンハンスメントモード（Ｅモード）高電子移動度トランジスタ（ＨＥＭＴ）デバイスのスイッチングを制御するように構成されていることを特徴とする請求項２５に記載の方法。
  28. 前記バリア層に接続されたソースとドレインとを形成するステップをさらに備え、前記ソースと前記ドレインは、前記バリア層を通って前記バッファ層内に延在することを特徴とする請求項１８乃至２７のいずれか１項に記載の方法。
  29. 前記バリア層上に誘電材料を堆積するステップをさらに備えることを特徴とする請求項１８乃至２８のいずれか１項に記載の方法。
JP2013132779A 2012-06-27 2013-06-25 再成長構造を用いたｉｉｉ族窒化物トランジスタ Expired - Fee Related JP6335444B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/535,127 2012-06-27
US13/535,127 US8975664B2 (en) 2012-06-27 2012-06-27 Group III-nitride transistor using a regrown structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017243108A Division JP6554530B2 (ja) 2012-06-27 2017-12-19 再成長構造を用いたｉｉｉ族窒化物トランジスタ

Publications (3)

Publication Number Publication Date
JP2014011462A JP2014011462A (ja) 2014-01-20
JP2014011462A5 JP2014011462A5 (ja) 2016-07-14
JP6335444B2 true JP6335444B2 (ja) 2018-05-30

Family

ID=49754231

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013132779A Expired - Fee Related JP6335444B2 (ja) 2012-06-27 2013-06-25 再成長構造を用いたｉｉｉ族窒化物トランジスタ
JP2017243108A Expired - Fee Related JP6554530B2 (ja) 2012-06-27 2017-12-19 再成長構造を用いたｉｉｉ族窒化物トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017243108A Expired - Fee Related JP6554530B2 (ja) 2012-06-27 2017-12-19 再成長構造を用いたｉｉｉ族窒化物トランジスタ

Country Status (4)

Country Link
US (1) US8975664B2 (ja)
JP (2) JP6335444B2 (ja)
DE (1) DE102013010487A1 (ja)
TW (1) TWI610438B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5966301B2 (ja) 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
CN104037212B (zh) * 2013-03-05 2019-03-22 首尔半导体株式会社 氮化物半导体元件及其制造方法
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
JP6212124B2 (ja) * 2013-08-30 2017-10-11 国立研究開発法人科学技術振興機構 ＩｎＧａＡｌＮ系半導体素子
EP3235005A4 (en) * 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
TWI569439B (zh) * 2015-03-31 2017-02-01 晶元光電股份有限公司 半導體單元
CN106298903A (zh) * 2015-05-18 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
TWI563654B (en) * 2015-08-26 2016-12-21 Globalwafers Co Ltd Enhancement-Mode High-Electron-Mobility Transistor Structure
JP6746887B2 (ja) * 2015-09-16 2020-08-26 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
US10068976B2 (en) * 2016-07-21 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Enhancement mode field-effect transistor with a gate dielectric layer recessed on a composite barrier layer for high static performance
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
TWI661555B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
TWI726282B (zh) * 2019-02-19 2021-05-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN111668302B (zh) * 2019-03-08 2023-03-14 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11335797B2 (en) 2019-04-17 2022-05-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN110676316B (zh) * 2019-09-20 2023-04-11 中国电子科技集团公司第十三研究所 增强型场效应晶体管
US11658233B2 (en) * 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
JP7262379B2 (ja) * 2019-12-16 2023-04-21 株式会社東芝 半導体装置
CN111463259B (zh) * 2020-03-10 2022-09-13 安徽长飞先进半导体有限公司 高电子迁移率场效应晶体管及其制备方法
CN111668101B (zh) * 2020-06-03 2022-07-01 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
DE112021003124T5 (de) * 2020-06-04 2023-03-16 Mitsubishi Electric Corporation Halbleitereinheit
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
WO2022124868A1 (ko) * 2020-12-11 2022-06-16 경북대학교 산학협력단 고전자이동도 트랜지스터 및 그 제조방법
CN113113478B (zh) * 2021-03-01 2022-10-04 西安电子科技大学 基于欧姆再生长的GaN基射频功率器件及其制备方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
KR102535264B1 (ko) * 2021-12-09 2023-05-26 울산대학교 산학협력단 고전자 이동성 트랜지스터의 제조방법
WO2023239942A1 (en) * 2022-06-10 2023-12-14 The Board Of Trustees Of The Leland Stanford Junior University Passivation and high temperature oxidation of iridium oxide schottky contacts for iii-nitride devices

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2006286698A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電子デバイス及び電力変換装置
EP2312635B1 (en) * 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
JP5100002B2 (ja) * 2005-12-14 2012-12-19 新日本無線株式会社 窒化物半導体装置
JP5087240B2 (ja) * 2006-06-28 2012-12-05 新日本無線株式会社 窒化物半導体装置の製造方法
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
JP2008153330A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
JP2008270794A (ja) 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008288405A (ja) * 2007-05-18 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010103478A (ja) * 2008-09-25 2010-05-06 Panasonic Corp 窒化物半導体装置及びその製造方法
US8754496B2 (en) 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
WO2010151721A1 (en) 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8748244B1 (en) * 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
KR20130004760A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 파워소자 및 이의 제조방법
DE112011105988B4 (de) 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren

Also Published As

Publication number Publication date
TW201405823A (zh) 2014-02-01
JP2018082192A (ja) 2018-05-24
TWI610438B (zh) 2018-01-01
US20140001478A1 (en) 2014-01-02
JP6554530B2 (ja) 2019-07-31
US8975664B2 (en) 2015-03-10
DE102013010487A1 (de) 2014-01-02
JP2014011462A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
US9054167B2 (en) High electron mobility transistor structure and method
US20130320349A1 (en) In-situ barrier oxidation techniques and configurations
US9508807B2 (en) Method of forming high electron mobility transistor
JP2013247363A (ja) 電荷誘導層を有するｉｉｉ族窒化物トランジスタ
KR101697825B1 (ko) Hemt 디바이스를 위한 측벽 패시베이션
US8946779B2 (en) MISHFET and Schottky device integration
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US20050258451A1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US9112010B2 (en) Nitride-based semiconductor device
US11316038B2 (en) HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
JP6510815B2 (ja) ドープされた窒化ガリウム高電子移動度トランジスタ
JP6279294B2 (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
US20170309712A1 (en) Semiconductor device and method for manufacturing the semiconductor device
US20180358359A1 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
US20230261099A1 (en) Semiconductor device, semiconductor module, and wireless communication apparatus
US10424659B1 (en) High electron mobility transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees