TWI512831B - 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體 - Google Patents

氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體 Download PDF

Info

Publication number
TWI512831B
TWI512831B TW097120497A TW97120497A TWI512831B TW I512831 B TWI512831 B TW I512831B TW 097120497 A TW097120497 A TW 097120497A TW 97120497 A TW97120497 A TW 97120497A TW I512831 B TWI512831 B TW I512831B
Authority
TW
Taiwan
Prior art keywords
nitride
layer
group iii
gate
iii nitride
Prior art date
Application number
TW097120497A
Other languages
English (en)
Other versions
TW200913077A (en
Inventor
Chang Soo Suh
Umesh K Mishra
Original Assignee
Univ California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ California filed Critical Univ California
Publication of TW200913077A publication Critical patent/TW200913077A/zh
Application granted granted Critical
Publication of TWI512831B publication Critical patent/TWI512831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Description

氮化鎵P型/氮化鋁鎵/氮化鋁/氮化鎵增強型場效電晶體
本發明關於一種改良式增強型場效電晶體(FET)。
本申請案主張律師檔案號碼第30794.229－US－P1(2006－575－1)號，標題為"P－GaN/AlGaN/AlN/GaN ENHANCEMENT－MODE FIELD EFFECT TRANSISTOR"之由Chang Soo Suh與Umesh K.Mishra於2007年6月1日申請之共同待審且一般讓渡之美國臨時專利申請案序列號第60/941,580號之35 U.S.C.第119(e)節下的權利，該申請案以引用方式併入本文。
本申請案係關於下列共同待審且一般讓渡之申請案：律師檔案號碼第30794.107－US－U1(2003－177)號，標題為"GaN/AlGaN/GaN DISPERSION－FREE HIGH ELECTRON MOBILITY TRANSISTORS"之由Likun Shen、Sten J.Heikman與Umesh K.Mishra於2004年10月12日申請之美國新型專利申請案序列號第10/962,911號，該申請案主張律師檔案號碼第30794.107－US－P1(2003－177)號，標題為"GaN/AlGaN/GaN DISPERSION－FREE HIGH ELECTRON MOBILITY TRANSISTORS"之由Likun Shen、Sten J.Heikman與Umesh K.Mishra於2003年10月10日申請之美國臨時專利申請案序列號第60/510,695號之35 U.S.C.第119(e)節下的權利；律師檔案號碼第30794.148－US－U1(2006－107－2)號，標題為"N－POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT－MODE FIELD EFFECT TRANSISTOR"之由Siddharth Rajan、Chang Soo Suh、James S.Speck與Umesh K.Mishra於2006年9月18日申請之美國專利申請案序列號第11/523,286號，該申請案主張律師檔案號碼第30794.148－US－P1(2006－107－1)號，標題為"N－POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT－MODE FIELD EFFECT TRANSISTOR"之由Siddharth Rajan、Chang Soo Suh、James S.Speck與Umesh K.Mishra於2005年9月16日申請之美國臨時專利申請案序列號第60/717,996號的優先權；律師檔案號碼第30794.157－US－U1(2006－129)號，標題為"FLUORINE TREATMENT TO SHAPE THE ELECTRIC FIELD IN ELECTRON DEVICES,PASSIVATE DISLOCATIONS AND POINT DEFECTS,AND ENHANCE THE LUMINESCENCE EFFICIENCY OF OPTICAL DEVICES"之由Tomas Palacios、Likun Shen與Umesh K.Mishra於2006年11月15日申請之美國專利申請案序列號第11/599,874號，該申請案主張律師檔案號碼第30794.157－US－P1(2006－129)號，標題為"FLUORINE TREATMENT TO SHAPE THE ELECTRIC FIELD IN ELECTRON DEVICES,PASSIVATE DISLOCATIONS AND POINT DEFECTS,AND ENHANCE THE LUMINESCENCE EFFICIENCY OF OPTICAL DEVICES"之由Tomas Palacios、Likun Shen與Umesh K.Mishra於2005年11月15日申請之美國臨時專利申請案序列號第60/736,628號之35 U.S.C.第119(e)節下的權利；律師檔案號碼第30794.186－US－U1(2007－668)號，標題為"POLARIZATION INDUCED TUNNEL JUNCTION"之由Michael Grundmann與Umesh K.Mishra於2007年6月25日申請之美國新型專利申請案序列號第11/768,105號，該申請案主張律師檔案號碼第30794.186－US－P1(2007－668)號，標題為"POLARIZATION INDUCED TUNNEL JUNCTION"之由Michael Grundmann與Umesh K.Mishra於2006年6月23日申請之美國臨時專利申請案序列號第60/815,944號之35 U.S.C.第119(e)節下的優先權；律師檔案號碼第30794.215－US－U1(2007－269)號，標題為"N－FACE HIGH ELECTRON MOBILITY TRANSISTORS WITH LOW BUFFER LEAKAGE AND LOW PARASITIC CAPACITANCE"之由Umesh K.Mishra、Yi Pei、Siddharth Rajan與Man Hoi Wong於2008年3月31日申請之美國新型專利申請案序列號第12/059,902號，該申請案主張律師檔案號碼第30794.215－US－P1(2007－269－1)號，標題為"N－FACE HIGH ELECTRON MOBILITY TRANSISTORS WITH LOW BUFFER LEAKAGE AND LOW PARASITIC CAPACITANCE"之由Umesh K.Mishra、Yi Pei、Siddharth Rajan與Man Hoi Wong於2007年3月29日申請之美國臨時專利申請案序列號第60/908,914號之35 U.S.C.第119(e)節下的優先權；律師檔案號碼第30794.226－US－U1(2006－518)號，標題為"A METHOD TO FABRICATE III－N FIELD EFFECT TRANSISTORS USING ION IMPLANTATION WITH REDUCED DOPANT ACTIVATION AND DAMAGE RECOVERY TEMPERATURE"之由Lee S.McCarthy、Umesh K.Mishra、Felix Recht與Tomas Palacios於2008年3月10日申請之美國臨時專利申請案序列號第12/045,561號，該申請案主張律師檔案號碼第30794.226－US－P1(2006－518－1)號，標題為"A METHOD TO FABRICATE III－N FIELD EFFECT TRANSISTORS USING ION IMPLANTATION WITH REDUCED DOPANT ACTIVATION AND DAMAGE RECOVERY TEMPERATURE"之由Lee S.McCarthy、Umesh K.Mishra、Felix Recht與Tomas Palacios於2007年3月9日申請之美國臨時專利申請案序列號第60/894,124號之35 U.S.C.第119(e)節下的優先權；以及律師檔案號碼第30794.228－US－U1(2006－648)號，標題為"POLARIZATION－INDUCED BARRIERS FOR N－FACE NITRIDE－BASED ELECTRONICS"之由Umesh K.Mishra、Tomas Palacios與Man Hoi Wong於2008年3月27日申請之美國新型專利申請案序列號第12/127,661號，該申請案主張律師檔案號碼第30794.228－US－P1(2006－648－1)號，標題為"POLARIZATION－INDUCED BARRIERS FOR N－FACE NITRIDE－BASED ELECTRONICS"之由Umesh K.Mishra、Tomas Palacios與Man Hoi Wong於2007年3月24日申請之美國臨時專利申請案序列號第60/940,052號之35 U.S.C.第119(e)節下的優先權； 該等申請案之全部係以引用方式併入本文。
(注意：本申請案引用如由方括弧內之一個或一個以上之參考數字(例如，[x])在整份說明書中所指示之許多不同公告案。根據此等參考數字排序之此等不同公告案之一列表可見諸於以下標題為"參考文獻"之章節。此等公告案中之每一公告案係以引用方式併入本文。)
基於氮化鎵(GaN)技術之增強型(E型)或常閉裝置在(例如)控制電路之整合中及功率切換應用中之常閉裝置之附加安全性之各種應用愈來愈引人注意。增強型操作一般係使用藉由蝕刻掉閘極區域下之某些氮化鋁鎵直到耗盡所有電荷為止[1]或藉由以氟化物為主之電漿曝露閘極下之氮化鋁鎵直到負電荷固定氟離子遮蔽通道中之所有電荷為止[2]的氮化鋁鎵/氮化鎵緩衝結構來實現。此等裝置因需要閘極凹陷蝕刻或電漿處理之程序而遭受臨限電壓不一致性與可重複性。同時，此等裝置因低肖特基(Schottky)阻障而具有低肖特基閘極導通電壓(其至多2 V)。若需要1 V之臨限電壓，則此等裝置保有1 V之最大調變。由於高功率切換應用為求閘極信號雜訊免疫性需要1 V以上之臨限電壓，故而增加閘極導通電壓係十分重要。
閘極下之氮化鎵P型阻障的利用[3,4]耗盡通道並將閘極導通電壓增加至3 V，而使其對高功率應用具有吸引力。然而，此類場效裝置遭受高接通電阻。本發明試圖降低接通電阻。
為克服上述先前技術中之限制及克服閱讀並瞭解本說明書後將變得明白之其他限制，本發明揭示一種具有高閘極導通之一氮化鎵P型覆蓋層加上低接通電限之一氮化鋁(AlN)中間層的新穎增強型高電子遷移率電晶體(HEMT)結構。
在閘極之下，此電晶體具有一氮化鎵P型/氮化鋁鎵/氮化鋁/氮化鎵磊晶層結構。氮化鎵P型層之高阻障在零閘極偏壓之下耗盡於氮化鋁/氮化鎵界面處之電子氣體，並同時增加閘極導通電壓。此外，改變氮化鋁鎵層之鋁(Al)組成及厚度控制廣範圍上之臨限電壓。
在存取及接點區域之下，磊晶層係氮化鋁鎵/氮化鋁/氮化鎵。在不具有氮化鎵P型之高阻障的情況下，氮化鋁鎵及氮化鋁層中之極化場允許電荷薄片於氮化鋁/氮化鎵界面處形成，因而導致低接通電阻。接通電阻因與氮化鋁鎵/氮化鎵界面處之2DEG之遷移率相比於氮化鋁/氮化鎵界面處之2DEG電荷之增加的遷移率而進一步降低。尤其在期望高臨限電壓時，需要氮化鋁層保持低接通電阻。因為可在廣範圍上控制臨限電壓同時保持低接通電阻，所以可使用此裝置作為用於不同應用的常閉或增強型FET。使用高氮化鎵P型阻障來降低閘極下之電子總量的構想加上使用氮化鋁中間層來降低接通電阻的構想係此裝置的基本原理。
本發明揭示一種製造場效電晶體之方法，其包含使用III 族氮化物阻障層來控制電晶體之閘極的臨限電壓並將二維電子氣體(2DEG)侷限於電晶體之通道層；以及使用介於2DEG與III族氮化物阻障層間之III族氮化物中間層的極化感應電場來感應與不具有III族氮化物中間層之情況下相比較大的2DEG電荷密度，從而降低電晶體之接通電阻並與臨限電壓無關地控制接通電阻。
該方法可進一步包含選擇III族氮化物阻障層之厚度與材料組成以獲得電晶體之所需臨限電壓，其中III族氮化物阻障層之厚度實質上不降低電晶體之接通電阻。
III族氮化物阻障層可係氮化鋁鎵，且材料組成可係鋁含量，而電晶體可係增強型高電子遷移率電晶體(HEMT)。
可選擇厚度及材料組成以獲得1V或更大的臨限電壓。獲得之臨限電壓可係至少1V且接通電阻可對應超過7×1012 cm－2 之2DEG中之電荷密度或允許超過0.3 A/mm之2DEG中之電流密度。可選擇厚度及組成以最大化臨限電壓。
該方法可進一步包含使用介於閘極與III族氮化物阻障層間之III族氮化物P型覆蓋層之厚度以增加電晶體之閘極的閘極導通，其中III族氮化物P型層耗盡零閘極偏壓下之閘極下的2DEG。閘極導通可係至少3 V。
該方法可進一步包含從電晶體之接點區域與存取區域之中及之下移除III族氮化物P型覆蓋層，其中III族氮化物阻障層之厚度係小於不具有III族氮化物阻障層之電晶體中之III族氮化物阻障層之厚度。該電晶體可係一增強型HEMT，其中III族氮化物阻障層係氮化鋁鎵且III族氮化物 P型層係氮化鎵P型。
本發明進一步揭示一種以氮化物為主之增強型高電子遷移率電晶體(HEMT)，其包含：一III族氮化物通道層，其具有用於容納二維電子氣體(2DEG)之通道位能，其中2DEG具有電阻；一III族氮化物阻障層，其具有用於將2DEG侷限在通道層中之定位及阻障位能，其中阻障層之極化係數係大於通道層之極化係數；一III族氮化物中間層，其介於阻障層與通道層之間，其中III族氮化物中間層具有高於阻障層之極化係數的極化係數；一源極，其用於將電流供應至2DEG；一汲極，其用於供應輸出電流，其中電流從源極，經過2DEG且接著流至汲極以產生輸出電流；一閘極，其用於控制流經2DEG之電流；以及一P型III族氮化物層，其介於III族氮化物阻障層與閘極之間用於耗盡零偏壓下之閘極下的2DEG。
HEMT可進一步包含III族氮化物阻障層之厚度及材料組成，其中選擇厚度及材料組成以獲得HEMT之所需臨限電壓。HEMT可進一步包含P型III族氮化物層之厚度，其中選擇P型III族氮化物層之厚度以獲得3 V或更大之閘極的導通電壓。III族氮化物阻障層之厚度可實質上不降低HEMT之接通電阻或2DEG之電阻。
可選擇III族氮化物阻障之厚度及材料組成以獲得至少1V之臨限電壓及超過7×1012 cm－2 之2DEG之電荷密度或2DEG中之電流密度係超過0.3 A/mm。
HEMT可進一步包含介於源極與閘極間之第一存取區域 及介於汲極與閘極間之第二存取區域，其中P型III族氮化物層不出現在源極、汲極、第一存取區域及第二存取區域之下；以及III族氮化物阻障層之厚度係小於不具有III族氮化物中間層之HEMT中之III族氮化物阻障層之厚度。
III族氮化物阻障層可係氮化鋁鎵，材料組成可係鋁含量，且III族氮化物中間層可係氮化鋁。氮化鋁之厚度可薄到足以使氮化鋁因與阻障層及通道層晶格失配而不鬆弛但卻應變，或氮化鋁之厚度可係小於20 nm。III族氮化物中間層可介接III族氮化物阻障層與III族氮化物通道層。通道層可係氮化鎵而P型III族氮化物層可係氮化鎵P型。
在較佳具體實施例之以下描述中，參考形成本發明之一部分的附圖，並在附圖中藉由說明顯示其中可實施本發明的一特定具體實施例。應瞭解，可利用其他具體實施例並可進行結構變化而不脫離本發明之範疇。
技術說明
本發明包含一種具有氮化鎵P型覆蓋層與氮化鋁中間層之裝置結構，其不具有見諸於上文提及裝置的缺點。此裝置100之結構係顯示於圖1(a)中。在閘極102之下，磊晶層堆疊(從頂部至底部)包含氮化鎵P型104、Alx Ga1－x N 106(其中0<x<1)、氮化鋁108與氮化鎵緩衝110。氮化鎵P型104層之高阻障完全耗盡於閘極102(在零閘極偏壓下，參見圖1(a))下之界面116(介於氮化鋁108與氮化鎵緩衝110之間)之部分114的電子氣體112，降低閘極洩漏，且同時增加閘極 導通電壓(達至少3V)。此外，改變氮化鋁鎵106層之鋁組成及厚度控制廣範圍上之臨限電壓。
圖1(b)係穿透閘極102下之增強型裝置100之層104至110的能帶圖(其顯示導電帶EC 、價帶EV 與費米(Fermi)能階EF )，其中二維電子氣體(2DEG)112係在零偏壓下之閘極102下耗盡，距離＝0對應氮化鎵層P型104之表面104a並指示層104至110之位置。圖1(b)說明一種製造增強型電晶體之方法，其包含使用介於第二阻障層106與閘極102間之一個或一個以上之第一阻障層104(其位於距離＝0之表面上)以提升在介於通道110與閘極間之區域中的位能EC (或產生高阻障104b)，使得通道110之位能EC (或通道位能)係大於零閘極偏壓下之電晶體之費米能階EF ，從而從閘極102下之通道110之部分114耗盡2DEG 112(或排除/耗盡電荷)。
在存取區域118與接點區域120、122下，磊晶層(從頂部至底部)係氮化鋁鎵106、氮化鋁108與氮化鎵緩衝110。蝕刻掉此等區域118、120、122中之氮化鎵P型104因極化場而在存取區域118與接點區域120、122下之界面116(介於氮化鋁108與氮化鎵緩衝110之間)之部分124、126感應高電子密度112(高達至少7至8 e12 cm－2 )。閘極102下之2DEG 112(未顯示)係在正向偏壓閘極102(未顯示)時感應，同時在存取區域118中之電荷112係始終存在(圖1(b))。
圖1(c)係顯示能帶圖(其顯示EC 、EV 與費米能階EF )成穿過存取區域118及接點區域120、122下之增強型裝置100之層106至110之距離之函數以及2DEG 112之電子總量112a成 距離之函數的曲線圖，其中移除氮化鎵P型104c感應2DEG 112之電荷密度112a，距離＝0對應於氮化鋁鎵層106之表面106a並指示層106至110之位置。圖1(c)說明一種使用介於2DEG 112與第二阻障106間之III族氮化物中間層108以降低電晶體100之接通電阻的方法。極化感應電位阻障108a(其係III族氮化物中間層108之位能EC )降低電子總量112a(且因此2DEG)與阻障106的重疊，從而以阻障層106降低合金散射及/或與不具有III族氮化物層108相比增加電荷112之遷移率。與極化感應電位阻障108a相關聯之極化感應電場感應比不具有氮化鋁層108之情況下可能之電子總量大的電子總量112a。
圖1(a)亦說明源極至閘極距離LSG 128、閘極長度LG 130與閘極至汲極距離LGD 132。
圖2(a)顯示對於5%、10%、15%與20%之氮化鋁鎵106之鋁含量之圖1(a)之裝置結構之氮化鋁鎵厚度對臨限電壓的曲線圖(計算值)，且圖2(b)顯示該結構之薄片電荷對氮化鋁鎵厚度的曲線圖(計算值)，其中在高臨限電壓所需之氮化鋁鎵厚度下(例如，20%之鋁含量及10 nm之氮化鋁鎵厚度)薄片電荷密度高(大約7至8×1012 cm－2 )。插圖200顯示用以測量圖2(a)之資料的氮化鎵P型202/氮化鋁鎵204/氮化鋁206/氮化鎵208層結構，而插圖210顯示用以測量圖2(b)之資料的氮化鋁鎵204/氮化鋁206/氮化鎵208層結構。
圖2(a)顯示改變氮化鋁鎵106層之鋁組成及厚度如何在寬廣範圍內控制臨限電壓。
由於此等裝置100中之臨限電壓係受磊晶結構104至110的控制，因而其不受處理影響。
圖3至6係具有如圖1(a)中說明之磊晶結構，但具有源極至閘極距離LSG ＝0.5 μm、閘極長度LG ＝＝0.6 μm及閘極至汲極距離LGD ＝2.3 μm之裝置效能的曲線圖。圖3顯示在VGS ＝3V時IDS ~0.55 A/mm，圖4顯示峰值gm ~250 mS/mm，圖5顯示ft ~20 GHz且fMAX ~38 GHz，以及圖6顯示脈衝IV曲線中之扭折，其可能因在氮化鎵P型/氮化鋁鎵界面之陷阱導致。
圖7係由MOCVD生長之裝置結構之一範例之與氮化鋁鎵層106之厚度成函數關係之測量VTH ，其中氮化鎵P型層104係10 nm厚，氮化鋁鎵層106係10 nm或12 nm厚且氮化鋁層108係0.6 nm厚。
圖8至11係使用圖1之結構所製造之裝置之各種參數的測量，其中圖8顯示閘極導通且閘極正向電流在VGS ＝3 V時係低於1 mA/mm，圖9顯示即使(就經處理而具有LSG ＝0.6 μm，LG ＝0.6 μm且LGD ＝2.3 μm之裝置而言)VDG 在範圍60至80 V中閘極洩漏仍低於1 mA/m而圖10至11顯示不具有場板 之LSD 的崩潰電壓~900 V(其中在圖11中LG ＝LSG ＝0.6 μm)。
圖12(a)係氮化鎵P型/氮化鋁鎵/氮化鎵結構之氮化鋁鎵厚度對臨限電壓的曲線圖(計算)，且圖12(b)係該結構之薄片電荷對氮化鋁鎵厚度的曲線圖(計算)，其中插圖1200顯示用以測量圖12(a)之資料的氮化鎵P型1202/氮化鋁鎵1204/氮化鎵1206層結構，插圖1208顯示用以測量圖12(b)之資料的氮化鋁鎵1204/氮化鎵1206層結構，資料係針對20%、15%、10%與5%之氮化鋁鎵1204之鋁含量來測量，其中在高臨限電壓所需之氮化鋁鎵厚度下(例如，20%之鋁含量及10 nm之氮化鋁鎵厚度)薄片電荷密度係非常低(大約4至5 e12 cm－2 )。
儘管不具有氮化鋁108層之增強型裝置係可能的，然而在高臨限電壓下此類裝置將因需要大氮化鋁鎵106厚度而遭受高接通電阻，如圖12(a)與12(b)中顯示。然而，具有氮化鋁108層，可因氮化鋁108層中之高極化場而獲得具有高臨限電壓與低存取電阻的裝置100，如圖2(a)中顯示。
不具有氮化鋁層之具體實施例
圖13顯示製造於由RF電漿輔助分子束磊晶所生長之材料上的HEMT或FET裝置1300，其包含由氮化鋁鎵層1306侷限於氮化鎵層1304中的2DEG 1302，以及介於氮化鋁鎵層1306與閘極1310之間的氮化鎵P型層1308。Six Ny 1312係沈積於閘極1310與源極1318間及閘極1310與汲極1320間之存取區域1314、1316中(且部分於源極1318與汲極1320上)。就裝置1300而言，LSG ＝0.7 μm，LG ＝0.7 μm且LGD ＝2.0 μm。於10 nm厚氮化鎵P型層1308中鎂摻雜濃度係大約1×1018 而Al0.22 Ga0.78 N層1306之厚度係12 nm。在源極1318與汲極區域1320中之氮化鎵P型1308係使用自我對準乾式蝕刻在歐姆金屬沈積之前蝕刻掉，同時在存取區域1314、1316中之氮化鎵P型係使用歐姆接點與閘極電極作為遮罩來蝕刻掉。160 mS/mm之峰值gm 係達到1.4 V之VGS ，臨限電壓係~0.5 V，且在VGS ＝3V時最大值IDS ~300 mA/mm，如圖14中顯示。閘極二極體之3 V導通係比標準肖特基閘極高大約1 V，如圖15中顯示。
裝置1300之DC、80 μs與200 ns脈衝I－V輸出特性係顯示於圖16中。裝置之最大輸出電流在氮化鎵P型閘極E型HEMT之間係最高記錄。可能因氮化鎵P型/氮化鋁鎵界面中之陷阱所導致之脈衝I－V中之扭折(圖16)目前正在調查中。因此，裝置表現12 GHz之fT 及35 GHz之fmax ’其係低於具有相似尺寸之耗盡型(D型)裝置之fT 及fmax (圖17)。在具有含淨負極化電荷之氮化鎵/氮化鋁鎵界面之其他以氮化鎵為主的HEMT中觀察並解釋相似行為[5]。相似解釋之應用目前亦正在評估中。
為實現具有1 V之臨限電壓及高電流密度之氮化鎵P型閘極裝置，計算指示因臨限電壓與存取電阻間之折衷而需要氮化鋁中間層，如圖12(a)、圖12(b)、圖2(a)與圖2(b)中顯示。在不具有氮化鋁中間層之情況下，可實現1 V之臨限電壓，然而裝置將因高存取電阻而表現極低電流(圖12(a)及圖12(b))。在具有氮化鋁中間層之情況下，可以低許多 之存取電阻實現1 V之臨限電壓(圖2(a)與圖2(b))。比較(例如)圖12(b)中之4×1012 cm－2 之最大2DEG密度與圖2(b)中之7 x 1012 cm－2 之最大2DEG密度。因此，本發明可發展具有至少1 V之臨限電壓與高電流密度之氮化鎵P型/氮化鋁鎵/氮化鋁/氮化鎵E型HEMT，例如閘極導通電壓為至少3 V，而最大輸出電流超過0.3 A/mm。
程序步驟
圖18係說明一種製造E型場效電晶體1800(如HEMT)之方法的流程圖。該方法包含下列步驟中之一者或一者以上：圖18(a)說明於氮化鎵層1804上沈積氮化鋁中間層1802(其中氮化鎵1804係用於容納2DEG 1804a)，於氮化鋁層1802上沈積氮化鋁鎵層1806，以及於氮化鋁鎵層1806上沈積氮化鎵P型層1808的步驟。可選擇III族氮化物阻障層1806之厚度1806a與材料組成(例如，鋁含量)以獲得HEMT之所需臨限電壓VTH ，其中厚度1806a實質上不降低HEMT之接通電阻或2DEG 1804a之電阻。可選擇III族氮化物阻障1806之厚度1806a以獲得至少1V之臨限電壓及超過7×1012 cm－2 之2DEG 1804a之電荷密度或2DEG 1804a中之電流密度係超過0.3 A/mm。可選擇P型III族氮化物層1808之厚度1808a以獲得3 V或更大之閘極的導通電壓。
圖18(b)說明蝕刻氮化鎵P型1808中之接點窗口1810、1812之步驟。
圖18(c)說明分別在窗口1810、1812中，氮化鋁鎵1806上沈積源極S與汲極D接點並退火接點S與D以形成歐姆接點S 與D之步驟。
圖18(d)說明在氮化鎵P型層1808上沈積閘極G之步驟。
圖18(e)說明蝕刻存取區域1814、1816中之氮化鎵P型1808以實現裝置1800之步驟。圖18(e)說明一種以氮化物為主之E型HEMT或場效電晶體(FET)1800，其包含：一III族氮化物通道層1804，其具有用於容納2DEG 1804a之通道位能；一III族氮化物阻障層1806，其具有用於將2DEG 1804a侷限在通道層中之定位及阻障位能，其中阻障層1806之極化係數係大於通道層1804之極化係數；一III族氮化物中間層1802，其介於阻障層1806與通道層1804之間，其中III族氮化物中間層1802具有厚度1802a及大於高於通道層1804之極化係數的極化係數；一源極S，其用於將電流供應至2DEG 1804a；一汲極D，其用於供應輸出電流，其中電流從源極S，經過2DEG 1804a且接著流至汲極D以產生輸出電流；一閘極G，其用於控制流經2DEG 1804a之電流；以及一P型III族氮化物層1808，其介於阻障層1806與閘極G之間並具有厚度1808a以提升介於通道1804與閘極G間之區域中之位能用於能耗盡1818零偏壓下之閘極G下的2DEG 1804a。
HEMT可進一步包含介於源極S與閘極G間之第一存取區域1814及介於汲極D與閘極G間之第二存取區域1816，其中P型氮化物層1808不出現在源極S、汲極D、第一存取區域1814及第二存取區域1816之下。III族氮化物阻障層1806之厚度1806a可小於不具有III族氮化物中間層1808之HEMT 中之III族氮化物阻障層1806之厚度1806a。
阻障層1806可為氮化鋁鎵且中間層1802可為氮化鋁。氮化鋁層1802之厚度1802a可薄到足以使氮化鋁因與阻障層1806及通道層1804晶格失配而不鬆弛但卻應變，(例如)厚度1802a可係小於20 nm。氮化鋁中間層1802可介接阻障層1806與通道層1804。
圖18(f)說明在存取區域1814、1816中且部分在接點S與D上沈積SiNx 鈍化層之步驟。
圖19係說明一種製造場效電晶體之方法的流程圖，該方法包含下列步驟中之一者或一者以上：步驟1900代表使用III族氮化物阻障層之厚度以控制電晶體的閘極之臨限電壓並將2DEG侷限於電晶體之通道層中的步驟。該步驟可包含選擇III族氮化物阻障層之厚度與材料組成以獲得電晶體之所需臨限電壓，其中III族氮化物阻隙層之厚度實質上不降低電晶體之接通電阻，或實質上降低2DEG電阻。III族氮化物阻障層可係氮化鋁鎵，且材料組成可係鋁含量，而電晶體可係E型HEMT。可選擇厚度及材料組成以獲得1V或更大的臨限電壓，或最大化臨限電壓。獲得之臨限電壓可係至少1V且接通電阻可對應超過7 x 1012 cm－2 之2DEG中之電荷密度或允許超過0.3 A/mm之2DEG中之電流密度。
步驟1902代表使用2DEG與III族氮化物阻障層間之III族氮化物中間層之極化感應電場以感應與不具有III族氮化物中間層相比較大2DEG電荷密度，從而降低電晶體之接通 電阻並與臨限電壓無關地控制接通電阻。可選擇III族氮化物阻障層之厚度與組成以與2DEG之電阻或電荷密度或電晶體之接通電阻無關地(或在不影響2DEG之電阻或電荷密度或電晶體之接通電阻之情況下)最大化臨限電壓。極化感應電場之大小係與III族氮化物阻障層之厚度成比例，即，極化感應電場隨氮化鋁層之厚度增加而增加。
步驟1904代表使用介於閘極與III族氮化物阻障層間之III族氮化物P型覆蓋層之厚度以增加電晶體之閘極的閘極導通之步驟，其中III族氮化物P型層耗盡零閘極偏壓下之閘極下的2DEG。閘極導通可係至少3 V。
步驟1906代表從電晶體之接點區域與存取區域移除III族氮化物P型覆蓋層之步驟，其中III族氮化物阻障層之厚度係小於不具有III族氮化物阻障層之電晶體中之III族氮化物阻障層之厚度。
步驟1908代表獲得電晶體(例如，增強型HEMT，其中III族氮化物阻障層係氮化鋁鎵且III族氮化物P型層係氮化鎵P型)之步驟。
可能的修改及變更
在閘極電極102下(且在P型層104之上)插入絕緣物(SiX OY 、SiX NY 、AlX OY 之任意組合及/或任何其他絕緣物，其厚度範圍從0.1至5000)可進一步降低閘極洩漏並增加閘極導通。
此外，氮化鎵P型104及/或氮化鎵緩衝110層可分別由氮化鋁鎵銦P型與氮化鋁鎵銦取代。
同時，氮化鎵P型104、氮化鋁鎵106與氮化鋁108層不必為突然的，因為其可為逐漸漸變的(就鋁組成而言)。
藉由增加存取區域118中之氮化鋁鎵106之厚度(在蝕刻掉閘極下之某些氮化鋁鎵後藉由重新生長存取區域118中之氮化鋁鎵或藉由選擇性重新生長閘極下之氮化鎵P型104)可進一步降低接通電阻(或存取電阻)。藉由以施體物種離子植入存取區域亦可降低接通電阻。此二個方法可一起或單獨使用。
在本揭示內容全文中，氮化(鋁、鎵、銦)、氮化鋁鎵銦及III族氮化物指III族氮化物化合物。接通電阻指整個裝置之電阻，且存取電阻僅指存取區域之電阻。存取區域係介於接點與閘極區域之間。其在閘極之每一側上延伸至接點。
參考文獻
下列參考文獻係以引用方式併入本文：[1]W.B.Lanford等人，Electronics Letters，第41卷，第449頁(2005)。
[2]Y.Cai等人，IEEE Electron Device Letters，第26卷，第435頁(2005)。
[3]X.Hu等人，"Enhancement Mode AlGaN/GaN HFET with selectively grown pn junction gate"，Electronics Letters，第36卷，第753頁(2000)。
[4]N.Tsuyukuchi等人，"Low leakage current Enhancement Mode AlGaN/GaN Heterostructure Field Effect Transistor using p－type gate contact"，Japanese Journal of Applied Physics 45(11)，L319至L321(2006)。
[5]S.Rajan等人，32nd ISCS(2005)。
結論
此總結本發明之較佳具體實施例之描述。出於說明及描述目的，已呈現本發明之一個或一個以上之具體實施例之前述描述。不希望其詳盡無遺或要將本發明限於所揭示的精確形式。根據以上教導，可能進行許多修改及變更。本發明之範疇並非受限於此一詳細描述，而是受隨附申請專利範圍的限制。
100‧‧‧增強型裝置/電晶體
102‧‧‧閘極
104‧‧‧氮化鎵P型/第一阻障層/磊晶結構/氮化鎵P型層
104a‧‧‧表面
104b‧‧‧高阻障
104c‧‧‧氮化鎵P型
106‧‧‧氮化鋁鎵(Alx Ga1－x N)/第二阻障層/磊晶結構/氮化鋁鎵層
106a‧‧‧表面
108‧‧‧氮化鋁/III族氮化物中間層/磊晶結構
108a‧‧‧極化感應電位阻障
110‧‧‧氮化鎵緩衝/層/通道/磊晶結構
112‧‧‧二維電子氣體(2DEG)/高電子密度/電荷
112a‧‧‧電子總量/電荷密度
114‧‧‧部分
116‧‧‧界面
118‧‧‧存取區域
120‧‧‧接點區域
122‧‧‧接點區域
124‧‧‧部分
126‧‧‧部分
128‧‧‧源極至閘極距離LSG
130‧‧‧閘極長度LG
132‧‧‧閘極至汲極距離LGD
200‧‧‧插圖
202‧‧‧氮化鎵P型
204‧‧‧氮化鋁鎵
206‧‧‧氮化鋁
208‧‧‧氮化鎵
210‧‧‧插圖
1200‧‧‧插圖
1202‧‧‧氮化鎵P型
1204‧‧‧氮化鋁鎵
1206‧‧‧氮化鎵
1208‧‧‧插圖
1300‧‧‧HEMT或FET裝置
1302‧‧‧2DEG
1304‧‧‧氮化鎵層
1306‧‧‧氮化鋁鎵層
1308‧‧‧氮化鎵P型層
1310‧‧‧閘極
1312‧‧‧Six Ny
1314‧‧‧存取區域
1316‧‧‧存取區域
1318‧‧‧源極
1320‧‧‧汲極
1800‧‧‧E型場效電晶體/裝置
1802‧‧‧氮化鋁中間層/III族氮化物中間層
1802a‧‧‧厚度
1804‧‧‧氮化鎵層/III族氮化物通道層
1804a‧‧‧2DEG
1806‧‧‧氮化鋁鎵層/III族氮化物阻障層
1806a‧‧‧厚度
1808‧‧‧氮化鎵P型層/P型III族氮化物層
1808a‧‧‧厚度
1810‧‧‧接點窗口
1812‧‧‧接點窗口
1814‧‧‧第一存取區域
1816‧‧‧第二存取區域
1818‧‧‧耗盡
D‧‧‧汲極/毆姆接點
EC ‧‧‧導電帶/位能
EF ‧‧‧費米能階
EV ‧‧‧價帶
G‧‧‧閘極
S‧‧‧源極/毆姆接點
現參考該等圖式，其中相同參考數字全文代表對應零件：圖1(a)顯示一增強型裝置之示意圖，及閘極下(圖1(b))與存取區域及接點區域下(圖1(c))之增強型裝置的能帶圖，其中二維電子氣體(2DEG)係在零偏壓下之閘極下耗盡。
圖2(a)顯示一氮化鎵P型/氮化鋁鎵/氮化鋁/氮化鎵結構之氮化鋁鎵厚度對臨限電壓的曲線圖(計算)，且圖2(b)顯示該結構之薄片電荷對氮化鋁鎵厚度的曲線圖(計算)，其中在高臨限電壓所需之氮化鋁鎵厚度下薄片電荷密度係高(大約7至8×1012 cm－2 )。
圖3係標繪與汲極－源極電壓VDS 成函數關係之測量汲極－源極電流IDS 的曲線圖，其中閘極－源極電壓VGS 係以△VGS ＝0.5 V之增量從VGS ＝0.5 V(底部曲線)斜線上升至VGS ＝3 V(頂部曲線)。
圖4係標繪與VGS 成函數關係之測量IDS 及標繪與VDS 成函數關係之測量跨導(gm )的曲線圖。
圖5係標繪與VGS 之頻率成函數關係之增益的曲線圖。
圖6係標繪DC信號、80 μs脈衝VGS 與200 ns脈衝VGS 之與VDS 成函數關係之IDS 的曲線圖，其中VGS 係以0.5 V之段差從VGS ＝0V斜線上升至VGS ＝3V。
圖7係標繪與氮化鋁鎵阻障厚度成函數關係之測量臨限電壓VTH 的曲線圖。
圖8係標繪與VGS 成函數關係之測量閘極－源極電流IGS 的曲線圖。
圖9係標繪與閘極－汲極電壓VDG 成函數關係之測量閘極洩漏電流IG 的曲線圖。
圖10係標繪VGS ＝－0.5 V與1.5V之與VDS 成函數關係之測量IDS 的曲線圖。
圖11係標繪LG ＝LGS ＝0.6 μm之與介於源極與汲極間之距離LSD 成函數關係之HEMT之測量崩潰電壓VBR 的曲線圖。
圖12(a)係一氮化鎵P型/氮化鋁鎵/氮化鎵結構之氮化鋁鎵厚度對臨限電壓的曲線圖(計算)，且圖12(b)係該結構之薄片電荷對氮化鋁鎵厚度的曲線圖(計算)，其中在高臨限電壓所需之氮化鋁鎵厚度下薄片電荷密度係非常低(大約4至5 e12 cm－2 )。
圖13顯示一增強型裝置之示意圖。
圖14係標繪VDS ＝5 V之與VGS 成函數關係之測量IDS 及與 VDS 成函數關係之gm 以及顯示VTH ＝0.5 V的曲線圖。
圖15係標繪與VGS 成函數關係之測量IG (閘極洩漏)的曲線圖。
圖16係標繪DC信號、80 μs脈衝VGS 與200 ns脈衝VGS 之與VDS 成函數關係之IDS 的曲線圖，其中VGS 係以0.5 V之段差從VGS ＝0V斜線上升至VGS ＝3V。
圖17係標繪與VGS 之頻率成函數關係之測量增益的曲線圖。
圖18係說明本發明之一方法的流程圖。
圖19係說明本發明之一方法的流程圖。
100‧‧‧增強型裝置/電晶體
102‧‧‧閘極
104‧‧‧氮化鎵P型/第一阻障層/磊晶結構/氮化鎵P型層
104a‧‧‧表面
106‧‧‧氮化鋁鎵(Alx Ga1－x N)/第二阻障層/磊晶結構/氮化鋁鎵層
106a‧‧‧表面
108‧‧‧氮化鋁/III族氮化物中間層/磊晶結構
110‧‧‧氮化鎵緩衝/層/通道/磊晶結構
112‧‧‧二維電子氣體(2DEG)/高電子密度/電荷
114‧‧‧部分
116‧‧‧界面
118‧‧‧存取區域
120‧‧‧接點區域
122‧‧‧接點區域
124‧‧‧部分
126‧‧‧部分
128‧‧‧源極至閘極距離LSG
130‧‧‧閘極長度LG
132‧‧‧閘極至汲極距離LGD

Claims (10)

  1. 一種以氮化物為主之增強型高電子遷移率電晶體(HEMT)，其包含：(a)一III族氮化物通道層，其具有用於容納一二維電子氣體(2DEG)之通道位能，其中該2DEG具有一電阻；(b)一III族氮化物阻障層，其設置於該III族氮化物通道層上方且具有用於將該2DEG侷限在該通道層中之一阻障位能，其中該阻障層之極化係數係大於該通道層之極化係數；(c)一III族氮化物中間層，其係於該III族氮化物通道層上方且介於該阻障層與該通道層之間，其中該III族氮化物中間層具有高於該阻障層之該極化係數的極化係數，且該2DEG係鄰接在該III族氮化物通道層與該III族氮化物中間層之間的一界面；(d)一源極，其用於將一電流供應至該2DEG；(e)一汲極，其用於供應一輸出電流，其中該電流從該源極，經過該2DEG且接著流至該汲極以產生該輸出電流；(f)一閘極，其係於該III族氮化物阻障層上方以用於控制該電流之流經該2DEG；以及(g)一P型III族氮化物層，其介於該III族氮化物阻障層與該閘極之間用於耗盡處於零偏壓之該閘極下的該2DEG。
  2. 如請求項1之HEMT，其中選擇該III族氮化物阻障層之一 厚度及材料組成以獲得該HEMT之所需臨限電壓。
  3. 如請求項2之HEMT，其中選擇該P型III族氮化物層之一厚度以獲得3V或更大之該閘極的導通電壓。
  4. 如請求項2之HEMT，其中該III族氮化物阻障層之該厚度實質上不降低該HEMT之接通電阻或該2DEG之電阻。
  5. 如請求項2之HEMT，其中選擇該III族氮化物阻障之該厚度及該材料組成以獲得至少1V之該臨限電壓，及該2DEG之一電荷密度係超過7×1012 cm-2 或該2DEG中之一電流密度係超過0.3A/mm。
  6. 如請求項2之HEMT，其進一步包含：介於該源極與該閘極間之一第一存取區域及介於該汲極與該閘極間之一第二存取區域，其中該P型III族氮化物層不出現在該第一存取區域或該第二存取區域中。
  7. 如請求項2之HEMT，其中該III族氮化物阻障層係氮化鋁鎵而該III族氮化物中間層係氮化鋁。
  8. 如請求項7之HEMT，其中該氮化鋁之厚度係小於20nm。
  9. 如請求項2之HEMT，其中該III族氮化物中間層係為該III族氮化物阻障層與該III族氮化物通道層之界面。
  10. 如請求項2之HEMT，其中該通道層係氮化鎵且該P型III族氮化物層係氮化鎵。
TW097120497A 2007-06-01 2008-06-02 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體 TWI512831B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94158007P 2007-06-01 2007-06-01

Publications (2)

Publication Number Publication Date
TW200913077A TW200913077A (en) 2009-03-16
TWI512831B true TWI512831B (zh) 2015-12-11

Family

ID=40087121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120497A TWI512831B (zh) 2007-06-01 2008-06-02 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體

Country Status (3)

Country Link
US (1) US7728356B2 (zh)
TW (1) TWI512831B (zh)
WO (1) WO2008151138A1 (zh)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200903805A (en) * 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子
JP2010232279A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
WO2010118090A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gallium nitride transistor with improved gate characteristics
CN102365747B (zh) * 2009-04-08 2014-07-30 宜普电源转换公司 补偿门极misfet及其制造方法
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP2011029247A (ja) * 2009-07-22 2011-02-10 Panasonic Corp 窒化物半導体装置及びその製造方法
WO2011100304A1 (en) 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US8344421B2 (en) 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods
TWI420664B (zh) * 2010-07-27 2013-12-21 Univ Nat Chiao Tung 增強式高電子移動率電晶體及其製造方法
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US9470650B2 (en) 2010-10-21 2016-10-18 Carnegie Mellon University Two-dimensional electron gas (2DEG)-based chemical sensors
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8536931B2 (en) 2011-06-17 2013-09-17 Rf Micro Devices, Inc. BI-FET cascode power switch
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
KR101882997B1 (ko) 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8723226B2 (en) 2011-11-22 2014-05-13 Texas Instruments Incorporated Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap
US8785944B2 (en) * 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
EP2602827B1 (en) * 2011-12-09 2016-02-03 Imec Enhancement mode III-nitride device and method for manufacturing thereof
US10290614B2 (en) 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
JP2013235873A (ja) * 2012-05-02 2013-11-21 Renesas Electronics Corp 半導体装置およびその製造方法
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
TWI500157B (zh) * 2012-08-09 2015-09-11 Univ Nat Central 場效電晶體裝置及其製造方法
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
KR102055839B1 (ko) 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
KR20150019723A (ko) 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
CN103996706A (zh) * 2014-04-16 2014-08-20 中国科学院半导体研究所 氮化镓基晶体管及其制备方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
KR101750158B1 (ko) * 2014-12-26 2017-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Hemt-호환가능 측면 정류기 구조물
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
US9583607B2 (en) 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
CN105428410B (zh) * 2015-11-20 2018-03-02 成都海威华芯科技有限公司 具有2DEG恢复效应的GaN HEMT器件
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
DE102017210711A1 (de) 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
CN109314135B (zh) * 2016-07-01 2023-03-10 英特尔公司 用于GaN E模式晶体管性能的栅极堆叠体设计
US10068976B2 (en) * 2016-07-21 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Enhancement mode field-effect transistor with a gate dielectric layer recessed on a composite barrier layer for high static performance
WO2018063386A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Transistor connected diodes and connected iii-n devices and their methods of fabrication
RU2642495C1 (ru) * 2016-10-12 2018-01-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) СПОСОБ УВЕЛИЧЕНИЯ ПОРОГОВОГО НАПРЯЖЕНИЯ ОТПИРАНИЯ GaN ТРАНЗИСТОРА
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US9780181B1 (en) 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
US11670699B2 (en) 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
TWI612662B (zh) 2017-01-09 2018-01-21 國立臺灣師範大學 半導體裝置及其製造方法
CN106935653A (zh) * 2017-04-21 2017-07-07 中航（重庆）微电子有限公司 一种氮化镓二次外延增强型电子器件及其制备方法
JP7113233B2 (ja) * 2017-06-13 2022-08-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2019066914A1 (en) * 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
TWI677092B (zh) 2017-12-20 2019-11-11 新唐科技股份有限公司 半導體裝置及半導體結構
US10355085B1 (en) 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10403718B2 (en) 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
TWI661554B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
TWI644427B (zh) * 2018-01-02 2018-12-11 世界先進積體電路股份有限公司 高電子移動率電晶體
CN110034171B (zh) * 2018-01-11 2022-11-22 世界先进积体电路股份有限公司 高电子移动率晶体管
US10424659B1 (en) 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
WO2020062221A1 (zh) * 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN112753096B (zh) * 2018-09-30 2023-12-15 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
US11610971B2 (en) * 2018-12-17 2023-03-21 Intel Corporation Cap layer on a polarization layer to preserve channel sheet resistance
US11049960B2 (en) 2019-03-06 2021-06-29 Texas Instruments Incorporated Gallium nitride (GaN) based transistor with multiple p-GaN blocks
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN112310210A (zh) 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
CN112447835A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
TW202111949A (zh) 2019-09-04 2021-03-16 聯華電子股份有限公司 增強型高電子遷移率電晶體
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
TWI775027B (zh) * 2019-12-20 2022-08-21 世界先進積體電路股份有限公司 半導體結構
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
TWI769431B (zh) * 2020-01-22 2022-07-01 大陸商聚力成半導體(重慶)有限公司 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片
CN111463273A (zh) * 2020-03-25 2020-07-28 西北工业大学 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法
US11152364B1 (en) 2020-04-21 2021-10-19 Vanguard International Semiconductor Corporation Semiconductor structure and methods for manufacturing the same
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111584628B (zh) * 2020-05-28 2021-03-26 浙江大学 增强型GaN HEMT器件及其制备方法
CN111682065B (zh) * 2020-06-19 2023-04-18 英诺赛科（珠海）科技有限公司 具有非对称栅极结构的半导体器件
CN112310212A (zh) * 2020-07-14 2021-02-02 中山市华南理工大学现代产业技术研究院 一种高线性GaN基毫米波器件及其制备方法
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
CN114256343A (zh) 2020-09-24 2022-03-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2022217436A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
DE112022003500T5 (de) * 2021-07-12 2024-04-25 Analog Devices, Inc. Durch ein Feld gesteuerter Hochstromtransistor
US20240055488A1 (en) * 2022-08-11 2024-02-15 Texas Instruments Incorporated High band-gap devices with a doped high band-gap gate electrode extension

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077541A1 (en) * 2003-10-10 2005-04-14 The Regents Of The University Of California GaN/AIGaN/GaN dispersion-free high electron mobility transistors
US20060214188A1 (en) * 2005-03-22 2006-09-28 Eudyna Devices Inc. Semiconductor device having GaN-based semiconductor layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253454B2 (en) * 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077541A1 (en) * 2003-10-10 2005-04-14 The Regents Of The University Of California GaN/AIGaN/GaN dispersion-free high electron mobility transistors
US20060214188A1 (en) * 2005-03-22 2006-09-28 Eudyna Devices Inc. Semiconductor device having GaN-based semiconductor layer

Also Published As

Publication number Publication date
WO2008151138A1 (en) 2008-12-11
US20080296618A1 (en) 2008-12-04
TW200913077A (en) 2009-03-16
US7728356B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
TWI512831B (zh) 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
US7838904B2 (en) Nitride based semiconductor device with concave gate region
US10249727B2 (en) Semiconductor device with silicon nitride film over nitride semiconductor layer and between electrodes
JP5501618B2 (ja) 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
US9466684B2 (en) Transistor with diamond gate
US7795622B2 (en) Compound semiconductor device
TWI523220B (zh) AlGaN / GaN High Electron Mobility Crystal
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5182835B2 (ja) リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
US7985984B2 (en) III-nitride semiconductor field effect transistor
CA3044512C (en) Semiconductor device and method for designing semiconductor device
US9536949B2 (en) Nitride semiconductor device comprising nitride semiconductor regrowth layer
US10290713B2 (en) Field-effect transistor
US10784361B2 (en) Semiconductor device and method for manufacturing the same
WO2018105219A1 (en) Semiconductor device and method for designing semiconductor device
US20150263155A1 (en) Semiconductor device
US9543425B2 (en) Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
CN103003930B (zh) 场效应晶体管
JP2011142358A (ja) 窒化物半導体装置
JP6233088B2 (ja) 電界効果トランジスタ
WO2020217735A1 (ja) 窒化物半導体装置
Wienecke Jr N-polar deep recess MISHEMTs for mm-wave applications