JP2011029247A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011029247A
JP2011029247A JP2009170847A JP2009170847A JP2011029247A JP 2011029247 A JP2011029247 A JP 2011029247A JP 2009170847 A JP2009170847 A JP 2009170847A JP 2009170847 A JP2009170847 A JP 2009170847A JP 2011029247 A JP2011029247 A JP 2011029247A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
gate electrode
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009170847A
Other languages
English (en)
Inventor
Daisuke Shibata
大輔 柴田
Manabu Yanagihara
学 柳原
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009170847A priority Critical patent/JP2011029247A/ja
Priority to CN201080031046XA priority patent/CN102473647A/zh
Priority to PCT/JP2010/002824 priority patent/WO2011010418A1/ja
Publication of JP2011029247A publication Critical patent/JP2011029247A/ja
Priority to US13/295,762 priority patent/US20120061729A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート電極にバイアス方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１０１の上に順次形成された第１の窒化物半導体層１０４及び第２の窒化物半導体層１０５を含む半導体層積層体１０３を有している。半導体層積層体１０３の上には、ｐ型の第３の窒化物半導体層１０８が選択的に形成されており、第３の窒化物半導体層１０８の上にはゲート電極１０９が形成されている。半導体層積層体１０３の上における第３の窒化物半導体層１０８の両側方には、それぞれ第１のオーミック電極１０６及び第２のオーミック電極１０７が形成されている。第１のゲート電極１０９は第３の窒化物半導体１０８とショットキー接触している。
【選択図】図１

Description

本発明は、窒化物半導体装置及びその製造方法に関し、特に、パワートランジスタ等として用いることができる窒化物半導体装置及びその製造方法に関する。
窒化ガリウム（ＧａＮ）に代表される窒化物半導体はワイドギャップ半導体であり、例えばＧａＮ及び窒化アルミニウム（ＡｌＮ）の場合、室温におけるバンドギャップがそれぞれ３．４ｅＶ及び６．２ｅＶという大きな値を示す。窒化物半導体は、絶縁破壊電界が大きく、電子の飽和ドリフト速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体又はシリコン（Ｓｉ）半導体等と比べて大きいという特長を有している。また、窒化アルミニウムガリウム（ＡｌＧａＮ）層とＧａＮ層とのへテロ構造においては（０００１）面上において自発分極及びピエゾ分極により電荷がヘテロ界面に生じる。ヘテロ界面に生じる電荷は、アンドープの場合においても１×１０13ｃｍ-2以上のシートキャリア濃度となる。ヘテロ界面における２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を利用することにより、電流密度が大きくオン抵抗が小さいヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）を実現できる（例えば、非特許文献１を参照。）。
しかし、窒化物半導体のヘテロ接合においては、窒化物半導体がドーピングされていない場合にも、その界面に自発分極又はピエゾ分極による高濃度のキャリアが発生する。このため、窒化物半導体を用いて形成したＦＥＴは、デプレッション型（ノーマリオン型）になりやすく、エンハンスメント型（ノーマリオフ型）の特性を得ることが難しい。一方、現在パワーエレクトロニクス市場で使用されているデバイスのほとんどは、ノーマリオフ型であるため、ＧａＮ系の窒化物半導体装置においてもノーマリオフ型が強く求められている。
ＧａＮ系の窒化物半導体装置において、ノーマリオフ化を実現する方法として、ゲート電極の下側にｐ型窒化物半導体層を設けることが知られている（例えば、特許文献１を参照。）。ゲート電極の下側にｐ型窒化物半導体層を設けることにより、ＡｌＧａＮ層とＧａＮ層との界面に生じる２ＤＥＧとｐ型窒化物半導体層との間においてｐｎ接合が形成される。このため、ゲート電極にバイアス電圧が印加されていない場合においても、ｐ型窒化物半導体層から２ＤＥＧへ空乏層が拡がり、ノーマリオフ化を実現できる。
特開２００６−３３９５６１号公報
W. Saito et al., IEEE Transactions on Electron Devices,2003年、50巻,12号, p.2528
しかしながら、従来のｐ型窒化物半導体層を設けたＧａＮ系の窒化物半導体装置には、ゲート電極に順方向バイアスを印加するとゲートリーク電流が流れるという問題があることが明らかとなった。ゲートリーク電流は、ゲート部の損失となり発熱の原因となる。電源等に用いるパワーデバイスにおいては、チップサイズを大きくする必要があるが、チップサイズを大型化するに伴い、ゲート部の損失はより大きくなる。さらに、ゲートリーク電流が増大すると、ゲート駆動回路の駆動能力も大きくしなければならなくなるという問題も生じる。このように、ゲートリーク電流の低減はＧａＮ系の窒化物半導体装置における非常に重要な問題である。
本発明は、前記の問題を解決し、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は窒化物半導体装置を、ｐ型の窒化物半導体層とショットキー接触したゲート電極を備えている構成とする。
具体的に本発明に係る窒化物半導体装置は、基板と、基板の上に順次形成された第１の窒化物半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を含む半導体層積層体と、半導体層積層体の上に選択的に形成されたｐ型の第３の窒化物半導体層と、第３の窒化物半導体層の上に形成された第１のゲート電極と、半導体層積層体の上における第３の窒化物半導体層の両側方にそれぞれ形成された第１のオーミック電極及び第２のオーミック電極とを備え、第１のゲート電極は第３の窒化物半導体とショットキー接触していることを特徴とする。
本発明の窒化物半導体装置は、ｐ型の第３の窒化物半導体層と、第３の窒化物半導体層とショットキー接触した第１のゲート電極とを備えている。このため、第１のゲート電極と第３の窒化物半導体層との間にショットキー障壁が生じ、第１のゲート電極側から第３の窒化物半導体層側へ電流が流れにくくなる。従って、第１のゲート電極が第３の窒化物半導体層とオーミック接触している場合と比べて、ゲートリーク電流を大幅に低減することが可能となる。その結果、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現できる。
本発明の窒化物半導体装置において、第１のゲート電極、第１のオーミック電極及び第２のオーミック電極は、同一の材料としてもよい。このような構成とすれば、第１のゲート電極、第１のオーミック電極及び第２のオーミック電極を１工程で形成することができ、製造方法を簡略化できる。
本発明の窒化物半導体装置において、第１のゲート電極、第１のオーミック電極及び第２のオーミック電極は、チタン、アルミニウム、タングステン、モリブデン、クロム、ジルコニウム、インジウム及びタングステンシリサイドのうちの１つ又はこれらのうちの２つ以上を含む積層体としてもよい。
本発明の窒化物半導体装置において、第１のゲート電極のゲート長方向の幅と、第３の窒化物半導体層のゲート長方向の幅とが等しい構成としてもよい。
本発明の窒化物半導体装置において、第１のゲート電極と第３の窒化物半導体層とは、同一のエッチングガスによりエッチングされる材料とすればよい。
本発明の窒化物半導体装置において、第３の窒化物半導体層のキャリア濃度は、１×１０18ｃｍ-3以上且つ１×１０21ｃｍ-3以下でとすればよい。
本発明の窒化物半導体装置において、第２の窒化物半導体はゲートリセスを有し、第３の窒化物半導体層は、ゲートリセスを埋めるように形成してもよい。
本発明の窒化物半導体装置は、第１のゲート電極と第２のオーミック電極との間に形成され、第２の窒化物半導体層の上に接するｐ型の第４の窒化物半導体層と、第４の窒化物半導体層の上に形成された第２のゲート電極とを備え、第２のゲート電極は第４の窒化物半導体層とショットキー接触していてもよい。
本発明に係る第１の窒化物半導体装置の製造方法は、基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層が順次積層された半導体層積層体を形成する工程（ａ）と、半導体層積層体の上にｐ型の窒化物半導体層を形成した後、形成したｐ型の窒化物半導体層を選択的に除去することにより、第３の窒化物半導体層を形成する工程（ｂ）と、半導体層積層体の上における、第３の窒化物半導体層の両側方に第１のオーミック電極及び第２のオーミック電極をそれぞれ形成すると同時に、第３の窒化物半導体層の上に第１のゲート電極を形成する工程（ｃ）とを備えていることを特徴とする。
第１の窒化物半導体装置の製造方法は、第１のオーミック電極及び第２のオーミック電極をそれぞれ形成すると同時に、第１のゲート電極を形成する。ｐ型の窒化物半導体層とショットキー接触する材料は、２次元電子ガス層とオーミック接触させることができる。このため、第１のオーミック電極及び第２のオーミック電極と第１のゲート電極とを同一の材料により形成することが可能となる。従って、第１のオーミック電極及び第２のオーミック電極と第１のゲート電極とを同時に形成することができ、製造工程を簡略化することができる。
第１の窒化物半導体装置の製造方法において、工程（ｃ）では、第１のゲート電極、第１のオーミック電極及び第２のオーミック電極を形成する部分を露出するレジストマスクを形成した後、電極形成膜の堆積及びリフトオフを行うことにより第１のゲート電極、第１のオーミック電極及び第２のオーミック電極を形成すればよい。
第１の窒化物半導体装置において、電極形成膜はチタン、アルミニウム、タングステン、モリブデン、クロム、ジルコニウム、インジウム及びタングステンシリサイドのうちの１つからなる膜又はこれらのうちの２つ以上を含む積層膜とすればよい。
第１の窒化物半導体装置の製造方法は、工程（ａ）よりも後で且つ工程（ｂ）よりも前に、第２の窒化物半導体層にゲートリセスを形成する工程（ｄ）をさらに備え、工程（ｂ）では、ゲートリセスを埋めるようにｐ型の窒化物半導体層を形成してもよい。
第１の窒化物半導体装置の製造方法において、工程（ｂ）では、第３の窒化物半導体層と間隔をおいてｐ型の第４の窒化物半導体層を形成し、工程（ｃ）では、第４の窒化物半導体層の上に第２のゲート電極を形成してもよい。このようにすれば、ダブルゲート構造の窒化物半導体装置を容易に形成することができる。
本発明に係る第２の窒化物半導体装置の製造方法は、基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層が順次積層された半導体層積層体を形成する工程（ａ）と、基板の上に半導体層積層体の上に、ｐ型の窒化物半導体層と、ゲート電極形成膜とを順次形成する工程（ｂ）と、ゲート電極形成膜及びｐ型の窒化物半導体層を順次選択的に除去することにより、半導体層積層体の上に第３の窒化物半導体層及び第３の窒化物半導体層とショットキー接触した第１のゲート電極を形成する工程（ｃ）と、半導体層積層体の上における第３の窒化物半導体層の両側方に、第１のオーミック電極及び第２のオーミック電極をそれぞれ形成する工程（ｄ）とを備えていることを特徴とする。
第２の窒化物半導体装置の製造方法は、第３の窒化物半導体層と第１のゲート電極を自己整合的に形成する。ｐ型の窒化物半導体層とショットキー接触する材料は、ドライエッチングが容易にできる。このため、第３の窒化物半導体層と第１のゲート電極を自己整合的に形成することが可能となり、第１のゲート電極をさらに微細化することができる。また、第１のゲート電極を微細化することにより、ゲート長の短縮及びゲート面積の低減によるオン抵抗の低減及び順方向ゲート電流の低減という効果が得られる。さらに、第１のゲート電極と第３の窒化物半導体層との接触面積を大きくすることができるため、配線抵抗を低減する効果も得られる。
第２の窒化物半導体装置の製造方法において、ゲート電極形成膜とｐ型の窒化物半導体層とは、同一のエッチングガスによりエッチングされる材料とすればよい。
第２の窒化物半導体装置の製造方法において、ゲート電極形成膜は、チタン、アルミニウム、タングステン、モリブデン及びタングステンシリサイドのうちの１つからなる膜又はこれらのうちの２つ以上を含む積層膜とすればよい。
第２の窒化物半導体装置の製造方法は、工程（ａ）よりも後で且つ工程（ｂ）よりも前に、第２の窒化物半導体層にゲートリセスを形成する工程（ｅ）をさらに備え、工程（ｂ）では、ゲートリセスを埋めるようにｐ型の窒化物半導体層を形成してもよい。
第２の窒化物半導体装置の製造方法において、工程（ｃ）では、第３の窒化物半導体層及び第１のゲート電極と間隔をおいてｐ型の第４の窒化物半導体層及び第２のゲート電極を形成してもよい。このようにすれば、ダブルゲート構造の窒化物半導体装置を容易に形成することができる。
本発明の窒化物半導体装置の製造方法において、ｐ型の窒化物半導体層のキャリア濃度は、１×１０18ｃｍ-3以上且つ１×１０21ｃｍ-3以下とすればよい。
本発明に係る窒化物半導体装置及びその製造方法によれば、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現できる。
一実施形態に係る窒化物半導体装置を示す断面図である。 一実施形態に係る窒化物半導体装置におけるゲート−ソース間の電流−電圧特性を示すグラフである。 一実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 一実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 一実施形態に係る窒化物半導体装置の製造方法の変形例を工程順に示す断面図である。 一実施形態に係る窒化物半導体装置の製造方法の変形例を工程順に示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。 一実施形態に係る窒化物半導体装置の製造方法の変形例を工程順に示す断面図である。 一実施形態に係る窒化物半導体装置の変形例を示す断面図である。
本開示において、ＡｌＧａＮとは、３元混晶ＡｌxＧａ1-xＮ（但し０≦ｘ≦１）のことを表す。多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等と略記する。例えば、窒化物半導体ＡｌxＧａ1-x-yＩｎyＮ（但し０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）はＡｌＧａＩｎＮと略記する。また、アンドープは、不純物が意図的に導入されていないことを意味し、ｐ+は、高濃度のｐ型キャリアを含むことを意味する。
（一実施形態）
図１は、一実施形態に係る窒化物半導体装置の断面構成を示している。本実施形態の窒化物半導体装置は、図１に示すように、２ＤＥＧ層１１０をチャネルとするＨＦＥＴであり、ｐ型の第３の窒化物半導体層１０８とショットキー接触したゲート電極１０９を備えている。具体的には、基板１０１の上に、膜厚が２μｍ程度の緩衝層１０２を介して半導体層積層体１０３が形成されている。基板１０１は窒化物半導体を結晶成長できる材料であればよく、例えばシリコン（Ｓｉ）、サファイア、炭化珪素（ＳｉＣ）又はＧａＮ等を用いることができる。半導体層積層体１０３は、２ＤＥＧ層１１０が形成できればよく、例えば膜厚が３μｍ程度のアンドープＧａＮ層からなる第１の窒化物半導体層１０４と、膜厚が２５ｎｍ程度のアンドープＡｌＧａＮ層からなる第２の窒化物半導体層１０５との積層体とすればよい。この場合、第１の窒化物半導体層１０４における第２の窒化物半導体層１０５との界面近傍に２ＤＥＧ層１１０が形成される。
半導体層積層体１０３の上には、膜厚が２００ｎｍ程度のｐ型のＡｌＧａＮからなる第３の窒化物半導体層１０８が選択的に形成されている。第３の窒化物半導体層１０８の上には、第３の窒化物半導体層１０８とショットキー接触したゲート電極１０９が形成されている。第３の窒化物半導体層１０８は、第２の窒化物半導体層１０５よりもバンドギャップが小さいｐ型の半導体層であればよく、ＧａＮ等としてもよい。また、第３の窒化物半導体層１０８を複数の半導体層の積層体としてもよい。この場合、ゲート電極１０９と接する層をｐ+−ＡｌＧａＮ層としてもよい。
半導体層積層体１０３における第３の窒化物半導体層１０８の両側方には、ソース電極である第１のオーミック電極１０６と、ドレイン電極である第２のオーミック電極１０７とが形成されている。第１のオーミック電極１０６及び第２のオーミック電極１０７は、２ＤＥＧ層１１０とオーミック接触している。本実施形態においては、半導体層積層体１０３に、第１の窒化物半導体層１０４と第２の窒化物半導体層１０５との界面よりも深い位置に達する凹部を形成し、凹部を埋めるように第１のオーミック電極１０６及び第２のオーミック電極１０７を形成している。
本実施形態では、第２のオーミック電極１０７と第３の窒化物半導体層１０８との間隔を、第１のオーミック電極１０６と第３の窒化物半導体層１０８との間隔よりも大きくしている。これにより、ゲート−ドレイン間の耐圧をゲート−ソース間の耐圧よりも高くすることができる。但し、第１のオーミック電極１０６と第３の窒化物半導体層１０８との間隔と、第２のオーミック電極１０７と第３の窒化物半導体層１０８との間隔とを等しくしてもよい。
以下に、本実施形態に係る窒化物半導体装置のゲートリーク特性について説明する。図２は、本実施形態に係る窒化物半導体装置と従来の窒化物半導体装置とのゲートリーク特性を比較して示している。図２において、横軸はゲート−ソース間の電圧であり、縦軸はゲート−ソース間の電流である。破線のラインはゲート電極がｐ型の窒化物半導体層とオーミック接触している従来の窒化物半導体装置のゲートリーク特性を示し、実線のラインは本実施形態の窒化物半導体装置のゲートリーク特性を示している。
従来の窒化物半導体装置の場合には、ゲート−ソース間電圧が２Ｖ程度の所からゲート−ソース間電流が急激に増大した。ｐ型の窒化物半導体層と２ＤＥＧ層とによりｐｎ接合が形成されるため、ゲート−ソース間にはｐｎ接合ダイオードが形成される。ゲート電極がｐ型の窒化物半導体層とオーミック接触している場合には障壁が存在しないため、ゲート電極に印加する順方向バイアス電圧がｐｎ接合ダイオードの順方向立ち上がり電圧を超えると、大きなゲートリーク電流が流れてしまう。例えば、ゲート幅が１００ｍｍの場合に駆動電圧を４Ｖとすると、ゲートリーク電流は約１００ｍＡとなり、約０．４Ｗものゲート損失が生じる。
一方、ゲート電極１０９がｐ型の窒化物半導体層である第３の窒化物半導体層１０８とショットキー接触している本実施形態の窒化物半導体装置の場合には、図２において実線で示したように、ゲート−ソース間電流の増大はなだらかとなり、ゲートリーク電流の発生が抑制された。例えば、図２においてゲート−ソース間電圧を４Ｖとした場合のゲートリーク電流は、ゲート電極１０９が第３の窒化物半導体層１０８とオーミック接触している場合の約１０００分の１となった。従って、ゲート損失をゲート電極１０９がオーミック接触している場合の約１０００分の１に低減できる。これは、ゲート電極１０９と第３の窒化物半導体層１０８との間にショットキー障壁が生じ、ゲート電極１０９側から第３の窒化物半導体層１０８側への電流が流れにくくなることによる。
一方、ゲート電極１０９と第３の窒化物半導体層１０８とをショットキー接触させた場合にはゲート抵抗が増大する。ゲート抵抗の増大は、スイッチング速度の低下を生じる。しかし、電源等に用いるパワートランジスタの場合スイッチング速度は数百ＫＨｚ〜数ＭＨｚであり、ゲート電極１０９を第３の窒化物半導体層１０８とショットキー接触させたことによるゲート抵抗の増大がスイッチング速度に影響を与えることはほとんどない。
ゲート電極１０９は、ｐ型の窒化物半導体層とショットキー接触する材料であればどのようなものであってもよい。例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、インジウム（Ｉｎ）及びタングステンシリサイド（ＷＳｉ）等により形成すればよい。また、これらの材料の積層体としてもよい。例えば、ＴｉとＡｌとを第３の窒化物半導体層１０８側から順次積層して用いてもよい。また、これらの材料と他の材料との積層体とすることも可能である。ｐ型の窒化物半導体層とショットキー接触する材料は、通常は２ＤＥＧ層とオーミック接触する材料である。このため、ゲート電極１０９と第１のオーミック電極１０６及び第２のオーミック電極１０７とを同じ材料により形成してもよい。
第３の窒化物半導体層１０８のキャリア濃度は、第３の窒化物半導体層１０８中のシート当たりのキャリア数が、２ＤＥＧ層１１０の電子数以上となるようにすればよい。具体的には、第３の窒化物半導体層１０８のキャリア濃度は、約１×１０18ｃｍ-3以上とすることが好ましく、約１×１０19ｃｍ-3以上とすることがさらに好ましい。例えば、第１の窒化物半導体層１０４がアンドープのＧａＮであり、第２の窒化物半導体層１０５が厚さが２５ｎｍ程度のＡｌ0.25Ｇａ0.75Ｎである場合には、２ＤＥＧ層１１０のシートキャリア濃度は１×１０13ｃｍ-2程度となる。この場合に、ＡｌＧａＮからなる第３の窒化物半導体層１０８の膜厚が約２００ｎｍとし、キャリア濃度を約１×１０18ｃｍ-3以上とすれば、２ＤＥＧを相殺でき、ノーマリオフ動作を実現できる。第３の窒化物半導体層１０８のキャリア濃度は、第３の窒化物半導体層１０８の膜厚、第２の窒化物半導体層１０５の膜厚、第２の窒化物半導体層１０５のＡｌ組成、必要とする閾値電圧等に応じて調整すればよい。ノーマリオフ動作を必要としない場合には、キャリア濃度をさらに低くしてもよい。但し、キャリア濃度を低くしすぎると、トランジスタをオン状態とすることが困難となる。また、第３の窒化物半導体層のキャリア濃度が低い方が、リーク電流を低減できるため、キャリア濃度は約１×１０21ｃｍ-3以下とすることが好ましく、約１×１０20ｃｍ-3以下とすることがさらに好ましい。ｐ型不純物には、マグネシウム（Ｍｇ）等を用いればよい。
以下に、本実施形態に係る窒化物半導体装置の製造方法について図面を参照して説明する。まず、図３（ａ）に示すように、基板１０１の上に、有機金属気相成長（ＭＯＣＶＤ）法等を用いて、緩衝層１０２、アンドープのＧａＮからなる第１の窒化物半導体層１０４、アンドープのＡｌＧａＮからなる第２の窒化物半導体層１０５及びｐ型のＡｌＧａＮ層１２１を順次成長させる。窒化物半導体層の成長にはＭＯＣＶＤ法に代えて他の方法を用いてもよい。
次に、図３（ｂ）に示すように、エッチングマスク１２２を選択的に形成する。続いて、ｐ型のＡｌＧａＮ層１２１を選択的にエッチングすることにより、図３（ｃ）に示すように第３の窒化物半導体層１０８を形成する。
次に、図３（ｄ）に示すように、第１のオーミック電極１０６及び第２のオーミック電極１０７を形成する領域に開口部を有するエッチングマスク１２３を形成する。続いて、第２の窒化物半導体層１０５及び第１の窒化物半導体層１０４の一部をエッチングし、図４（ａ）に示すように第３の窒化物半導体層１０８の両側方にそれぞれ凹部１２４ａを形成する。
次に、図４（ｂ）に示すように、第３の窒化物半導体層１０８の上面及び凹部１２４ａを露出するレジストパターン１２５をリソグラフィー等により形成した後、Ｔｉ膜及びＡｌ膜を順次積層して電極形成膜１２６を形成する。
次に、図４（ｃ）に示すように、電極形成膜１２６のリフトオフを行いソース電極である第１のオーミック電極１０６、ドレイン電極である第２のオーミック電極１０７及びゲート電極１０９を形成する。
本実施形態の窒化物半導体装置の製造方法は、第１のオーミック電極１０６、第２のオーミック電極１０７及びゲート電極１０９を同時に形成する。このため、工程数を削減することができ、スループットが向上し、コストダウンが可能となる。但し、第１のオーミック電極１０６及び第２のオーミック電極１０７と、ゲート電極１０９とを同じ材料にする必要はなく、この場合には第１のオーミック電極１０６及び第２のオーミック電極１０７と、ゲート電極１０９とを別工程により形成すればよい。
また、本実施形態の窒化物半導体装置は以下のようにして製造してもよい。まず、図５（ａ）に示すように、基板１０１の上に、ＭＯＣＶＤ法等を用いて、緩衝層１０２、アンドープのＧａＮからなる第１の窒化物半導体層１０４、アンドープのＡｌＧａＮからなる第２の窒化物半導体層１０５及びｐ型のＡｌＧａＮ層１２１を順次成長させる。
次に、図５（ｂ）に示すように、ｐ型のＡｌＧａＮ層１３１の上にＴｉ及びＡｌが順次積層されたゲート電極形成膜１３２を形成した後、ゲート電極形成膜１３２の上にエッチングマスク１３３を選択的に形成する。
次に、ゲート電極形成膜１３２及びｐ型のＡｌＧａＮ層１３１をエッチングする。これにより、図５（ｃ）に示すように、ゲート電極１０９及び第３の窒化物半導体層１０８が形成される。
次に、図６（ａ）に示すように、第１のオーミック電極１０６及び第２のオーミック電極１０７を形成する領域に開口部を有するエッチングマスク１３４を形成する。続いて、第２の窒化物半導体層１０５及び第１の窒化物半導体層１０４の一部をエッチングし、図６（ｂ）に示すように第３の窒化物半導体層１０８の両側方にそれぞれ凹部１３５ａを形成する。
次に、図６（ｃ）に示すように、凹部１３５ａを埋めるようにＴｉ及びＡｌの積層膜からなる第１のオーミック電極１０６及び第２のオーミック電極１０７を形成する。
ｐ型の窒化物半導体とオーミック接合するゲート電極を形成する場合には、仕事関数が大きいパラジウム（Ｐｄ）、白金（Ｐｔ）又は金（Ａｕ）等を用いる必要がある。これらの金属材料はドライエッチングが困難であり、ゲート電極とゲート電極の下側のｐ型の窒化物半導体層とを図５（ｂ）に示すようなセルフアラインプロセスにより形成することができない。しかし、本実施形態の半導体装置は、ゲート電極１０９をｐ型の窒化物半導体層とショットキー接合を形成する、ＴｉとＡｌとの積層膜等により形成する。ＴｉとＡｌとの積層膜は、窒化物半導体と同様に塩素系ガスによりドライエッチングすることができるため、セルフアラインプロセスによりゲート電極１０９と第３の窒化物半導体層１０８とを形成することが可能となる。
第３の窒化物半導体層１０８を形成した後、リフトオフ法によりゲート電極１０９を形成する場合には、マスクの合わせずれを考慮する必要がある。このため、第３の窒化物半導体層１０８の幅を必要とするゲート電極１０９の幅よりも大きくする必要がある。しかし、セルフアラインプロセスを用いることにより、第３の窒化物半導体層１０８のゲート長方向の幅とゲート電極１０９のゲート長方向の幅とは等しくなる。このため、第３の窒化物半導体層１０８及びゲート電極１０９をさらに微細化することができる。また、ゲート電極１０９を微細化することにより、ゲート長の短縮及びゲート面積の低減によるオン抵抗の低減及び順方向ゲート電流の低減という効果が得られる。さらに、セルフアラインプロセスによりゲート電極１０９と第３の窒化物半導体層１０８との接触面積を大きくすることができるため、配線抵抗を低減する効果も得られる。
セルフアラインプロセスにより、ゲート電極１０９と第３の窒化物半導体層１０８とを形成する場合には、ゲート電極１０９を窒化物半導体と共にエッチングできる材料により形成する必要がある。窒化物半導体のエッチングには塩素系のガスが通常用いられるため、塩素系のガスによりエッチングできる材料を選べばよい。例えば、Ｔｉ、Ａｌ、Ｗ、Ｍｏ及びＷＳｉ等は、塩素ガスによりエッチングすることができる。従って、これらの材料からなる膜又はこれらの材料を積層した積層膜であれば、塩素ガスをエッチャントしてセルフアラインプロセスによりゲート電極１０９を形成することができる。また、Ｃｒ、Ｚｒ及びＩｎ等は、塩素ガスとアルゴンガスとの混合ガスによりエッチングすることができる。従って、これらの材料からなる膜又はこれらの材料を積層した積層膜であれば、塩素ガスとアルゴンガスとの混合ガスをエッチャントとしてセルフアラインプロセスによりゲート電極１０９を形成することができる。また、Ｃｒ、Ｚｒ及びＩｎ等と、Ｔｉ、Ａｌ、Ｗ、Ｍｏ及びＷＳｉ等との積層膜も同様に用いることができる。窒化物半導体は、塩素ガスと四塩化珪素ガスとの混合ガス等をエッチャントとしてエッチングすることも可能である。これらのエッチャントによりエッチングできる電極材料を選択してもよい。
本実施形態においては、第３の窒化物半導体層を平坦な第２の窒化物半導体層の上に形成した。しかし、図７に示すように第２の窒化物半導体層１０５にゲートリセスを形成して第３の窒化物半導体層１０８を形成してもよい。図７に示すような、ゲートリセス構造とすることにより、ゲート電極の特性に影響を与えることなく、第２の窒化物半導体層１０５の膜厚を厚くすることができる。第２の窒化物半導体層１０５の膜厚を厚くすることにより、２ＤＥＧ層１１０と半導体層積層体１０３の表面との間隔を大きくすることができ、電流コラプスの発生を抑えることができる。
ゲートリセス構造を形成する場合には、図８（ａ）に示すように基板１０１の上に第２の窒化物半導体層１０５まで成長した後、ゲートリセス１０５ａを形成する。ゲートリセス１０５ａの深さは、第２の窒化物半導体層１０５を突き抜けない範囲で適宜調整すればよい。
次に、図８（ｂ）に示すようにｐ型のＡｌＧａＮ層１２１を再成長すればよい。この後は、ゲートリセス１０５ａを形成していない場合と同様にして、第３の窒化物半導体層、ゲート電極、第１のオーミック電極及び第２のオーミック電極を形成すればよい。また、ゲート電極と第３の窒化物半導体層とをセルフアラインプロセスにより形成してもよい。
また、ダブルゲートのトランジスタとしてもよい。具体的には図９に示すように、第１のオーミック電極１０６と第２のオーミック電極１０７との間に、ｐ型の第３の窒化物半導体層１０８Ａとショットキー接触した第１のゲート電極１０９Ａを形成し、第１のゲート電極１０９Ａと第２のオーミック電極１０７との間に、ｐ型の第４の窒化物半導体層１０８Ｂとショットキー接触した第２のゲート電極１０９Ｂを形成する。
ダブルゲートのトランジスタの場合にも、第１のゲート電極１０９Ａ、第２のゲート電極１０９Ｂ、第１のオーミック電極１０６及び第２のオーミック電極１０７を同時に形成することができる。また、第１のゲート電極１０９Ａと第３の窒化物半導体層１０８Ａ及び第２のゲート電極１０９Ｂと第４の窒化物半導体層１０８Ｂとをセルフアラインプロセスにより形成することも可能である。また、第３の窒化物半導体層１０８Ａ及び第４の窒化物半導体層１０８Ｂがゲートリセス構造を有する構成としてもよい。
本発明に係る窒化物半導体装置及びその製造方法は、ゲート電極に順方向バイアスを印加した際におけるゲートリーク電流を低減した窒化物半導体装置を実現でき、電源回路等に用いるパワートランジスタをはじめとする種々の窒化物半導体装置及びその製造方法として有用である。
１０１ 基板
１０２ 緩衝層
１０３ 半導体層積層体
１０４ 第１の窒化物半導体層
１０５ 第２の窒化物半導体層
１０５ａ ゲートリセス
１０６ 第１のオーミック電極
１０７ 第２のオーミック電極
１０８ 第３の窒化物半導体層
１０８Ａ 第３の窒化物半導体層
１０８Ｂ 第４の窒化物半導体層
１０９ ゲート電極
１０９Ａ 第１のゲート電極
１０９Ｂ 第２のゲート電極
１１０ ２次元電子ガス層
１２１ ｐ型のＡｌＧａＮ層
１２２ エッチングマスク
１２３ エッチングマスク
１２４ａ 凹部
１２５ レジストパターン
１２６ 電極形成膜
１３１ ｐ型のＡｌＧａＮ層
１３２ ゲート電極形成膜
１３３ エッチングマスク
１３４ エッチングマスク
１３５ａ 凹部

Claims (19)

  1. 基板と、
    前記基板の上に順次形成された第１の窒化物半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を含む半導体層積層体と、
    前記半導体層積層体の上に選択的に形成されたｐ型の第３の窒化物半導体層と、
    前記第３の窒化物半導体層の上に形成された第１のゲート電極と、
    前記半導体層積層体の上における前記第３の窒化物半導体層の両側方にそれぞれ形成された第１のオーミック電極及び第２のオーミック電極とを備え、
    前記第１のゲート電極は、前記第３の窒化物半導体とショットキー接触していることを特徴とする窒化物半導体装置。
  2. 前記第１のゲート電極、第１のオーミック電極及び第２のオーミック電極は、同一の材料からなることを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第１のゲート電極、第１のオーミック電極及び第２のオーミック電極は、チタン、アルミニウム、タングステン、モリブデン、クロム、ジルコニウム、インジウム及びタングステンシリサイドのうちの１つ又はこれらのうちの２つ以上を含む積層体であることを特徴とする請求項１又は２に記載の窒化物半導体装置。
  4. 前記第１のゲート電極のゲート長方向の幅と、前記第３の窒化物半導体層のゲート長方向の幅とは等しいことを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
  5. 前記第１のゲート電極と前記第３の窒化物半導体層とは、同一のエッチングガスによりエッチングされる材料からなることを特徴とする請求項１〜４のいずれか１項に記載の窒化物半導体装置。
  6. 前記第３の窒化物半導体層のキャリア濃度は、１×１０18ｃｍ-3以上且つ１×１０21ｃｍ-3以下であることを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体装置。
  7. 前記第２の窒化物半導体層はゲートリセスを有し、
    前記第３の窒化物半導体層は、前記ゲートリセスを埋めるように形成されていることを特徴とする請求項１〜６のいずれか１項に記載の窒化物半導体装置。
  8. 前記第１のゲート電極と前記第２のオーミック電極との間に形成され、前記第２の窒化物半導体層の上に接するｐ型の第４の窒化物半導体層と、
    前記第４の窒化物半導体層の上に形成された第２のゲート電極とを備え、
    前記第２のゲート電極は、前記第４の窒化物半導体層とショットキー接触していることを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体装置。
  9. 基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層が順次積層された半導体層積層体を形成する工程（ａ）と、
    前記半導体層積層体の上にｐ型の窒化物半導体層を形成した後、形成したｐ型の窒化物半導体層を選択的に除去することにより、前記ｐ型の窒化物半導体層から第３の窒化物半導体層を形成する工程（ｂ）と、
    前記半導体層積層体の上における前記第３の窒化物半導体層の両側方に、第１のオーミック電極及び第２のオーミック電極をそれぞれ形成すると同時に、前記第３の窒化物半導体層の上に第１のゲート電極を形成する工程（ｃ）とを備えていることを特徴とする窒化物半導体装置の製造方法。
  10. 前記工程（ｃ）では、前記第１のゲート電極、第１のオーミック電極及び前記第２のオーミック電極を形成する部分を露出するレジストマスクを形成した後、電極形成膜の堆積及びリフトオフを行うことにより、前記第１のゲート電極、第１のオーミック電極及び前記第２のオーミック電極を形成することを特徴とする請求項９に記載の窒化物半導体装置の製造方法。
  11. 前記電極形成膜はチタン、アルミニウム、タングステン、モリブデン、クロム、ジルコニウム、インジウム及びタングステンシリサイドのうちの１つからなる膜又はこれらのうちの２つ以上を含む積層膜であることを特徴とする請求項９又は１０に記載の窒化物半導体装置の製造方法。
  12. 前記工程（ａ）よりも後で且つ前記工程（ｂ）よりも前に、前記第２の窒化物半導体層にゲートリセスを形成する工程（ｄ）をさらに備え、
    前記工程（ｂ）では、前記ゲートリセスを埋めるように前記ｐ型の窒化物半導体層を形成することを特徴とする請求項９又は１０に記載の窒化物半導体装置の製造方法。
  13. 前記工程（ｂ）では、前記第３の窒化物半導体層と間隔をおいてｐ型の第４の窒化物半導体層を形成し、
    前記工程（ｃ）では、前記第４の窒化物半導体層の上に第２のゲート電極を形成することを特徴とする請求項９〜１２のいずれか１項に記載の窒化物半導体装置の製造方法。
  14. 基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層が順次積層された半導体層積層体を形成する工程（ａ）と、
    基板の上に半導体層積層体の上に、ｐ型の窒化物半導体層と、ゲート電極形成膜とを順次形成する工程（ｂ）と、
    前記ゲート電極形成膜及びｐ型の窒化物半導体層を順次選択的に除去することにより、前記半導体層積層体の上に第３の窒化物半導体層及び第１のゲート電極を形成する工程（ｃ）と、
    前記半導体層積層体の上における前記第３の窒化物半導体層の両側方に、第１のオーミック電極及び第２のオーミック電極をそれぞれ形成する工程（ｄ）とを備えていることを特徴とする窒化物半導体装置の製造方法。
  15. 前記ゲート電極形成膜と前記ｐ型の窒化物半導体層とは、同一のエッチングガスによりエッチングされる材料からなることを特徴とする請求項１４に記載の窒化物半導体装置の製造方法。
  16. 前記ゲート電極形成膜は、チタン、アルミニウム、タングステン、モリブデン及びタングステンシリサイドのうちの１つからなる膜又はこれらのうちの２つ以上を含む積層膜であることを特徴とする請求項１５に記載の窒化物半導体装置の製造方法。
  17. 前記工程（ａ）よりも後で且つ前記工程（ｂ）よりも前に、前記第２の窒化物半導体層にゲートリセスを形成する工程（ｅ）をさらに備え、
    前記工程（ｂ）では、前記ゲートリセスを埋めるように前記ｐ型の窒化物半導体層を形成することを特徴とする請求項１４に記載の窒化物半導体装置の製造方法。
  18. 前記工程（ｃ）では、前記第３の窒化物半導体層及び第１のゲート電極と間隔をおいてｐ型の第４の窒化物半導体層及び第２のゲート電極を形成することを特徴とする請求項１４〜１７のいずれか１項に記載の窒化物半導体装置の製造方法。
  19. 前記ｐ型の窒化物半導体層のキャリア濃度は、１×１０18ｃｍ-3以上且つ１×１０21ｃｍ-3以下であることを特徴とする請求項９〜１８のいずれか１項に記載の窒化物半導体装置の製造方法。
JP2009170847A 2009-07-22 2009-07-22 窒化物半導体装置及びその製造方法 Withdrawn JP2011029247A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009170847A JP2011029247A (ja) 2009-07-22 2009-07-22 窒化物半導体装置及びその製造方法
CN201080031046XA CN102473647A (zh) 2009-07-22 2010-04-19 氮化物半导体装置及其制造方法
PCT/JP2010/002824 WO2011010418A1 (ja) 2009-07-22 2010-04-19 窒化物半導体装置及びその製造方法
US13/295,762 US20120061729A1 (en) 2009-07-22 2011-11-14 Nitride semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170847A JP2011029247A (ja) 2009-07-22 2009-07-22 窒化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011029247A true JP2011029247A (ja) 2011-02-10

Family

ID=43498899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170847A Withdrawn JP2011029247A (ja) 2009-07-22 2009-07-22 窒化物半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20120061729A1 (ja)
JP (1) JP2011029247A (ja)
CN (1) CN102473647A (ja)
WO (1) WO2011010418A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004967A (ja) * 2011-06-10 2013-01-07 Internatl Rectifier Corp エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
JP2014110345A (ja) * 2012-12-03 2014-06-12 Nichia Chem Ind Ltd 電界効果トランジスタ
KR20150099150A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
KR20150099151A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
US9293574B2 (en) 2011-11-18 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2016131207A (ja) * 2015-01-14 2016-07-21 株式会社豊田中央研究所 集積した半導体装置
US9685549B2 (en) 2011-07-12 2017-06-20 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing same
JP2019036726A (ja) * 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ エンハンスメントモードトランジスタ用ゲート
US11171228B2 (en) 2017-06-13 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP5715588B2 (ja) * 2012-03-28 2015-05-07 株式会社東芝 半導体装置およびその製造方法
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI612662B (zh) * 2017-01-09 2018-01-21 國立臺灣師範大學 半導體裝置及其製造方法
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
JP3762588B2 (ja) * 1999-10-05 2006-04-05 富士通株式会社 半導体装置の製造方法
JP2001185717A (ja) * 1999-12-22 2001-07-06 Toshiba Corp 半導体装置及びその製造方法
JP2004134619A (ja) * 2002-10-11 2004-04-30 New Japan Radio Co Ltd ヘテロ接合電界効果トランジスタ
CN100533774C (zh) * 2004-02-12 2009-08-26 国际整流器公司 Ⅲ-氮化物双向开关
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004967A (ja) * 2011-06-10 2013-01-07 Internatl Rectifier Corp エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
US9685549B2 (en) 2011-07-12 2017-06-20 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing same
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
US9293574B2 (en) 2011-11-18 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2014110345A (ja) * 2012-12-03 2014-06-12 Nichia Chem Ind Ltd 電界効果トランジスタ
KR102145914B1 (ko) * 2014-02-21 2020-08-19 엘지이노텍 주식회사 반도체 소자
KR20150099151A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
KR20150099150A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
KR102156377B1 (ko) * 2014-02-21 2020-09-15 엘지이노텍 주식회사 반도체 소자
JP2016131207A (ja) * 2015-01-14 2016-07-21 株式会社豊田中央研究所 集積した半導体装置
US11171228B2 (en) 2017-06-13 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing the same
JP2019036726A (ja) * 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ エンハンスメントモードトランジスタ用ゲート
JP7184564B2 (ja) 2017-08-11 2022-12-06 アイメック・ヴェーゼットウェー エンハンスメントモードトランジスタ用ゲート

Also Published As

Publication number Publication date
CN102473647A (zh) 2012-05-23
WO2011010418A1 (ja) 2011-01-27
US20120061729A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
WO2011010418A1 (ja) 窒化物半導体装置及びその製造方法
US10707324B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
US9837519B2 (en) Semiconductor device
JP5618571B2 (ja) 電界効果トランジスタ
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP4663156B2 (ja) 化合物半導体装置
JP4705482B2 (ja) トランジスタ
US9589951B2 (en) High-electron-mobility transistor with protective diode
WO2010109566A1 (ja) 半導体装置及びその製造方法
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP2006279032A (ja) 半導体装置及びその製造方法
US7821030B2 (en) Semiconductor device and method for manufacturing the same
JP2011029506A (ja) 半導体装置
JP2011082397A (ja) 半導体装置およびその製造方法
JP2010103425A (ja) 窒化物半導体装置
JP2009231508A (ja) 半導体装置
WO2021189182A1 (zh) 半导体装置及其制造方法
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP2011142358A (ja) 窒化物半導体装置
JP4850423B2 (ja) 窒化物半導体装置
JP2011066464A (ja) 電界効果トランジスタ
JP2010287594A (ja) 電界効果トランジスタ
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5898802B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131017