TWI523220B - AlGaN / GaN High Electron Mobility Crystal - Google Patents

AlGaN / GaN High Electron Mobility Crystal Download PDF

Info

Publication number
TWI523220B
TWI523220B TW098133359A TW98133359A TWI523220B TW I523220 B TWI523220 B TW I523220B TW 098133359 A TW098133359 A TW 098133359A TW 98133359 A TW98133359 A TW 98133359A TW I523220 B TWI523220 B TW I523220B
Authority
TW
Taiwan
Prior art keywords
gan
gate
algan
layer
barrier
Prior art date
Application number
TW098133359A
Other languages
English (en)
Other versions
TW201025599A (en
Inventor
Jing Chen
Mao-Jun Wang
Original Assignee
Univ Hong Kong Science & Techn
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Hong Kong Science & Techn filed Critical Univ Hong Kong Science & Techn
Publication of TW201025599A publication Critical patent/TW201025599A/zh
Application granted granted Critical
Publication of TWI523220B publication Critical patent/TWI523220B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

AlGaN/GaN高電子遷移率電晶體
本發明屬於一種場效應電晶體，尤指一種利用氟離子注入來提高AlGaN/GaN高遷移率電晶體的擊穿電壓及相關材料，器件結構和方法。
高電子遷移率電晶體(HEMT)，又稱為異質接面場效電晶體(HFET)或調制摻雜場效應電晶體(MODFET)一般利用兩種不同禁帶寬度的材料所形成的接面，例如異質接面替代摻雜區作為溝道。高電子遷移率電晶體得益於異質結構，利用異質接面產生的高遷移率電子，該異質接面由比如高摻雜寬禁帶n型施體層或非故意摻雜的AlGaN寬禁帶層和具有很少或沒有故意摻雜物的非摻雜的窄禁帶層(例如，GaN層)形成。
例如，由於異質接面是由在異質接面的非摻雜側的導帶中形成電子勢阱的禁帶寬度不同的材料形成的，所以n型施體層中離化產生的電子容易轉移到異質接面處的禁帶寬度稍窄的非摻雜溝道中，從而產生薄的耗盡的n型施體層和禁帶稍窄的導電溝道。在AlGaN/GaN體系中，由於極強的自發極化和壓電極化效應，不摻雜也可以形成高濃度的電子溝道。例如，內部極化誘導產生的電場可以把AlGaN表面施體能級中電子轉移到GaN層中。在這種情況下，由於溝道中沒有施體雜質導致的散射，電子可以高速移動，獲得很高的電子遷移率。最終結果是異質結構中產生了一高濃度高遷移率的電子薄層，從而導致很低的溝道電阻率。這就是通稱的二維電子氣(2DEG)。在場效應電晶體(FET)中，通過在柵電極上施加偏壓來改變這一層的電導，從而完成電晶體的工作。
GaN HEMT體系中AlGaN/GaN HEMT是最常見的異質接面高遷移率電晶體。通常，利用MOCVD或者MBE在襯底材料(比如藍寶石、矽(111)、碳化矽)上外延生長GaN以及AlGaN及其相關結構來提供AlGaN/GaN HEMT製備所需的材料。
由於內在的高密度二維電子氣具有高的電子濃度和電子遷移率以及極高的臨界擊穿電場，AlGaN/GaN HEMT具有極高的輸出功率密度，從而成為目前國際上的研究熱點。因此，寬禁帶AlGaN/GaN HEMT正成為下一代射頻(RF)和微波功率放大器的理想替代者。HEMT的一個重要工作和設計參數就是擊穿電壓(BV off )，它往往決定了A類工作模式下器件的最大輸出功率。
然而，目前報導的器件的擊穿電壓還遠遠小於GaN基材料的理論極限。比如，最近發現由於GaN緩衝層中存在n型背景摻雜(主要是內在的氮空位以及氧雜質)，從源極注入到汲極的電流導致的擊穿是限制實用器件擊穿電壓的一個重要因素。由於GaN緩衝層中的勢壘較低，導致GaN緩衝層中的漏致勢壘降低(DIBL)效應隨著離2DEG溝道深度的增加而加重。因此，在高的汲極偏壓下，電子就可能通過GaN緩衝層從源極注入到高場區，在溝道中引起碰撞電離，從而在器件的柵擊穿之前導致三端擊穿。
雖然人們曾嘗試過減少GaN緩衝層中的n型背景摻雜，但是這種努力通常被證實為很困難和沒有商業價值的。另外，比如在GaN層中摻入碳或者Fe形成深的受主能級，然而這些受主能級容易導致器件的電流坍塌以及電流電壓(I-V)輸出特性的滯後，故意引入的雜質還可能導致生長系統的永久污染。另外，這些受主雜質還可能導致器件的不穩定，特別是汲極工作電壓較高時。因此，期望在器件工藝級別來提高實用器件的擊穿特性。
下面通過簡單的概括來說明本發明的基本特點，以便基本理解本發明的一些方面。本概述不是本發明的具體表述，省略了細節說明和關鍵部分的闡述，以及本發明的實施例和權利要求。其目的只是簡單的描述本發明，作為後面詳細表述的引子。
在各種實施例中，提供了增強背勢壘(EBB)結構和器件，該結構和器件通過在2DEG溝道下的非故意摻雜的GaN緩衝層中產生較高的能量勢壘來提高III族氮化物HEMT(尤其是AlGaN/GaN HEMT)的關態擊穿和阻擋特性。同時給出了利用在GaN緩衝層中形成背勢壘來提高AlGaN/GaN HEMT擊穿特性的多種結構和器件類型。
在一個非限制性實施例中，HEMT結構包括Schottky閘極控制的2DEG溝道、源極歐姆接觸和汲極歐姆接觸。有利的是，根據一個方面，氟離子可以在閘極光刻之後，濺射金屬之前注入。因此，形成和閘極金屬自對準的增強背勢壘。
在其他實施例中，提出了工藝層面製備增強背勢壘HEMT的方法。可以根據具體的外延結構在相關區域選擇性地注入氟離子來實現相關結構和器件。有利的是，氟離子注入可以利用目前商用的離子注入設備。
另外，描述了HEMT異質結構的一個或多個實施例，所述HEMT異質結構包含由注入的氟離子構成且基本上位於設計的EBB HEMT異質結構的閘極位置下面的EBB層或區域。例如，各種實施例能實現由注入的氟離子構成的EBB區域或層，其中注入的氟離子濃度峰值的位置稍微低於異質接面或者稍微低於設計的HEMT的閘極位置的介面。
根據本發明的進一步實施例，可以將帶負電的氟離子引入電子器件來提高電子器件中的局域勢壘。例如，氟離子處理的區域或位置可以位於源極和閘極之間、閘極和汲極的漂移區、源極、汲極以及閘極區域。另外，氟離子可以被注入到緩衝層或者勢壘層中。
本申請的進一步實施例可以結合低濃度汲極(LDD)技術和增強背勢壘技術來提供進一步改善電場分佈的EBB/LDD結合HEMT(例如，EBB/LDD HEMT)。另外，增強背勢壘的區域甚至可以擴展到源極區域，從而可以進一步提高HEMT在關斷下源極和汲極之間的隔離。
在本發明中，氟離子注入可以採用等離子體處理、等離子體浸入式離子注入和離子注入技術中的一種工藝或多種工藝。另外，可以和普通的場板技術(包括閘極場板、源極場板、汲極場板以及多層場板)相結合來進一步提高電子器件的耐壓。根據以上公開實施例，本發明進一步可以用於其他基於氮化物的電子器件，包括金屬半導體場效應電晶體(MESFET)、金屬絕緣體半導體高電子遷移率電晶體(MISHEMT)、金屬絕緣體半導體場效應電晶體(MISFET)、橫向場效應整流器(LFET)、發光二極體(LED)以及鐳射二極體(LD)。
在此，用首字母的縮寫來表示以下內容，源極(S)，汲極(D)，閘極(G)，電流(I)，電壓(V)，擊穿電壓(BV)，跨導(Gm)，長度，距離或間隔(L)，相對位置(X)，歐姆接觸(O)，陽極(A)，陰極(C)或者電容(C)。
前面提到，目前報導的AlGaN/GaN HEMT的擊穿電壓值還遠小於材料的理論極限。從目前AlGaN/GaN HEMT的發展水準看來，由於GaN緩衝層中存在非故意的n型背景摻雜，漏致勢壘降低(DIBL)效應即使在微米柵長的器件中也很嚴重。
圖1顯示了一個常規AlGaN/GaN HEMT的截面示意圖以及器件擊穿的演示。AlGaN/GaN HEMT一般基於用MOCVD或者MBE在襯底材料102(比如藍寶石、矽、碳化矽等)上外延生長GaN 104(緩衝層)以及AlGaN 106(勢壘層)。接著通過後續工藝在異質結構(102/104/106)上形成期望的結構(比如，源極108、閘極110以及汲極112等)。
注意，在圖1中，箭頭114顯示了大的汲極112偏壓下導致HEMT器件擊穿的源極注入電流。電子在大的汲極112偏壓下可以從源極108通過緩衝層104進入汲極，從而在閘極110注入118之前觸發溝道的碰撞電離116。因此在AlGaN/GaN HEMT中能觀察到過早的三端擊穿。
表面跳躍導電機制120曾被認為是閘極和汲極之間漏電的主要機制，主要根據是觀察到擊穿電壓負的溫度係數，相應的熱燒毀被認為是導致AlGaN/GaN HEMT擊穿的主要機制。然而，在目前的器件中，AlGaN勢壘層106的表面形貌已經得到了很大的提高，擊穿電壓往往表現出正的溫度係數。人們提出閘極110下面接近汲極邊緣的溝道(峰值電場的位置)中的碰撞電離(帶內或帶間)是導致器件擊穿的主要機制。這種機制下的擊穿電壓擁有正的溫度係數。然而，應當注意，對於AlGaN/GaN HEMT來說，當能獲得高品質的非摻雜絕緣性AlGaN勢壘層106，由於高的Schottky勢壘高度以及異質介面的大的導帶不連續以及勢壘層106中不存在摻雜，所以這並不有利於閘極注入118。
最近發現通過緩衝層104的源極108注入114可以導致碰撞電離116並且導致常規AlGaN/GaN HEMT過早的三端擊穿。然而，在背景介紹中也提到，需要通過結構和工藝設計來提高實用器件的擊穿特性。例如，可以通過減少高壓下源極的電流注入114或者有效地阻止源極注入的電子進入高場區來提高擊穿耐壓。比如，通過在2DEG溝道下的非故意摻雜GaN緩衝層104中注入帶負電的氟離子，形成高的電勢壘可以有效地阻止源極108注入114的電子進入閘極110邊緣靠近汲極的高場區。
為此目的，本發明的各個實施例提供了增強背勢壘結構和器件(例如EBB HEMT)，所述增強背勢壘結構和器件利用在2DEG溝道下的非故意摻雜的GaN緩衝層104中產生高勢壘來提高AlGaN/GaN HEMT器件的擊穿和阻擋特性。比如，在一個或多個實施例中可以利用氟離子注入來提高背勢壘，提高AlGaN/GaN HEMT的擊穿電壓。
在本發明中，增強背勢壘(EBB)是在器件工藝製備階段在本征溝道下通過氟離子注入局部形成的，而不是在外延生長階段形成的。由於氟元素的強負電性，所以注入後氟離子充當負離子。2DEG溝道下面的氟離子可以有效提高溝道下面GaN層104的導帶，因此，源極注入的電流114繞過背勢壘從更深的GaN緩衝層流過，避開了高電場的區域。因此，背勢壘能有效地阻擋從源極108注入到2DEG溝道中的高電場區域的電流114。
在另一個實施例中，提供了HEMT結構，其包括由基本上位於EBB HEMT的閘極下面的注入氟離子形成的增強背勢壘層或區域。例如，EBB區域由注入氟離子構成，所述注入氟離子的峰值濃度處於稍微低於HEMT閘極110的異質接面的位置。
在本發明的進一步非限制性實施例中，可以結合低濃度汲極(LDD)技術和增強背勢壘技術來提供能進一步改善電場的分佈的EBB/LDD結合HEMT異質接面。另外，增強背勢壘的區域甚至可以擴展到源極，從而可以進一步提高HEMT在關斷下源極和汲極的隔離。
另外，本發明提供了在HEMT中形成增強背勢壘(EBB)區域從而製造EBB HEMT的方法。相應的結構和器件可以在工藝級別(例如，後外延生長)採用氟離子選擇性注入來形成，並且與現有的AlGaN/GaN HEMT製備工藝相相容。氟離子注入工序也可以採用現有的商用離子注入機。因此，工藝參數，比如注入深度以及產生的背勢壘高度可以通過離子的注入能量和注入時間來精確地控制。另外，離子注入可以在器件的局部進行勢壘的調控，這是外延生長所不能控制的。
在此，異質接面一般包括兩層不同的半導體材料形成的介面，這兩層半導體材料通常具有不同的禁帶寬度。異質結構一般包括一個或多個異質接面，有時包括如上下文所提出的相鄰層或結構，並且可以是有意(比如，子晶層等)或無意(比如，工藝污染，自然雜質，表面缺陷，表面形貌改變等)形成的夾層。非故意摻雜表示在半導體材料中沒有人為的進行摻雜，但材料的性質可能因為工藝污染或前後工序而改變，比如本征的氮空位或者氧雜質等。HEMT器件的各個部分，比如源極，汲極，閘極用來表示器件的預期結構，但不一定已經存在。
另外，本發明所提出的結構和方法的各個實施例的變型也應當包括在本發明的範圍內。同時，本發明的結構、器件和方法的各種實施例可以包括改變增強背勢壘區域或層所在的位置和/或用來產生背勢壘區域或層所用氟離子的濃度分佈等。
圖2顯示了根據非限制性示例實施例的常規AlGaN/GaN HEMT 202和採用氟離子注入的增強背勢壘HEMT 204的截面示意圖。
前面提到，AlGaN/GaN HEMT一般基於用MOCVD或者MBE在襯底材料102(比如藍寶石、矽、碳化矽等)上外延生長GaN 104以及AlGaN 106層並形成相關結構。比如，作為AlGaN/GaN HEMT異質結構的非限制性示例圖示，AlGaN/GaN異質結構200包括在藍寶石襯底102上生長的2微米厚的非故意摻雜GaN緩衝層104以及其上的24納米非故意摻雜的AlGaN(i-AlGaN)(例如i-Al0.25Ga0.75N)勢壘層106。有利的是，根據其他方面，EBB AlGaN/GaN HEMT的其他實施例可以在其他襯底材料(例如SiC和Si等)上製造。
比如，本發明提出的增強背勢壘AlGaN/GaN HEMT的具體實施例可用目前商業化的如用MOCVD在(0001)藍寶石襯底上生長的Al0.25Ga0.75N/GaN外延片(來自NTT-AT)來製造。HEMT結構包括襯底(未示出)上低溫生長的GaN成核層、2微米厚的非故意摻雜層104以及24nm厚的Al0.25Ga0.75N勢壘層106。閾值電壓為-3.8V,GaN緩衝層104的方塊電阻率大於106歐姆每平方(Ω/□)。室溫下的2DEG濃度和電子遷移率分別為8.75x1012cm-2和1480cm2/Vs。
如上所述，所公開的實施例的變型旨在包含于本發明的範圍內。例如，上述說明性實施例中層的尺寸只是一種可能。應當理解，在一些條件下，緩衝層的厚度不受限制。有利的是，所共開的實施例避免了由於內在應力可能導致緩衝層的破裂的限制。另外，應當注意，勢壘層的厚度通常可以從5nm到-30nm或更大。
在外延片的基礎上進一步形成源極108，閘極110和汲極112就構成了常規AlGaN/GaN HEMT。本申請中提出的HEMT結構在此基礎上只要加入氟離子注入206。
作為非限制性示例，在STS的ICP(Surface Techonology System TM Inductively Coupled Plasma)系統上利用Cl2/He等離子體幹法刻蝕實現器件臺面隔離，然後用電子束蒸發Ti/Al/Ni/Au金屬層並在氮氣下850 o C高溫退火30秒形成源極/汲極歐姆接觸，接觸電阻率一般為0.8歐姆毫米。根據一個方面，電子束蒸發Ni/Au金屬，剝離分別形成增強背勢壘和常規HEMT的1微米長的閘電極。
根據另一個方面，在澱積閘110/210電極金屬之前，增強背勢壘的HEMT的閘極210開口中需要注入氟離子(19F+)。比如，作為根據本發明的一方面的非限制性實施例，採用BF3作為源，利用例如Varian CF3000的離子注入機注入能量例如為50keV，劑量例如為1x1012cm-2的氟離子。增強背勢壘AlGaN/GaN HEMT離子注入區域溝道中2DEG濃度和電子遷移率分別為6.96x1012cm-2和920cm2/Vs。最後在氮氣中400℃退火15分鐘形成所需器件。
作為比較，在具有EBB AlGaN/GaN HEMT的同一外延片上按照標準工藝製備了常規AlGaN/GaN HEMT。為此，HEMT製造之前的準備步驟可以包括例如通過臺面蝕刻(例如，感應耦合型等離子體反應離子蝕刻)、離子注入等來實現不同器件之間隔離的工藝。應當理解，可以在製造積體電路過程中的將所共開的器件和結構與其他器件進行集成時來進行這種器件隔離。根據示例實施例的其他方面，器件的柵長(L G )可以為1微米，閘極和源極(L GS )距離為1微米，閘極和汲極(L GD )距離為2微米。
已經證實利用氟等離子體處理技術，在AlGaN勢壘106中摻入帶負電的氟離子可以製備增強型的AlGaN/GaN HEMT。另外，等離子體注入的氟離子可以有效地耗盡溝道中的2DEG，從而可以引起HEMT閾值電壓5V的偏移。由於等離子體中的氟離子能量小於離子注入機的，所以氟等離子體處理能將氟離子帶入薄的AlGaN層中，從而實現增強型HEMT。有利的是，氟等離子體處理的增強型AlGaN/GaN HEMT包括能改善增強型AlGaN/GaN HEMT的擊穿電壓的EBB。
相應的，本發明提出了利用增強背勢壘的區域或層206來有效阻止源極注入的電子114進入高場區。有利的是，本發明提出2DEG溝道下面注入帶負電的氟離子可以有效提高導帶勢能，形成增強背勢壘，提高AlGaN/GaN HEMT的三端擊穿電壓(BV off )。需要說明的是，在圖2中用分離的階梯式區域來表示氟離子濃度隨離閘極210深度或位置變化而發生變化，在實際的增強背勢壘中，氟離子的濃度是連續的，如圖3和22所示。
例如，圖3給出了根據本發明的非限制性示例實施例的常規AlGaN/GaN HEMT 202和增強背勢壘AlGaN/GaN HEMT 204的另一種結構示意圖300。如前所述，增強背勢壘層或區域206中氟離子的濃度是漸變的，而不是不連續的。注入氟離子的增強背勢壘區域206主要位於緩衝層106中，同時穿過異質接面的一部分(深的緩衝層中和AlGaN勢壘層中的氟離子濃度不為零，氟離子濃度的峰值位置在2DEG溝道下面)。
圖4顯示了常規I-V測試器件三端擊穿電壓(BV off )的測試圖，擊穿電壓定義為關斷狀態下汲極電流密度達到1mA/mm時的汲極電壓。其中，V GS (例如，相對於器件閘極和源極的電壓)404偏置在夾斷電壓以下，V DS (例如，相對於器件汲極和源極的電壓)406從0V往高電壓掃描直至汲極電流密度達1mA/mm，同時記錄了源極108/208，閘極110/210，汲極112/212的電流在不同閘極偏壓下隨V DS 的變化。
圖5顯示了常規HEMT 202在不同閘極110偏壓下的三端擊穿特性500。當汲極電壓達一臨界值時，汲極電流502迅速上升，標誌器件202出現硬擊穿。同時，注意到，擊穿電壓BV off 隨著閘極110反向偏壓的增加而增加，儘管閘極電流504增加了。這表明對於器件110擊穿而言存在閘極注入110擊穿之外的主導擊穿機制。
圖6顯示了三端602擊穿和兩端604擊穿特性的比較600，發現兩端測試下的閘極110和汲極112之間的擊穿電壓更大。需要說明的是在高品質的閘極勢壘下，閘極電流很小，因此器件在三端測試下的過早擊穿不是由閘極注入導致的。另外，應當注意，源極電流(I S )(圖5中506)在拐彎點前是負的，在對數座標下表現為正。當汲極112偏壓較低時，源極電流506主要由源極和閘極電流(I GS )408主導。進一步注意，當V DS 406逐步增加時，從源極到汲極的電流(I DS )412的電流分量最終超過了源極和閘極的漏電流(I GS )408，從而使源極的電流Is在拐點後反向。
除了普通的I-V測試外，可以利用汲極電流注入技術來表徵器件的三端擊穿特性，並揭示不同的擊穿機制。一個優點是汲極電流限制防止了測試下的器件傳輸超載電流和熔斷。
相應地，HEMT 202的源極108接地，汲極112通入1mA/mm的固定電流，然後閘極偏壓404從0V掃到-25V，同時記錄閘極電流(I G )504，V DS 406和V DG (例如，相對於器件汲極和閘極的電壓)相對於源極電壓和閘極電壓的電壓差V GS 404的變化。在此掃描中，器件由開啟狀態進入關斷狀態。
圖7顯示了利用上述汲極電流注入技術測試的常規AlGaN/GaN HEMT的三端擊穿特性，描述了器件閘極電流I G 702、汲極和源極電壓差V DS 704、汲極和閘極電壓差V DG 706、閘極擊穿時的汲極和閘極電壓差BV DG 708、溝道擊穿時的汲極和源極電壓差BV DS 710以及閘極擊穿時的汲極和源極電壓差BV DS G 712。而且，汲極108電流固定為1mA/mm，V GS 從0V掃到-25V。
如圖7所示，常規AlGaN/GaN HEMT在閘極電流I G 702仍很低時於閘極擊穿之前存在較低V DS 704下的擊穿。因此，從源極108到汲極112的電流通道應該在GaN緩衝層104中。值得一提的是，由於本征點缺陷和雜質(比如剩餘的Si、氧、以及氮空缺)的背景摻雜，即使在優化生長參數後，GaN層104一般表現為n型。另外，GaN緩衝層104中的漏致勢壘降低效應隨著離2DEG溝道深度的增加越來越嚴重。因此，在大的汲極偏壓112下，電子可以通過緩衝層104，從源極注入到高場區中，從而導致溝道中的碰撞電離。在這種情況下，由於非故意摻雜GaN緩衝層(例如，i-GaN層)的n型背景摻雜(由於本征氮空缺或氧雜質等)導致的從源極108注入到汲極112的電流成為限制實用HEMT器件擊穿電壓的重要因素。
圖8顯示了Synopsys Santaurus類比的常規AlGaN/GaN HEMT器件中閘極110下面GaN緩衝層104的勢壘800隨著與2DEG溝道的深度的變化，閘極和汲極偏壓分別為-5V和60V。可以看到GaN緩衝層104中的漏112致勢壘降低效應隨著離2DEG溝道深度802的增加越來越嚴重。離2DEG溝道75nm位置的源極108和汲極112之間的勢壘幾乎消失，標誌著閘極110失去對此區域的控制。相應地，在大的汲極112偏壓下，電子可以沿著電場向量從源極108注入到溝道中的高場區並觸發溝道中的碰撞電離。
圖9顯示了Synopsys Santaurus類比的AlGaN/GaN HEMT閘極110下面區域在關斷條件下的電勢和電場向量的分佈，閘極和汲極偏壓分別為-5V和60V。如上所述，在大的汲極112電壓下，源極108注入電子114(902)可以沿著電場向量進入到溝道中的高場區並觸發溝道中的碰撞電離。
圖10-11顯示了示例的常規AlGaN/GaN HEMT的三端擊穿電壓與柵長(L G )1002的關係。圖10顯示了源極電流(I S )1004和汲極電流(I D )1006，圖11顯示了閘極電流(I G )。由於漏致勢壘降低效應隨著柵長1006的增加而減弱，因此通過測試不同柵長1002(1μm 1008,1.6μm 1010,2.5μm 1012)下HEMT的擊穿特性1000/1100可以用來確認源極108注入的電子114(902)是不是導致器件過早擊穿的實質因素。相應地，閘極110長度1002較大的器件中從源極108注入到高場區的電流應該較小，擊穿電壓會相應增加。很明顯，在圖10中，由於較小的源極注入電流1004，閘極110長度1002較大的器件的擊穿電壓更大，儘管圖11中的閘極電流增加了。
可以通過不同的汲極注入電流來研究HEMT 202在關斷下的工作機制。圖12-13顯示了利用源極注入技術，在較小汲極注入電流(從5(1302)到10(1304)μA/mm，步長為1μA/mm)下常規AlGaN/GaN HEMT 202的三端擊穿特性1200/1300。圖12和13分別顯示了汲極和源極的電壓差以及閘極電流隨閘極偏壓的變化。如圖12所示，在注入電流較小時，沒有溝道擊穿現象，因此熱激發或者熱電子場發射導致的汲極與源極或者汲極與閘極之間的漏電可以維持注入的電流。值得注意的是，在注入電流密度為5μA/mm(1204)和6μA/mm(1206)下，當閘極偏壓從-7V掃到-15V時，汲源電壓隨著閘極反向偏壓的增加而增加，與其他注入電流密度下的情況相反。
圖13表明當注入電流較小時，源極電流優於閘極電流而占主導。當閘極偏壓從-7V向-15V掃描時，源極電流逐漸減少。因此，需要較高的汲極電壓來保持恒定的汲極注入電流。因此，閘極漏電流的比例逐漸增加。可預期的是需要恒定的閘漏電壓來保持恒定的汲極電流。相應地，當閘極偏壓從夾斷電壓向大的負偏壓掃描時，漏源電壓逐漸減小。
圖14-15顯示了利用汲極電流注入技術，在較大汲極注入電流(從10μA/mm(1502)到100μA/mm(1504)，步長為10μA/mm)下常規AlGaN/GaN HEMT的三端擊穿特性。圖14和15分別顯示了汲極和源極的電壓差以及閘極電流隨閘極偏壓的變化。可以看出，當注入的汲極電流密度大於20μA/mm時，源極注入和閘極注入導致的擊穿同時出現。在此電流密度下，碰撞電離很可能已經發生了，這是因為熱激發或者熱電子場發射導致的漏電流往往小於此電流密度。如圖15所示，在溝道擊穿區域中，源極電流優於閘極電流而占主導；而在閘極擊穿區域中，閘極電流占主導，這和圖12-13中小電流密度注入時有很大差別。
前面提到，在源極注入導致的擊穿區域，當閘極偏壓的負值更大時，源極注入的電流會減小，因此需要更高的汲極電壓來維持恒定的汲極電流，如圖15所示。在閘極導致的擊穿區域，閘極電流主導著汲極電流。表明在注入汲極電流相對較小時，存在源極漏電流和閘極漏電流的競爭。值得說明的是，主要的漏電路徑由器件的偏置條件，更是由器件的基本性質(比如(但不限於)緩衝層104、Schotty閘極的品質、以及器件的尺寸)來決定。
在汲極注入電流較大時，同時存在單純的漏電流以及漏電流導致的碰撞電離的競爭。可以預期的是，當單純的漏電流可以達到汲極注入電流時，往往不會發生碰撞電離。否則，碰撞電離就是主要的擊穿機制。另外，在碰撞電離框架內，也存在如前所述的源極注入和閘極注入的競爭。
圖16顯示了常規HEMT在室溫(1602),50℃(1604),150℃(1606),以及250℃(1608)擊穿時源極電流的曲線。其中，器件柵長為1微米，閘極偏壓為-5V，為了清楚，圖中只顯示了源極電流。可以看出，擊穿電壓隨著溫度的升高而升高。同時，由於溫度升高後，源極和閘極之間的漏電增加，需要更大汲極偏壓(V DS )來維持更大的汲極和源極電流(I DS )來抵消增加的源極和閘極之間的漏電，因此源極電流的拐點隨著溫度的升高向高的汲極偏壓(V DS )移動。
圖17顯示了1微米柵長的常規AlGaN/GaN HEMT 202在不同的負閘極偏壓1702(-5V(1704),-6V(1706),-7V(1708),-8V(1710))下的擊穿電壓隨溫度的變化。在所有偏壓下，擊穿電壓都表現出正的溫度係數，這是碰撞電離的主要特徵。
圖18顯示了本發明所提出的增強背勢壘AlGaN/GaN HEMT的截面示意圖，其中閘極溝道下GaN緩衝層中注入的氟離子206形成的背勢壘減小了源極的注入。根據本發明的各個方面，本發明提出的增強背勢壘AlGaN/GaN HEMT的具體實施可在目前商業化的如利用MOCVD在藍寶石襯底上生長的Al0.25Ga0.75N/GaN外延片(來自NTT-AT)上製造。HEMT結構包括襯底上低溫生長的GaN成核層(未示出)、2微米厚的非故意摻雜GaN緩衝層104以及24nm厚的Al0.25Ga0.75N勢壘層106。其中，GaN緩衝層104的方塊電阻率大於106歐姆每平方(Ω/□)。室溫下的2DEG濃度和電子遷移率分別為8.75x1012cm-2和1480cm2/Vs。利用Varian CF3000離子注入機在閘極210下面注入能量為50keV,劑量為1x1012cm-2的19F+離子能製造增強背勢壘HEMT204。如圖2-3所示，利用標準工藝同樣可以在同一矽片上製備常規AlGaN/GaN HEMT 202來作為比較。
根據其他方面，器件(202/204)柵長L G 為1微米，閘極和源極距離L GS 為1微米，閘極和汲極距離L GD 為2微米。器件可以在氮氣中在400℃退火15分鐘。根據具體的實施例，增強背勢壘HEMT204氟離子注入區域的2DEG濃度和電子遷移率分別為6.96x1012cm-2和920cm2/Vs。
圖19進一步顯示了根據本發明的增強背勢壘AlGaN/GaN HEMT 204的非限制性示例實施例1900的示意截面圖。根據以上參照圖2-3以及18所描述的實施例中涉及到的增強背勢壘AlGaN/GaN HEMT 204的截面示意圖，其中包含了在AlGaN勢壘層106和非故意摻雜GaN緩衝層104的異質介面的2DEG溝道1902。
需要說明的是，雖然2DEG溝道1902用一個鄰近AlGaN勢壘層106和非故意摻雜GaN緩衝層104並且介於它們之間的分離區域來顯示，但實際上2DEG溝道1902是由兩種不同禁帶寬度的材料在異質接面的非摻雜側的導帶中形成的電子勢阱構成的。另外，類似於參照圖2、3和22所進行的有關氟濃度的討論，雖然EBB區域或層206表示為用於指示存在注入氟濃度的分離且均勻的陰影區域，但是根據本發明的各個實施例，氟離子濃度隨離閘極深度的變化而發生變化，在實際的增強背勢壘中，氟離子的濃度是連續或漸變的。
前面提到，可以通過摻入C或者Fe來較小緩衝層的漏電，從而減輕源極注入。然而，這些互補性的摻雜常會在緩衝層104中產生深的受主能級，導致器件的不穩定，特別是在汲極電壓較大時。採用AlGaN緩衝層104(未示出)也有較大難度，這是因為在Al組分大於5%時生長厚的AlGaN緩衝層很困難。另外，這些結構中2DEG的輸運性質和常規AlGaN/GaN異質結構相比較差。利用InGaN的壓電極化效應，可以在2DEG溝道背面引入InGaN薄層提高局部的勢壘，然而還沒有證據表明離異質介面幾納米遠的這一較窄禁帶薄層能提高HEMT器件的擊穿電壓。
如前所述，增強背勢壘可以阻止源極注入的電子114/902進入高場區中，從而提高器件的三端擊穿電壓。另外，可以利用氟等離子體處理來向AlGaN勢壘106中注入帶負電的氟離子來製備增強型AlGaN/GaN HEMT。
例如，圖20-21分別顯示了示例增強型AlGaN/GaN HEMT 2000和增強背勢壘HEMT的示例實施例2100的示意圖，其中增強型AlGaN/GaN HEMT 2000和增強背勢壘HEMT分別利用氟等離子體處理2002和氟離子注入206來實現。這兩個圖同時顯示了能帶圖、費米能級(EF)以及功函數。如圖20右邊所示，氟離子可以有效地耗盡2DEG溝道1902，並使HEMT的閾值電壓向正向移動高達5V。在該增強型AlGaN/GaN HEMT2000中，如前所述，氟離子主要位於AlGaN勢壘層106中。
前面提到，如圖21右邊所示，可以通過在2DEG溝道1902背面注入206氟離子來形成背勢壘，阻止源極注入。值得注意的是，在注入之前，常規離子注入中使用的氟離子是帶正電的，但是由於氟元素的電負性很強，在注入後被認為是帶負電的。
例如，可以利用在AlGaN/GaN異質結構204的靠近溝道的地方注入能量為10keV，劑量為1.5x1013cm-2的氟離子來研究注入後氟離子的帶電狀態。例如，注入後閾值電壓向正向移動了3V，表明由於氟原子的極強電負性，在注入到III族氮化物後氟離子的帶電狀態已經從正轉為負。
圖22顯示了增強背勢壘層或區域206的非限制性示例實施例中注入氟離子的二次離子質譜(SIMS)分佈曲線2200。根據本申請，當注入時氟離子的能量為50keV，劑量為1x1012cm-2時，可以使氟離子濃度的峰值位於2DEG溝道1902下面。同時，可以先用TRIM和其他合適的類比軟體來計算注入的能量，從而使得氟離子主要位於2DEG溝道背面。應當注意，在圖22中把注入的劑量提高到1x1014cm-2來獲得可靠的SIMS信號，從而獲得圖22的SIMS分佈。
注意，在具有氟離子注入的增強背勢壘AlGaN/GaN HEMT 204的示例實施例中，氟離子濃度2202的峰值大概位於離AlGaN勢壘層106表面66nm的地方，或離在i-AlGaN勢壘層106和i-GaN緩衝層104之間形成的異質結構介面(2DEG溝道下)42nm處，和TRIM的模擬結果相一致。因此，在該非限制性示例圖示中，增強背勢壘區域206的注入氟離子的峰值濃度位於鄰近異質接面的GaN緩衝層104中(或2DEG溝道下)。
如圖2-3，18-19和21所示，本發明提供了在閘極210區域中注入氟離子的AlGaN/GaN HEMT 204。如上所述，例如，可以利用例如Varian CF3000的離子注入機以一個選定的能量(比如50keV)和選定的劑量(如1x1012cm-2)在異質結構(102/104/106)中注入氟19的離子。
所屬領域的普通技術人員應該理解的是，增強背勢壘區域或層206中注入離子的能量，劑量以及位置可以根據氟離子分佈和能帶調製大小的不同需要來調整。相應地，相關實施例不受在此提到的任何其他非限制性示例實施例的限制。本申請提出的權利要求包括在此附加的內容。
同時需要說明的是帶負電的氟離子可以抬高GaN緩衝層104的背勢壘。例如，根據本申請提出的在靠近AlGaN/GaN異質接面的溝道處注入能量為10keV，劑量為1.5x1013cm-2的19F+離子後，可以觀察到閾值電壓向正向移動3V，表明由於氟原子的極強的電負性，注入後氟離子的電荷已經由注入前的正轉變為負。
例如，圖23描述了本申請提出的類比的AlGaN/GaN異質結構在注入氟離子前(常規AlGaN/GaN HEMT)202和注入氟離子後(增強背勢壘AlGaN/GaN HEMT)204零偏壓下的導帶示意圖2300。為了進行模擬，GaN緩衝層中的有效n型背景摻雜濃度設為2x1015cm-3。注意，在氟離子的調控下，HEMT閘極區域下面緩衝層的導帶勢能提高了約1eV。因此，帶負電的氟離子對能帶的調控可以用來提高2DEG溝道下面GaN緩衝層104的勢壘，如圖27所示。
圖24分別描述了非限制性示例AlGaN/GaN異質結構202在氟離子注入2404前(如生長後2402)和氟離子注入2404後204的電容電壓曲線2400，最大電容和最小電容比(Cmax/Cmin)從265提高到了325。從C-V特性2400可以看出，增強背勢壘能提高緩衝層104的隔離。利用在片傳輸線方法(TLM)測量得到注入區域的方塊電阻為1073Ω/□，大概是生長後202方塊電阻值(484Ω/□)的兩倍，這表明注入引起的雜質和缺陷導致了載流子遷移率的下降。值得注意的是，只有在注入區域206有方塊電阻的下降，不會影響到源極208和汲極212連接區域的電阻。通過對注入區執行在片室溫下的Hall測試得到的2DEG濃度和電子遷移率分別為6.17x1012cm-2和947cm2/Vs。閾值電壓由-3.8V移動到-3.0V，這是由於帶負電的氟離子對溝道周圍能帶具有調控作用。
利用常規電流電壓測試和源極注入技術來表徵器件的三端擊穿電壓。圖25描述了利用常規電流電壓測試得到的常規202和增強背勢壘204 HEMT的擊穿特性2500。和預期的一樣，增強背勢壘HEMT 204有更大的關斷擊穿電壓BV off 。在汲極注入測試中，汲極注入電流固定在1mA/mm，V GS 由0V掃到-25V，同時記錄了I G ,V Ds 和V DG 隨V GS 的變化。
圖26比較了常規AlGaN/GaN HEMT 202和根據本發明的EBB AlGaN/GaN HEMT204的三端擊穿特性2600。標記和參考符號如圖7所示，其中描述了I G 702,V DS 704,和V DG 706隨閘極偏壓的變化以及BV DG 708和BV DS 710點。注意，器件尺寸為L G 為1μm,L GS 為1μm,L GD 為2μm。從圖26可見，增強背勢壘HEMT 204中過早擊穿點的汲極電壓相對於常規HEMT 202得到了提高，和常規電流電壓(I-V)測試的結果相一致。在注入氟離子206提供的更好阻斷能力下，增強背勢壘AlGaN/GaN HEMT 204的三端擊穿電壓BV off 提高了38%，功率優值由32.4提高到46.4MW/cm2，增加了40%，儘管開啟電阻(R on )稍微有所增加。
作為另一個示例，圖27顯示了常規AlGaN/GaN HEMT 202和根據本發明的增強背勢壘HEMT GaN 204的GaN緩衝層104中不同位置(X)和離閘極110/210不同深度2702的電勢的比較2700。EBB 204和常規HEMT 202不同深度2702處從源極108/208側到汲極112/212側的電勢分佈表明溝道背部的氟離子能有效地提高局部電勢，從而相對於常規器件202來說提供了較高的勢壘。
圖28顯示了Synopsys Santaurus類比的常規AlGaN/GaN HEMT 202和根據本發明的增強背勢壘AlGaN/GaN HEMT 204在關斷條件下的電勢和電場向量的分佈。其中V GS 和V DS 分別為V T -1V和60V。電勢隨離閘極210相對位置X和i-AlGaN勢壘層106以及i-GaN緩衝層104厚度的變化用灰度的漸變來表示。
還應當注意，常規AlGaN/GaN HEMT 202和增強背勢壘AlGaN/GaN HEMT 204中的電場向量用帶方向指示的箭頭來表示。用漸變來表示增強背勢壘區域206中注入的氟離子。路徑1 2802表示常規AlGaN/GaN HEMT 202中由源極注入到高場區的電子的注入114路徑2082(圖9中的路徑1(902))。有利的是，如本發明提出的那樣，增強背勢壘AlGaN/GaN HEMT 204中的氟離子可以有效的阻止路徑1 2802。在增強背勢壘的作用下，源極208注入的電子114通過路徑2204進入汲極212，避開了電場的峰值區域。
因此，根據本發明實施的增強背勢壘HEMT 204可以擁有更高的三端擊穿電壓。值得注意的是，在兩種器件(常規AlGaN/GaN HEMT 202和增強背勢壘AlGaN/GaN HEMT 204)中閘極注入導致的擊穿電壓相同(如圖26所示)，擊穿時汲極和閘極的電壓差大約為125V。這表明這兩種器件的兩端擊穿電壓基本上一樣。在根據本發明的進一步的實施例中，可以利用場板來減小閘極邊緣的峰值電場，提高擊穿電壓。
圖29顯示了常規202和增強背勢壘AlGaN/GaN HEMT 204的非限制性實施例在不同的負閘極偏壓2902下三端擊穿電壓隨溫度變化的比較。其中，增強背勢壘HEMT 204的擊穿電壓在較小閘極212偏壓下從室溫到100℃表現出負溫度係數，表明越過背勢壘206的熱激發可能影響器件的擊穿。當溫度繼續上升時，表現出正溫度係數，和常規HEMT 202一樣，這是碰撞電離的標誌。因此，儘管熱激發在高溫下可能更嚴重，但極強的聲子散射會導致電子很難被加速到足夠的能量來觸發碰撞電離。
圖30-35顯示了常規AlGaN/GaN HEMT和根據本發明的增強背勢壘AlGaN/GaN HEMT 204的基本器件特性。圖30分別顯示了常規AlGaN/GaN HEMT 202和增強背勢壘AlGaN/GaN HEMT 204在閘極偏壓變化幅度分別為0.5V到-4.5V和1.5V到-3.5V，步長為-1V下的I-V輸出特性3000。顯示了示例EBB 204和常規HEMT 202的直流特性，其中，閘極偏壓從V T -0.5V開始，幅度相同。最大飽和電流的稍稍減小和開啟電阻的增加是由前面提到的注入區域中電子遷移率的降低導致的。
圖31顯示了器件的轉移特性曲線。增強背勢壘HEMT 204的最大跨導大概是常規HEMT 202的90%，儘管測量得到的電子遷移率只有後者的60%。跨導是在飽和區測量的，因此需要考慮的是高場遷移率，這和普通Hall測試得到的低場遷移率不同。說明本發明中的高場遷移率在經過氟離子注入並熱退火後並沒有退化很多。另外，對於該具體實施例，源極208接觸區域中並沒有注入氟離子，因此，決定外在跨導重要參數之一的接觸電阻並沒有受到影響。脈衝測試可以用來研究氟離子注入增強背勢壘HEMT 204中可能存在的陷阱效應。
相應地，圖32顯示了SiN鈍化後1x100μm常規HEMT 202的DC和脈衝I-V特性3200。脈衝I-V測試中靜態偏置點的閘極偏壓和漏端偏壓分別為V T -1V和20V。圖33顯示了SiN鈍化後1x100μm增強背勢壘HEMT 204的DC和脈衝I-V特性3200-。對於圖32，33，常規HEMT 202和增強背勢壘HEMT 204的閘極偏壓掃描範圍分別為-4.5V到0.5V和-3.5V到1.5V，步長為0.5V，脈衝寬度為0.2微秒，間隔為1毫秒。在增強背勢壘HEMT中，沒有觀察到脈衝測量3304中的退化現象，這表明氟離子注入引入的陷阱效應並不明顯，可能的原因是較小的注入劑量。另外，氟離子可以有效地提高溝道下面GaN緩衝層104的勢壘，阻止電子被注入導致的缺陷捕獲。利用Hewlett-Packard HP4142B模組DC源和Agilent 8722ES網路分析儀配置Cascade微波探針(非限制性)在片測量了1x100贡m增強背勢壘和常規HEMT不同偏壓下的小信號S參數。
圖34顯示了1微米柵長器件的最大電流增益3402和最大穩定增益3404隨頻率的變化，最大頻率至39GHz。
圖35顯示了常規AlGaN/GaN HEMT 202(3502)和增強背勢壘HEMT 204(3504)的截止頻率3500。注意，顯示了電流增益的截止頻率(f T ))和功率增益的截止頻率(f max )隨閘極偏壓的變化。用於進行比較的參數是：器件的柵長為1微米，閘極和源極距離為1微米，閘極和汲極距離為2微米，汲極電壓固定在10V。f T 和f max 的峰值大概分別為15GHz和50GHz。在示例增強背勢壘HEMT 204中沒有觀察到RF性能的明顯退化。
從圖30到35可以看到，增強背勢壘HEMT的開啟電阻，最大飽和電流和峰值跨導有微小的退化。有利的是，RF性能3500沒有衰減，表明電子的飽和速度沒有退化。
圖36至41描述了根據本發明的其他非限制性實施例。圖36顯示了利用氟離子注入來形成背勢壘206，減小源極漏電流(如通過注入區域3602)，並提高器件耐壓的增強背勢壘AlGaN/GaN HEMT 204的非限制性實施例3600的示意截面圖。增強背勢壘206也可以用來減小AlGaN/GaN HEMT 204中從底部GaN緩衝層104的過來的源極208漏電流。例如，可以在從源極208到閘極210邊緣的區域(3602)中注入氟離子。此區域3602中形成的增強背勢壘可以把源極接觸208和底部GaN緩衝層104隔離開來，從而減小不完美的GaN緩衝層104中的漏電流。
在進一步的實施例中，可以在上面的器件(如增強背勢壘HEMT 3600)中集成低濃度汲極(LDD)來進一步減小峰值電場並提高器件的擊穿電壓，如圖37-42所示。
例如，已經示出，利用氟等離子體處理技術製備的低濃度汲極AlGaN/GaN HEMT擁有更高的擊穿電壓和電流崩塌的抑制。例如，基於帶負電離子(如基於氟)的等離子處理或低能離子注入可以用來調整汲極的表面電場分佈，如在不採用場板電極的情況下形成一個低濃度汲極區域。因此，在不顯著地影響增益和截止頻率的同時可以得到更高的擊穿電壓和電流崩塌的抑制。相應地，本發明提供了利用氟離子注入提高AlGaN/GaN HEMT擊穿電壓的其他結構和器件，如結合增強背勢壘區域或層206和低濃度汲極技術來進一步提高AlGaN/GaN HEMT器件性能。
圖37是結合增強背勢壘206和低濃度汲極3702(例如，EBB/LDD HEMT)的一個示例實施例3700。圖39和40分別顯示了進一步結合圖36，37中的示例實施例3600和3700的方面和優點的非限制性實施例3900和4000。如圖，增強背勢壘206可以和低濃度汲極3702結合在一起來進一步提高擊穿電壓。在不同的實施例中，可以利用低能離子注入或氟等離子體處理來形成低濃度汲極區域。
回到圖37，其顯示了結合增強背勢壘206和低濃度汲極3702的AlGaN/GaN HEMT(例如，EBB/LDD HEMT)的一個示例實施例3700，圖38顯示了利用氟處理形成低濃度汲極3702前後電場的分佈3800。顯而易見，該非限制性示例實施例3700有利地結合可以提高阻斷能力的增強背勢壘206和可以重新分配閘極210和汲極212之間的電場分佈的低濃度汲極(LDD)。
還可以預期的是，閘極210和源極212之間的所有或部分區域都可以利用等離子體處理或低能離子注入等(如，CF4等離子體處理，用包括CF4，SF6，BF2的氣體進行的處理，或者其結合，熱擴散等)轉化為具有低濃度2DEG的區域，從而在HEMT 204中形成低濃度汲極3702。例如，在低濃度汲極區域開孔後，利用RF源功率為150W的CF4等離子體處理45秒，接著低濃度汲極HEMT 3700需要在400℃退火10分鐘。
又一個例子，圖39和40顯示了利用擴展到源極208區的增強背勢壘206來減小關斷下汲極漏電流和改進擊穿電壓特性的AlGaN/GaN增強背勢壘及低濃度汲極HEMT(3900/4000)的另一非限制性實施例。例如。如圖39，利用氟離子注入形成局部阻止區域，增強背勢壘的擴展可以減小HEMT 3900在關斷狀態下的汲極漏電流。注意，圖36和40，41中擴展到源極208區的增強背勢壘區域由獨立的氟離子注入區域3602和206形成。而圖39中只包括一個擴展到源極208區的區域206來減小關斷狀態下的汲極漏電流。可以理解的是，兩種方法(獨立的區域206和3602或一個擴展的區域206)都可以實現減小關斷狀態下汲極漏電流的目的。然而，圖36，40和41中的結構可以實現獨立的目標(提高擊穿電壓和減小源極漏電流)，而圖39中的結構可以減少工藝步驟(圖36中206和3602區域的氟離子注入可以在同一道工序中完成)。
和前面提到的圖2，圖3以及圖22相似，儘管用分離的均勻陰影區域來表示圖36-37和圖39-42中增強背勢壘區域206(和3602)中注入的氟離子的濃度，但是根據本發明，增強背勢壘區域206(3602)中氟離子的真實濃度可以是連續的或漸變的，同圖3和圖22所示和描述的一樣。應當指出，3700(以及3900，4000，4100和4200)中的低濃度汲極區域3702對應著AlGaN/GaN EBB/LDD HEMT中氟處理形成的LDD。
圖41顯示了示例增強型AlGaN/GaN HEMT 4100的截面示意圖，其增強背勢壘處於閘極210下的區域(206)中以及在從源極208到閘極210邊緣3602之間的區域(3602)中。有利的是，增強背勢壘206/3602和低濃度汲極3702的結合可以減小源極漏電流並提高擊穿電壓。在這個特殊實施例中，氟離子可以用來製備擁有低源極漏電流和高擊穿電壓的增強型AlGaN/GaN HEMT 4100(或MESFET，MISFET，HEMT，MISHEMT等)。在閘極102區域下面4102的AlGaN勢壘層106中利用氟等離子體處理或低能量離子注入或其他方法引入負電荷的氟離子可以實現增強型工作。從源極208到閘極210邊緣的增強背勢壘3602和閘極區域下面的增強背勢壘206，以及低濃度汲極區域3702都可以用上述方法實現。
圖42顯示了結合增強背勢壘206/3602和低濃度汲極3702的基於上述AlGaN/GaN異質結構的橫向場效應整流器4200的非限制性示例實施例的截面示意圖。另外，橫向場效應整流器4200可以包括類似圖41中氟離子處理的區域4102的在AlGaN勢壘層106中進行氟離子處理的區域4202。氟離子處理的區域4202可以位於歐姆接觸/陽極(4204/4206)和陰極4208，特別可以位於低濃度汲極3702和歐姆接觸/陽極(4204/4206)之間。
如下，連同各種非限制性實施例來描述這種異質結構的進一步發展：可以把氟離子注入形成局部阻擋層的概念在通常包含阻擋結構的器件中實現，比如在AlGaN/GaN垂直型異質結構場效應電晶體(V-HFET)中實現。垂直型異質結構FET實現一般在鎂注入後通過昂貴的再生長來形成阻擋層，如上所述，可以利用選區注入氟離子來形成相關的結構(例如，外延生長後)。
圖43和44顯示了根據本發明的利用氟離子注入形成源極-汲極阻擋層的AlGaN/GaN垂直型異質結構場效應電晶體示意圖4300和4400。有利的是，氟離子注入的操作可以利用目前的商用離子注入機。可以利用在待發展結構中選擇性地注入氟離子來產生需要的結構和器件，這避免了昂貴的再生長工藝。期望利用氟離子注入形成的阻擋層來實現源極和汲極在關斷狀態下的隔離。
圖43顯示了一個包括襯底4302和在其上生長的重摻雜GaN(N+-GaN)4304，GaN(N--GaN)4306以及利用i-GaN/AlGaN(1608/1610)異質接面形成的2DEG 4312溝道的AlGaN/GaN V-HFET 4300。利用氟離子注入形成的阻擋層4314可以用來實現AlGaN/GaN垂直型場效應電晶體4300的源極4316和汲極4318在關斷狀態下的隔離。圖43和44中從源極電極4316開始，通過2DEG 4312溝道，環繞阻擋層4314到達汲極電極4318的箭頭用來表示根據本發明實施例的氟離子注入阻擋層作用下的電子流動路徑。
和前面提到的圖2，3，22，19，37以及39相似，儘管用分離的均勻陰影區域來表示圖43中的氟離子注入阻擋區域4314中氟離子的濃度，但是根據本發明，氟離子注入阻擋區域4314中氟離子的真實濃度可以是連續的或漸變的，同圖3和22所示和描述(儘管濃度，位置和劑量可能有所不同)。例如，在圖44的4400中的阻擋區域4314中的氟離子濃度用連續或漸變來更精確地表示。
另外，雖然2DEG溝道4312用一個鄰近AlGaN勢壘層4310和非故意摻雜GaN緩衝層4306並且處於它們之間的分離區域來顯示，但實際上2DEG溝道4312是由兩種不同禁帶寬度的材料在異質接面禁帶稍窄材料的導帶中形成的電子勢阱構成的。
同時，阻擋區域或阻擋層4314中注入離子的能量、劑量、位置以及濃度分佈等可以根據氟離子分佈的不同需要來調整。相應地，相關實施例不受在此提到的其他非限制性示例實施例的限制。本申請提出的權利要求包括在此附加的內容。
可以參考圖45的流程圖來更好地理解根據本發明的實施上述結構和器件的方法。為了簡單起見，圖示的方法用一系列的模組來表示，相關演示及表達不受模組順序的限制，部分模組可以有不同的順序或者同時並列發生。可以用不連續，帶分支，不同順序模組的流程圖來實現相同或相似的結果。還有，實現本發明的方法不一定需要所有的模組。
圖45顯示了本申請提出的在高電子遷移率電晶體中實現背勢壘區域(如增強背勢壘AlGaN/GaN HEMT 204,1800,1900,3600,3700,3900,4000,4100,4200,4300等)的非限制性示例方法。所屬領域的普通技術人員可以在不脫離本發明所要求保護的範圍的情況下對此示例方法進行變型。
例如，在4502中，可以在合適的襯底(如102)上澱積緩衝層(如104)。例如，如上所述，合適的襯底材料包括藍寶石、矽(111)、碳化矽、氮化鋁(AlN)或GaN以及它們的組合，以及可以包括一層GaN或AlN構成的成核層來幫助外延生長緩衝層。在進一步的實施例中，可以利用MOCVD或MBE等晶體外延生長方法來生長緩衝層104(如非故意摻雜的GaN層)。
類似地，在4504中，可以在緩衝層104上澱積一層勢壘層(如106)來形成兩者介面上的異質接面。和緩衝層104一樣，勢壘層106(如AlGaN)可以用MOCVD或MBE等晶體外延方法生長。
在本發明的一個非限制性實施例中，異質結構可以包括在普通襯底102藍寶石上生長的2微米厚的非故意摻雜GaN緩衝層(i-GaN)104，以及其上的24nm厚的非故意摻雜AlGaN勢壘層(i-AlGaN)106(如i-Al.25Ga.75N)。
在4506中，可以利用將氟離子注入到緩衝層104中來形成增強背勢壘區域206。例如，可以在HEMT製備過程中於設計好的器件閘極210下面注入氟離子，在某些情況下，可以在下一步工序之前進行。根據本申請所提供，閘極一般位於背勢壘區域206的頂部，因此氟離子注入的區域一般在閘極範圍(如本申請提出的增強背勢壘)。
另外，注入氟離子的濃度峰值可以位於緩衝層104中鄰近異質介面處(如位於2DEG溝道1902下)。在一個非限制性方法中，可以利用例如Varian CF3000的離子注入機在一個選定的能量(比如50keV)和選定的劑量(如1x1012cm-2)下注入氟19的離子。在進一步的非限制性方法中，氟離子可以注入到設計的HEMT閘極210下面的緩衝層104中並擴展到設計的HEMT源極208來形成背勢壘區域206。
另外，方法4500可以包括為了完成HEMT器件製備所需的其他先前工序4508。如，HEMT製備的先前工序包括利用臺面刻蝕(如ICP RIE)、離子注入等形成不同器件之間的隔離。例如，在本申請提出的AlGaN/GaN EBB/LDD HEMT中，如上所述，可以在此工序(如背勢壘206形成)之前完成低濃度汲極3702的製備；可以在鄰近設計的HEMT閘極210，位於閘極210和設計的HEMT汲極212之間形成氟離子的區域3702。
作為另一示例，可以利用在閘極210下面4102的AlGaN層106中引入帶負電的氟離子來製備增強型的AlGaN/GaN HEMT 4100。可以用氟等離子體處理、低能離子注入或其他合適的方法來注入閘極區域4102下AlGaN層106中的氟離子。另外，可以用上述方法來製備橫向場效應整流器。
在進一步的實施例中，根據HEMT製備工藝的涉及，在注入之後可以進行去膠，刻蝕，清洗或其他工序(未示出)。同時，為了完成整個可使用器件(如隔離，作為積體電路的一部分)的製備，可以採用其他工序(未示出)來完成源極208，閘極210和汲極212等。
例如，普通的III族氮化物異質接面場效應電晶體(HFET)的製備工藝包括外延結構(如襯底102，緩衝層104和勢壘層106)，其中可以在襯底上面通過成核層(如低溫生長的GaN成核層，AlGaN或AlN等)來生長緩衝層104。利用Cl2/He等離子體幹法刻蝕實現器件臺面隔離，然後澱積Ti/Al/Ni/Au金屬層並在氮氣下850℃高溫退火30秒形成源極/汲極歐姆接觸。然後光刻露出閘極視窗，蒸發Ni/Au金屬，剝離形成勢壘層上的柵電極(在閘極金屬下面可以有或沒有絕緣介質以及其他不同配置)。之後，可以在400℃到500℃氛圍內快速熱退火(RTA)10分鐘。然後可以在器件頂部生長鈍化層(如SiN，SiO，聚醯亞胺(polyimide)，Benzocyclobutene(BCB)等)。最後，通過去除接觸電極上的鈍化層來開孔。
方法4500的進一步的非限制性實施例(未示出)包含製備AlGaN/GaN V-HFET的工序，其中AlGaN/GaN V-HFET包括襯底4302和在其上生長的重摻雜GaN(N+-GaN)4304，GaN(N--GaN)4306以及利用i-GaN/AlGaN(1608/1610)異質接面形成的2DEG 4312溝道。例如，利用氟離子注入形成的阻擋層4314可以用來實現AlGaN/GaN垂直型場效應電晶體4300的源極和汲極在關斷狀態下的隔離，具體工序如前所述。
儘管利用參照附圖的優選實施例已經說明了本發明，但可以在不脫離本發明作用範圍下進行相應調整或改變來達到本發明的相同功能。例如，所屬領域的技術人員將認識到，本發明的多個實施例也可適用於其他III族氮化物的異質結構以及其他絕緣或半導體材料或襯底等。
又如，除了本發明中公開的緩衝層104和勢壘層106之外，可以在此處提到的一個和多個實施例中的緩衝層104和勢壘層106之間插入其他層來實現目的。然而，在這種情況下，這些中間層可以被看作是緩衝層104或勢壘層106的一部分。此外，工業製備工序會引入一些非故意的層(如工藝污染，氧化，自然雜質等)，這些層也不應當被看成獨立的層。
另外，工藝參數的變化(如尺寸，配置，濃度，濃度分佈，注入能量和劑量，工藝時間和順序，添加或刪除的工藝步驟，添加的先前或後續工藝等)可以用來進一步優化此處提到的結構，器件和方法。無論如何，此處提到的結合，器件及其方法在高電子遷移率電晶體中有多種應用。因此，本發明的創新不限於在此提到的任何一個具體實施例，而應該由所附權利要求的深度和範圍來闡述。
本申請要求於2008年10月3日提交的美國臨時專利申請No.61/136,793，題目為“METHOD OF CREATING BACK BARRIER,AND ENHANCING THE OFF-STATE BREAKDOWN AND BLOCKING CAPABILITY IN ALGaN/GaN HEMT BY FLUORINE ION IMPLANTAITON”的優先權，其內容以引文方式整體併入此文。
102．．．襯底
104．．．GaN緩衝層
106．．．AlGaN勢壘層
108．．．源極
110．．．閘極
112．．．汲極
114．．．電流
116．．．碰撞電離
118．．．電離
120．．．表面跳躍導通機制
200．．．AlGaN/GaN異質結構
202．．．AlGaN/GaN HEMT
204．．．增強背勢壘HEMT
206．．．增強背勢壘層
208．．．源極
210．．．閘極
212．．．汲極
404．．．閘源極電壓
406．．．汲源極電壓
408．．．源閘極電流
502．．．汲極電流
504．．．閘極電流
506．．．源極電流
602．．．三端擊穿
604．．．兩端擊穿
702．．．閘極電流
704．．．汲極和源極電壓差
706．．．汲極和閘極電壓差
708．．．汲極和閘極電壓差
710,712．．．汲極和源極電壓差
800．．．勢壘
802．．．溝道深度
902．．．電子
1002．．．長度
1902．．．溝道
3602．．．區域
3702．．．低濃度汲極
4202．．．區域
4204/4206．．．歐姆接觸/陽極
4208．．．陰極
4302．．．襯底
4300．．．垂直型場效應電晶體
4304．．．重摻雜GaN(N+-GaN)
4306．．．GaN(N--GaN)
4312．．．溝道
4300．．．AlGaN/GaN V-HFET
4312．．．溝道
4314．．．阻擋層
4316．．．源極
4318．．．汲極
4318．．．汲極電極
參照附圖進一步描述所公開的主題的器件、結構和方法，其中：
圖1顯示了常規AlGaN/GaN HEMT的截面示意圖以及器件擊穿的演示。
圖2顯示了根據本發明的非限制性示例實施例的增強背勢壘AlGaN/GaN HEMT和常規AlGaN/GaN HEMT的示意圖。
圖3顯示了根據本發明的非限制性示例實施例的增強背勢壘AlGaN/GaN HEMT和常規AlGaN/GaN HEMT結構的另一圖例，其中增強背勢壘層或者區域中的氟離子的濃度梯度是連續的，而不是圖2的階梯狀態。
圖4顯示了AlGaN/GaN HEMT的三端擊穿的測試圖。
圖5顯示了常規AlGaN/GaN HEMT在不同的閘極偏壓下的三端擊穿的特性。
圖6顯示了AlGaN/GaN HEMT三端和兩端擊穿電壓的比較。
圖7顯示了採用典型的汲極電流注入技術測試的常規AlGaN/GaN HEMT的三端擊穿特性。
圖8顯示了Synopsys Santaurus類比的AlGaN/GaN HEMT器件中GaN緩衝層的勢壘(電勢分佈)隨著不同相對位置(X)和距2DEG溝道深度的變化。
圖9顯示了Synopsys Santaurus類比的AlGaN/GaN HEMT在關斷條件下的非限制性示例閘極區域下的電勢和電場向量的分佈。
圖10-11顯示了常規AlGaN/GaN HEMT的擊穿電壓與柵長的關係，其中圖10顯示了通過源極和汲極的電流，圖11顯示了通過閘極的電流。
圖12-13顯示了利用汲極電流注入技術測試的常規AlGaN/GaN HEMT的三端擊穿特性，其中圖12和13分別顯示了漏源電壓和閘極電流。
圖14-15顯示了利用汲極電流注入技術測試的常規AlGaN/GaN HEMT的三端擊穿特性，其中圖14和15分別顯示了汲極電壓和閘極電流隨V GS (例如，相對於器件閘極和源極的電壓)的變化。
圖16顯示了HEMT在不同溫度下的三端擊穿特性。
圖17顯示了常規AlGaN/GaN HEMT三端擊穿電壓的溫度特性。
圖18顯示了本發明提出的增強背勢壘AlGaN/GaN HEMT的截面示意圖，其中閘極溝道下GaN緩衝層中注入的氟離子形成的背勢壘減小了源極電流注入。
圖19顯示了根據參照圖2-3以及18所述的示例實施例中涉及的增強背勢壘AlGaN/GaN HEMT的非限制性實施例的截面示意圖。
圖20-21分別顯示了本發明提出的通過氟等離子體處理製造的示例增強型AlGaN/GaN HEMT和利用氟離子注入製造的增強背勢壘AlGaN/GaN HEMT的截面示意圖。
圖22顯示了增強背勢壘層或區域的非限制性示例實施例中注入氟離子的SIMS分佈圖。
圖23顯示了類比的AlGaN/GaN異質結構在注入氟離子前後的零偏壓下的導帶結構。
圖24顯示了AlGaN/GaN異質結構在注入氟離子前後的電容電壓(C-V)曲線。
圖25顯示了利用電流電壓技術測試的常規AlGaN/GaN HEMT和增強背勢壘HEMT擊穿特性的比較。
圖26顯示了常規AlGaN/GaN HEMT和增強背勢壘HEMT的非限制性示例實施例在源極注入電流測試技術下擊穿特性的比較。
圖27顯示了常規AlGaN/GaN HEMT和增強背勢壘HEMT中GaN緩衝層中的不同位置和距HEMT閘極不同深度的電勢分佈的比較。
圖28顯示了Synopsys Santaurus類比的AlGaN/GaN HEMT在關斷條件下的電勢和電場向量的分佈。
圖29顯示了常規AlGaN/GaN HEMT和增強背勢壘HEMT的非限制性示例實施例的三端擊穿電壓溫度特性的比較。
圖30-35顯示了根據本發明的EBB HEMT的基礎器件特性，其中圖30分別顯示了常規AlGaN/GaN HEMT和增強背勢壘AlGaN/GaN HEMT的I-V特性；圖31顯示了轉移特性曲線；圖32和33分別顯示了示例SiN鈍化的常規和EBB HEMT的直流(DC)和脈衝I-V測試特性；圖34顯示了最大電流增益和最大穩定增益隨頻率的變化；圖35顯示了示例的常規AlGaN/GaN HEMT和示例的EBB AlGaN/GaN HEMT的截止頻率隨閘極偏壓的變化。
圖36-41顯示了根據本發明的進一步的非限制性實施例，其中圖36顯示了利用氟離子注入來通過增強背勢壘提高擊穿電壓和減小源極漏電的AlGaN/GaN HEMT的非限制性示例實施例的截面示意圖；圖37顯示了結合增強背勢壘和低濃度汲極的AlGaN/GaN HEMT的示意圖；圖38顯示了用氟處理來形成低濃度汲極前後預期的電場分佈的變化；圖39-40顯示了擴展的結合增強背勢壘和低濃度汲極的AlGaN/GaN HEMT的其他非限制性實施例的示意圖；圖41顯示了在閘極下和從源極到閘極邊緣的區域中具有增強背勢壘的增強型AlGaN/GaN HEMT的截面示意圖。
圖42顯示了結合增強背勢壘和低濃度汲極的橫向場效應整流器的非限制性示例實施例的截面示意圖。
圖43-44顯示了根據本發明的各個方面的利用氟離子注入形成阻擋層的AlGaN/GaN垂直型場效應電晶體的非限制性示例實施例的示意圖。
圖45顯示了本發明提出的製備增強背勢壘HEMT的工藝流程。
102．．．襯底
104．．．GaN緩衝層
106．．．AlGaN勢壘層
206
208．．．源極
210．．．閘極
212．．．汲極

Claims (17)

  1. 一種AlGaN/GaN高電子遷移率電晶體，該高電子遷移率電晶體具有設計的源極位置，閘極位置和汲極位置，包括：襯底；在襯底上佈置的GaN緩衝層；在緩衝層上佈置的含AlGaN的勢壘層以及勢壘層和緩衝層介面上的異質接面；以及利用氟離子注入形成的跨越異質接面的一部分的增強背勢壘(EBB)區域，其佈置於GaN緩衝層中，並且垂直佈置於閘極位置下方；其中，增強背勢壘區域注入氟離子形成的勢壘位於GaN緩衝層中，阻擋溝道以下GaN緩衝層中存在的載流子從源極向汲極的運輸；其中，所述勢壘層和所述增強背勢壘區域之間的溝道由閘極的偏壓控制；以及其中，所注入的氟離子的濃度峰值位於鄰近異質接面的緩衝層中。
  2. 如申請專利範圍第1項所述的AlGaN/GaN高電子遷移率電晶體，其中，所述襯底至少包括藍寶石、矽(111)、碳化矽、氮化鋁或氮化鎵。
  3. 如申請專利範圍第1項所述的AlGaN/GaN高電子遷移率電晶體，其中，所述緩衝層位於襯底上由GaN或AlN構成的成核層之上。
  4. 如申請專利範圍第1項所述的AlGaN/GaN高電子遷移率電晶體，進一步包括：鄰近高電子遷移率電晶體設計的閘極位置並且位於高電子遷移率電晶體的設計的閘極位置和高電子遷移率電晶體的設計的汲極位置之間包含氟離子的低濃度汲極區域。
  5. 如申請專利範圍第4項所述的AlGaN/GaN高電子遷移率電晶體，其中，所述氟離子注入形成的增強背勢壘區域由高電子遷移率電晶體的設計的閘極位置下面擴展到設計的源極位置下面的區域。
  6. 一種AlGaN/GaN垂直型異質結構場效應電晶體(V-HFET)結構，包括：非故意摻雜的GaN層；佈置在GaN層上的AlGaN勢壘層，以及在AlGaN層和GaN層介面上形成的異質接面；以及至少一個位於GaN層中延伸穿過異質接面的一部分的由氟離子注入形成的阻擋層；其中，阻擋層位於源極下方並延伸至閘極下方部分區域。
  7. 如申請專利範圍第6項所述的AlGaN/GaN V-HFET，其中，至少有一個氟離子注入形成的阻擋層中的氟離子濃度峰值位於鄰近異質接面的GaN層中。
  8. 一種在高電子遷移率電晶體(HEMT)中形成背勢壘區域的方法，HEMT具有至少一個設計的源極位置、至少一個設計的閘極位置和至少一個設計的汲極位置，此方法包括： 在襯底上澱積緩衝層；在緩衝層上澱積勢壘層以形成異質接面；以及向至少一個設計的閘極位置下面的緩衝層中注入氟離子來形成至少一個背勢壘區域；其中，至少一個背勢壘區域注入氟離子形成的勢壘位於緩衝層中，阻擋溝道以下緩衝層中存在的載流子從源極向汲極的運輸；其中，所述勢壘層和所述背勢壘區域之間的溝道由閘極的偏壓控制；以及其中，所注入的氟離子的濃度峰值位於鄰近異質接面的緩衝層中。
  9. 如申請專利範圍第8項所述的方法，其中，所述澱積緩衝層包括在至少包括藍寶石、矽(111)、碳化矽、氮化鋁或氮化鎵中的一種襯底上生長緩衝層。
  10. 如申請專利範圍第8項所述的方法，其中，所述澱積緩衝層包括在含GaN成核層或AlN成核層的襯底上生長緩衝層。
  11. 如申請專利範圍第8項所述的方法，還包括：在勢壘層中摻入氟離子來形成增強型高電子遷移率電晶體。
  12. 如申請專利範圍第8項所述的方法，還包括：在鄰近設計的閘極位置並且位於設計的閘極位置和設計的汲極位置之間形成包含氟離子的低濃度汲極區域。
  13. 如申請專利範圍第12項所述的方法，其中，所述注入包括在緩衝層中注入氟離子以形成位於設計的閘極位 置下面並可擴展到設計的源極位置下面的區域的增強背勢壘區域。
  14. 一種增強型高電子遷移率電晶體(HEMT)，該高電子遷移率電晶體具有設計的源極位置，閘極位置和汲極位置，包括：緩衝層；佈置在緩衝層上的勢壘層以及在勢壘層和緩衝層介面上形成的異質接面；至少一個位於緩衝層中並穿過異質接面的一部分的由氟離子注入形成的阻擋層；以及至少一個位於勢壘層中經氟處理過的區域；其中，阻擋層和至少一個位於勢壘層中經氟處理過的區域垂直佈置在閘極位置下方；其中，阻擋層阻擋溝道以下GaN緩衝層中存在的載流子從源極向汲極的運輸；其中，所述勢壘層與阻擋層之間的溝道由閘極的偏壓控制；其中，至少一個氟離子阻擋區域中的氟離子濃度峰值位於鄰近異質接面的緩衝層中。
  15. 如申請專利範圍第14項所述的增強型高電子遷移率電晶體，其中，至少一個經氟離子處理過的區域包含鄰近高電子遷移率電晶體的設計的閘極位置並且位於高電子遷移率電晶體的設計的閘極位置和高電子遷移率電晶體的設計的汲極位置之間包含氟離子的低濃度汲極區域。
  16. 如申請專利範圍第14項所述的增強型高電子遷移 率電晶體，其中，至少一個經氟離子處理的區域包含位於高電子遷移率電晶體的設計的閘極位置下的含氟離子的勢壘層區域。
  17. 如申請專利範圍第14項所述的增強型高電子遷移率電晶體，其中，至少一個經氟離子處理的區域包含通過氟等離子體處理和低能離子注入中的至少一種來注入氟離子的區域。
TW098133359A 2008-10-03 2009-10-01 AlGaN / GaN High Electron Mobility Crystal TWI523220B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13679308P 2008-10-03 2008-10-03

Publications (2)

Publication Number Publication Date
TW201025599A TW201025599A (en) 2010-07-01
TWI523220B true TWI523220B (zh) 2016-02-21

Family

ID=42075102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133359A TWI523220B (zh) 2008-10-03 2009-10-01 AlGaN / GaN High Electron Mobility Crystal

Country Status (3)

Country Link
US (1) US20100084687A1 (zh)
CN (1) CN101714574B (zh)
TW (1) TWI523220B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
JP5658472B2 (ja) * 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
US8723185B2 (en) 2010-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a high CTE layer
CN102097483B (zh) * 2010-12-31 2012-08-29 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN102299176B (zh) * 2011-08-30 2013-04-03 电子科技大学 一种铁电薄膜栅增强型GaN异质结场效应晶体管
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
EP2667415B1 (en) 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
US8853743B2 (en) * 2012-11-16 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer
CN103855001A (zh) 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法
CN103077891B (zh) * 2013-01-21 2015-07-01 中国电子科技集团公司第五十八研究所 基于超级结的氮化镓hemt器件及制备方法
EP2767620A1 (en) * 2013-02-15 2014-08-20 Azzurro Semiconductors AG P-doping of group-III-nitride buffer layer structure on a heterosubstrate
FR3005202B1 (fr) * 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
KR102071019B1 (ko) * 2013-05-10 2020-01-29 서울반도체 주식회사 노멀리 오프 타입 트랜지스터 및 그 제조방법
CN103715256B (zh) * 2013-12-27 2017-01-18 苏州晶湛半导体有限公司 基于氟离子注入的增强型器件及其制造方法
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
US9231064B1 (en) * 2014-08-12 2016-01-05 Raytheon Company Double heterojunction group III-nitride structures
CN104157679B (zh) * 2014-08-27 2017-11-14 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
CN104269433B (zh) * 2014-09-05 2017-03-22 电子科技大学 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN104282735A (zh) * 2014-09-17 2015-01-14 电子科技大学 一种具有负离子注入钝化层的场效应晶体管
CN104393040A (zh) * 2014-10-29 2015-03-04 电子科技大学 一种具有荷电介质的hemt器件
CN104409496B (zh) * 2014-11-24 2017-04-05 电子科技大学 一种具有局部背势垒的氮化镓基功率异质结场效应晶体管
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US10505032B2 (en) 2015-10-30 2019-12-10 The Hong Kong University Of Science And Technology Semiconductor device with III-nitride channel region and silicon carbide drift region
CN105826370A (zh) * 2016-05-25 2016-08-03 深圳市华讯方舟科技有限公司 晶体管
JP6925117B2 (ja) 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
CN106960874A (zh) * 2017-04-29 2017-07-18 复旦大学 一种提高AlGaN/GaN高电子迁移率场效应器件击穿电压的方法
JP6771669B2 (ja) * 2017-05-31 2020-10-21 三菱電機株式会社 半導体装置の製造方法
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
TWI701715B (zh) * 2017-06-06 2020-08-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN107240604A (zh) * 2017-06-16 2017-10-10 西安电子科技大学 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
CN108062932B (zh) * 2017-12-20 2020-05-26 北京航空航天大学 一种有机薄膜晶体管构造的像素电路
CN108281352A (zh) * 2018-01-26 2018-07-13 成都海威华芯科技有限公司 一种应用于氮化镓晶体管的器件隔离方法
CN108428629A (zh) * 2018-04-08 2018-08-21 江南大学 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法
US10964803B2 (en) * 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
SG11202105498QA (en) 2018-12-15 2021-06-29 Entegris Inc Fluorine ion implantation method and system
CN110085662A (zh) * 2019-04-25 2019-08-02 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN112490243B (zh) * 2019-09-12 2023-09-12 联华电子股份有限公司 三维半导体结构及其制作方法
CN114747018A (zh) * 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
WO2021227673A1 (zh) * 2020-05-13 2021-11-18 西安电子科技大学 一种高线性hemt器件及其制备方法
US20220199813A1 (en) * 2020-12-17 2022-06-23 Qorvo Us, Inc. High electron mobility transistor device having an aluminum-doped buffer layer
CN112289683B (zh) * 2020-12-24 2021-03-19 中芯集成电路制造(绍兴)有限公司 高电子迁移率晶体管及其制造方法
CN113203929B (zh) * 2021-04-23 2022-11-11 香港科技大学深圳研究院 氮化镓功率器件反偏压可靠性测试方法
CN116137286A (zh) * 2023-04-17 2023-05-19 江苏能华微电子科技发展有限公司 一种增强型GaN HEMT器件及其制备方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767984A (en) * 1969-09-03 1973-10-23 Nippon Electric Co Schottky barrier type field effect transistor
US4095331A (en) * 1976-11-04 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication of an epitaxial layer diode in aluminum nitride on sapphire
US4157556A (en) * 1977-01-06 1979-06-05 Varian Associates, Inc. Heterojunction confinement field effect transistor
JPH0810763B2 (ja) * 1983-12-28 1996-01-31 株式会社日立製作所 半導体装置
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
US5571734A (en) * 1994-10-03 1996-11-05 Motorola, Inc. Method for forming a fluorinated nitrogen containing dielectric
JP3036404B2 (ja) * 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5825079A (en) * 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
US5907777A (en) * 1997-07-31 1999-05-25 International Business Machines Corporation Method for forming field effect transistors having different threshold voltages and devices formed thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2000196029A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
US6093952A (en) * 1999-03-31 2000-07-25 California Institute Of Technology Higher power gallium nitride schottky rectifier
US6133593A (en) * 1999-07-23 2000-10-17 The United States Of America As Represented By The Secretary Of The Navy Channel design to reduce impact ionization in heterostructure field-effect transistors
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
JP4772183B2 (ja) * 2000-11-30 2011-09-14 ルネサスエレクトロニクス株式会社 半導体装置
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
CA2454269C (en) * 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US6825133B2 (en) * 2003-01-22 2004-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer
WO2004019415A1 (en) * 2002-08-26 2004-03-04 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
US6974969B2 (en) * 2003-01-13 2005-12-13 The University Of Connecticut P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer
JP4262545B2 (ja) * 2003-07-09 2009-05-13 三菱電機株式会社 カスコード接続回路及びその集積回路
US7126426B2 (en) * 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
US6797555B1 (en) * 2003-09-10 2004-09-28 National Semiconductor Corporation Direct implantation of fluorine into the channel region of a PMOS device
JP2005086171A (ja) * 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP4637553B2 (ja) * 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR100606290B1 (ko) * 2004-12-02 2006-07-31 한국전자통신연구원 전계효과 트랜지스터의 제조방법
US7498617B2 (en) * 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
KR100674965B1 (ko) * 2005-03-21 2007-01-26 삼성전자주식회사 지우기 특성이 개선된 메모리 소자의 제조 방법
EP2312635B1 (en) * 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
US7339209B2 (en) * 2005-09-07 2008-03-04 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a Schottky diode
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
WO2009038809A1 (en) * 2007-09-20 2009-03-26 International Rectifier Corporation Enhancement mode iii-nitride semiconductor device with reduced electric field between the gate and the drain
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US10672763B2 (en) 2016-06-14 2020-06-02 Chih-Shu Huang Epitaxial structure of Ga-face group III nitride, active device, and method for fabricating the same

Also Published As

Publication number Publication date
TW201025599A (en) 2010-07-01
CN101714574B (zh) 2014-06-18
CN101714574A (zh) 2010-05-26
US20100084687A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
TWI523220B (zh) AlGaN / GaN High Electron Mobility Crystal
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
EP1821344B1 (en) Method of forming heterojunction tranistors including energy barriers
Nanjo et al. AlGaN channel HEMT with extremely high breakdown voltage
US9293561B2 (en) High voltage III-nitride semiconductor devices
US7728356B2 (en) P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US8809987B2 (en) Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
EP3520144A1 (en) Doped gate dielectric materials
US7601573B2 (en) Method for producing nitride semiconductor device
Romanczyk et al. W-band N-polar GaN MISHEMTs with high power and record 27.8% efficiency at 94 GHz
JP2010283048A (ja) ヘテロ接合電界効果トランジスタ、その製造方法
US20220157980A1 (en) Nitride semiconductor device
KR101103774B1 (ko) 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
KR101207701B1 (ko) 질화물계 반도체 소자 및 그 제조방법
KR20110058332A (ko) 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
KR101457390B1 (ko) 질화물 반도체 소자의 제조방법
Medjdoub et al. Highly stable low noise/high power AlN/GaN-on-silicon double heterostructure HEMTs operating at 40 GHz
Fang et al. High Breakdown Field AlGaN/GaN HEMT with AlN Super Back Barrier
Katayose et al. 55 nm gate ion‐implanted GaN‐HEMTs on sapphire and Si substrates
EP4362105A2 (en) Back-barrier for gallium nitride based high electron mobility transistors
EP2747144A1 (en) Gate leakage of GaN HEMTs and GaN diodes
Carneiro et al. Comparison of Sub-Micron thick AlGaN/GaN and AlN/GaN HEMTs on Silicon for RF applications
Weng et al. A Novel GaN: C Millimeter-Wave HEMT with AlGaN Electron-Blocking Layer. Materials 2022, 15, 703
Luo et al. High Electron Mobility of 1880 cm 2 VS In 0.17 Al 0.83 N/GaN-on-Si HEMTs with GaN Cap Layer