CN110085662A - 一种耐高压的hemt器件及制备方法 - Google Patents

一种耐高压的hemt器件及制备方法 Download PDF

Info

Publication number
CN110085662A
CN110085662A CN201910340032.9A CN201910340032A CN110085662A CN 110085662 A CN110085662 A CN 110085662A CN 201910340032 A CN201910340032 A CN 201910340032A CN 110085662 A CN110085662 A CN 110085662A
Authority
CN
China
Prior art keywords
grid
layer
barrier layer
hemt device
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910340032.9A
Other languages
English (en)
Inventor
钟敏
程海英
刘煦冉
宋东波
钟晓伟
张晓洪
史田超
史文华
袁松
章学磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Kaidi Semiconductor Co Ltd
Original Assignee
Wuhu Kaidi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Kaidi Semiconductor Co Ltd filed Critical Wuhu Kaidi Semiconductor Co Ltd
Priority to CN201910340032.9A priority Critical patent/CN110085662A/zh
Publication of CN110085662A publication Critical patent/CN110085662A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明适用于半导体器件技术领域,提供了一种耐高压的HEMT器件及制备方法,HEMT器件从下至上依次包括:衬底;缓冲层;沟道层;势垒层,势垒层与沟道层形成异质结,且势垒层的禁带宽度大于沟道层的禁带宽度;源极、栅极及漏极,在栅极和漏极之间的势垒层内形成至少一个氟离子注入区,通过氟离子的强负电性调制沟道2DEG,使得2DEG的浓度分布从沿栅极到漏极的方向逐渐减小。通过氟离子注入方式来调节2DEG的浓度,可以有效的缓解HEMT器件在高源漏电压工作状态下的电场集中效应,与场板技术相比,避免了栅源寄生电容和寄生电阻的引入,且工艺简单。

Description

一种耐高压的HEMT器件及制备方法
技术领域
本发明属于半导体器件技术领域,提供了一种耐高压的HEMT器件及制备方法。
背景技术
在高源漏电压工作状态下的GaN HEMT器件中,电场线在栅极靠近漏极一侧的边缘处会发生集中,形成一个强电场尖峰,这种局部的强电场会引起栅极泄露电流,导致材料击穿和器件失效等问题。降低该电场峰值有利于提高器件的击穿电压、削弱强电场电子效应从而抑制电流崩塌、提高输出功率和PAE(功率附加效益)。现有技术中,为了达到这一目的,最常用的手段是增加场板结构。例如Wu Y.F.等人利用场板结构首次制备出了30W/mm的GaNHEMTs器件。场板通常与栅极或源极相连,栅场板位于栅极和漏极之间,可降低栅极漏测边缘的强电场,但会增大栅漏反馈电容,对功率增益有不利影响,源场板在比栅极高度还厚的介质层上延伸到栅漏之间来减小栅极漏测的强电场,但会增加源漏电容;此外,研究者们还提出了多级场板和浮空场板等解决方案。例如在Xing H.等人的“High Breakdown VoltageAlGaN/GaN HEMTs Achieved By Multiple Field Plates”中,描述了采用多场板的场成形技术以改进电场分布。但是,多场板结构无法获得均匀的电场,而是将原本一个强电场尖峰调节成多个较弱电场尖峰,并且引入了栅-漏电容。实施这种器件结构还会增加器件复杂度和成本;张乃千等人设计了一种浮空场板结构(CN201510363973.6):利用空气桥工艺来制备源场板,源场板横跨栅极,栅源区域及部分栅漏区域后,又与栅漏区域的介质层相连,中间利用空气进行隔离,该浮空场板对栅漏区域的电场分布进行调制,同时减小了栅源电容和寄生电阻。但源场板与介质层相连的部分靠近漏极一侧仍会出现电场集中情况,且空气桥工艺相对复杂,对器件的可靠性会产生影响。
综上所述,利用场板技术来调制电场分布集中存在如下问题:1、调制效果不理想,场板的存在会引入新的电场集中区域;2、会引入栅源寄生电容和寄生电阻,增大器件的导通电阻。3、增加器件的复杂程度和工艺成本。
发明内容
本发明提供了一种耐高压的HEMT器件,旨在解决基于场板来调节电场,会引入栅源寄生电容和寄生电阻,导致器件的导通电阻增大的问题。
为达到上述目的,本发明提出的耐高压的HEMT器件从下至上依次包括:
衬底;
缓冲层;
沟道层,所述沟道层材料为GaN晶体或InGaN晶体;
势垒层,势垒层与沟道层形成异质结,且势垒层的禁带宽度大于沟道层的禁带宽度,所述势垒层材料为InmAlnGa(1-m-n)N晶体,且Al组分的摩尔含量0.80≥n≥0.15,In组分的摩尔含量0.45≥m≥0,所述势垒层厚度不低于20nm。
源极、栅极及漏极,在栅极和漏极之间的势垒层上形成至少一个氟离子注入区,通过调节氟离子注入区来使得2DEG的浓度分布从沿栅极到漏极的方向逐渐减小。
在本发明的一个实施例中,其中,从栅极到漏极的方向,氟离子注入区内的深度逐步加深,氟离子注入区距沟道层与势垒层界面的距离为1-5nm。
在本发明的一个实施例中,其中,从栅极到漏极的方向,氟离子注入区内的注入剂量逐步增多。
在本发明的一个实施例中,其中,从栅极到漏极的方向,氟离子注入区间的间距逐步减小。
在本发明的一个实施例中,其中,在源极与栅极之间势垒层、及栅极与漏极之间势垒层上设有钝化层。
在本发明的一个实施例中,其中,势垒层材料为AlGaN晶体、InAlGaN晶体中的任意一种、或者是AlGaN晶体、InAlGaN晶体组成的复合层。
本发明实施例另一方面还提出了一种耐高压的HEMT器件制备方法,所述方法包括如下步骤:
步骤S0、提供衬底;
步骤S1、在衬底上依次外延生长缓冲层、沟道层及势垒层;
步骤S2、利用掩膜对栅极区和漏极区的势垒层进行氟离子注入,在势垒层内形成氟离子注入区;
步骤S3、在源极区及漏极区上制备源极及漏极;
步骤S4、在栅极区上制备栅极。
在本发明的一个实施例中,其中,在步骤S3之后还包括如下步骤:
S6、在源极和漏极之间生长钝化层;
S7、对位于栅极区的钝化层进行光刻,形成栅极窗口,在栅极窗口中制备栅极。
本发明实施例中的耐高压HEMT器件通过栅极和漏极之间形成氟离子注入区,通过氟离子注入区的深度、剂量或氟离子注入区间的间距来调制沟道2DEG,2DEG的浓度分布从沿栅极到漏极的方向逐渐减小,但漏极对应区域的2DEG并未完全耗尽,通过氟离子注入方式来调制沟道2DEG浓度,存在有如下有益效果:
1、不会引入新的电场集中区;
2、不引入场板,避免引入栅源寄生电容和寄生电阻;
3、相比于多级场板和浮空场板而言,工艺简单易实现;
4、通过离子注入的工艺来形成氟离子注入区,对势垒层的界面损伤相对较小,此外,无需再减薄势垒层的情况下,缩短离子注入区与2DEG的距离,提高调制效果。
附图说明
图1为本发明实施例提供的氟离子注入区的间距从栅极至漏极逐渐缩小的结构示意图;
图2本发明实施例提供的氟离子注入深度从栅极至漏极逐渐加深的结构示意图;
图3为本发明实施例提供的氟离子注入剂量从栅极到漏极逐渐增大的结构示意图;
图4为本发明实施例提供的氟离子注入剂量从栅极到漏极逐渐增大,且各相邻的离子注入区邻接的结构示意图;
图5为本发明实施例提供的耐高压HEMT器件制备方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。为了方便说明,放大或者缩小了不同层和区域的尺寸,所以图中所示大小和比例并不一定代表实际尺寸,也不反映尺寸的比例关系。应当理解为,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
图1为本发明实施例提供的耐高压HEMT器件的剖视图,该耐高压的HEMT器件从下至上依次包括:
衬底;
缓冲层;
沟道层,沟道层材料为GaN晶体或InGaN晶体;
势垒层,势垒层与沟道层形成异质结,且势垒层的禁带宽度大于沟道层的禁带宽度,势垒层材料为InmAlnGa(1-m-n)N晶体,且Al组分的摩尔含量0.80≥n≥0.15,In组分的摩尔含量0.45≥m≥0,所述势垒层厚度不低于20nm;
源极、栅极及漏极,在栅极和漏极之间的势垒层上形成至少一个氟离子注入区,通过调节氟离子注入区来使得2DEG(二维电子气)的浓度分布从沿栅极到漏极的方向逐渐减小。在本发明的一实施例中,从栅极到漏极的方向,氟离子注入区之间的间距逐步减小,如图1所示,由于氟离子的强负电性,沟道2DEG的浓度从栅极至漏极逐步减小,通过控制栅状掩膜的栅距来调节氟离子注入区间的间距;在本发明另一实施例中,从栅极到漏极的方向,氟离子注入区的注入深度逐渐加深,如图2所示,由于氟离子的强负电性,沟道2DEG的浓度从栅极至漏极逐步减小,通过增大注入机的能量来加深氟离子输入区的深度;在本发明的另一实施例中,从栅极到漏极的方向,氟离子注入区的剂量逐渐增多,如图3所示,由于氟离子的强负电性,沟道2DEG的浓度从栅极至漏极逐步减小,通过增大注入机的束流和/或延长注入时间来增大氟离子注入区的剂量。在本发明实施例中,在栅极和漏极之间形成的氟离子注入区可以是相互独立的,如图1至图3所示,也可以是部分或全部氟离子注入区与相邻的离子注入区邻接,如图4所示。
在本发明的一个实施例中,衬底可以为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合,或任何其他能够生长III族氮化物的材料。
在本发明的一个实施例中,缓冲层为高阻的半绝缘薄膜,用于抑制电流泄漏,其材料与沟道层相同,通过掺C或Fe来实现高阻;
在本发明实施例中,势垒层材料为AlGaN晶体、InAlGaN晶体中的任意一种、或者是AlGaN晶体、InAlGaN晶体组成的复合层。
在本发明实施例中,在源极与栅极之间的势垒层、栅极与漏极之间的势垒层上设有钝化层,钝化层起到保护器件不受环境气氛的影响,有效抑制电流崩塌效应的作用。
图5为本发明实施例提供的耐高压HEMT器件制备方法流程图,该方法具体包括如下步骤:
步骤S0、提供衬底,衬底可以为Si、SiC、蓝宝石晶体中的一种或者几种的组合,也可以为锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓等合金半导体或其组合,还可以为在半导体衬底上生长的一层或多层半导体薄膜的外延片。优选地,本实施例中的衬底可以为Si或SiC衬底。
步骤S1、在衬底上依次外延生长缓冲层、沟道层及势垒层;
在本发明实施例中,在衬底上通过MOCVD、MBE、HVPE工艺外延缓冲层,在外延层上生长沟道层,在沟道层上生长势垒层,沟道层及势垒层通过MOCVD、MBE、ALD工艺生长。
步骤S2、利用掩膜对栅极区及漏极区之间的势垒层进行氟离子注入,在势垒层内形成氟离子注入区。
在没有氟离子注入区存在的情况下,在势垒层与沟道层交界面处靠,近沟道层一侧存在一层浓度分布均匀的2DEG,通过氟离子注入区的深度、剂量或氟离子注入区间的间距来调节2DEG的浓度,从栅极到漏极方向,沟道2DEG浓度逐步减小,但漏极对应区域的2DEG并未完全耗尽。
步骤S3、在源极区及漏极区上制备源极及漏极,源电极和漏电极可以采用电子束蒸发技术、磁控溅射技术或相互结合的方式沉积金属、再经退火形成欧姆接触而得到,可选的源漏金属为Ti、Al、Ni、Au、Ta或其中几种相结合的金属系统。
步骤S4、在栅极窗口处制备栅极,栅电极可以采用电子束蒸发技术或者磁控溅射技术在栅电极窗口内形成,可选的栅电极金属为Ni、Au、Pd、Pt等或其中几种相结合的金属系统。
在本发明实施例中,在步骤S3之后还包括如下步骤:
S6、在源极和漏极之间生长钝化层,钝化层二氧化硅层、或氮化硅层,采用PECVD、或MOCVD生长方式;
S7、对位于栅极区的钝化层进行光刻,形成栅极窗口,在栅极窗中形成栅极。
本发明实施例中的耐高压HEMT器件通过栅极和漏极之间形成氟离子注入区,通过氟离子注入区的深度、剂量或氟离子注入区间的间距来调制沟道2DEG,2DEG的浓度分布从沿栅极到漏极的方向逐渐减小,但漏极对应区域的2DEG并未完全耗尽,通过氟离子注入方式来调制沟道2DEG浓度,存在有如下有益效果:
1、不会引入新的电场集中区;
2、不引入场板,避免引入栅源寄生电容和寄生电阻;
3、相比于多级场板和浮空场板而言,工艺简单易实现;
4、通过离子注入的工艺来形成氟离子注入区,对势垒层的界面损伤相对较小,此外,无需再减薄势垒层的情况下,缩短离子注入区与2DEG的距离,提高调制效果。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种耐高压的HEMT器件,其特征在于,所述HEMT器件从下至上依次包括:
衬底;
缓冲层;
沟道层,所述沟道层材料为GaN晶体或InGaN晶体;
势垒层,势垒层与沟道层形成异质结,且势垒层的禁带宽度大于沟道层的禁带宽度,所述势垒层材料为InmAlnGa(1-m-n)N晶体,且Al组分的摩尔含量0.80≥n≥0.15,In组分的摩尔含量0.45≥m≥0,所述势垒层厚度不低于20nm;
源极、栅极及漏极,在栅极和漏极之间的势垒层上形成至少一个氟离子注入区,使得2DEG的浓度分布从沿栅极到漏极的方向逐渐减小。
2.如权利要求1所述耐高压的HEMT器件,其特征在于,从栅极到漏极的方向,氟离子注入区内的深度逐步加深,氟离子注入区距沟道层与势垒层界面的距离为1-5nm。
3.如权利要求1或2所述耐高压的HEMT器件,其特征在于,从栅极到漏极的方向,氟离子注入区内的注入剂量逐步增多。
4.如权利要求1或2所述耐高压的HEMT器件,其特征在于,从栅极到漏极的方向,氟离子注入区之间的间距逐步减小。
5.如权利要求1所述耐高压的HEMT器件,其特征在于,在源极与栅极之间势垒层、及栅极与漏极之间势垒层上设有钝化层。
6.如权利要求1所述耐高压的HEMT器件,其特征在于,势垒层材料为AlGaN晶体、InAlGaN晶体中的任意一种、或者是AlGaN晶体、InAlGaN晶体组成的复合层。
7.如权利要求1至6任一权利要求所述耐高压的HEMT器件制备方法,其特征在于,所述方法包括如下步骤:
步骤S0、提供衬底;
步骤S1、在衬底上依次外延生长缓冲层、沟道层及势垒层;
步骤S2、利用掩膜对栅极区和漏极区的势垒层进行氟离子注入,在势垒层内形成氟离子注入区;
步骤S3、在源极区及漏极区上制备源极及漏极;
步骤S4、在栅极区上制备栅极。
8.如权利要求7所述耐高压的HEMT器件制备方法,其特征在于,在步骤S3之后还包括如下步骤:
S6、在源极和漏极之间生长钝化层;
S7、对位于栅极区的钝化层进行光刻,形成栅极窗口,在栅极窗口中制备栅极。
CN201910340032.9A 2019-04-25 2019-04-25 一种耐高压的hemt器件及制备方法 Pending CN110085662A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910340032.9A CN110085662A (zh) 2019-04-25 2019-04-25 一种耐高压的hemt器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910340032.9A CN110085662A (zh) 2019-04-25 2019-04-25 一种耐高压的hemt器件及制备方法

Publications (1)

Publication Number Publication Date
CN110085662A true CN110085662A (zh) 2019-08-02

Family

ID=67416842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910340032.9A Pending CN110085662A (zh) 2019-04-25 2019-04-25 一种耐高压的hemt器件及制备方法

Country Status (1)

Country Link
CN (1) CN110085662A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
WO2021227673A1 (zh) * 2020-05-13 2021-11-18 西安电子科技大学 一种高线性hemt器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104201202A (zh) * 2014-09-17 2014-12-10 电子科技大学 一种具有复合势垒层的氮化镓基异质结场效应管
CN104393040A (zh) * 2014-10-29 2015-03-04 电子科技大学 一种具有荷电介质的hemt器件
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN106898640A (zh) * 2017-02-20 2017-06-27 中国科学院半导体研究所 一种增强型氮化物场效应晶体管及其制备方法
US20180374952A1 (en) * 2012-05-23 2018-12-27 Hrl Laboratories, Llc HEMT GaN DEVICE WITH A NON-UNIFORM LATERAL TWO DIMENSIONAL ELECTRON GAS PROFILE AND METHOD OF MANUFACTURING THE SAME

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
US20180374952A1 (en) * 2012-05-23 2018-12-27 Hrl Laboratories, Llc HEMT GaN DEVICE WITH A NON-UNIFORM LATERAL TWO DIMENSIONAL ELECTRON GAS PROFILE AND METHOD OF MANUFACTURING THE SAME
CN104201202A (zh) * 2014-09-17 2014-12-10 电子科技大学 一种具有复合势垒层的氮化镓基异质结场效应管
CN104393040A (zh) * 2014-10-29 2015-03-04 电子科技大学 一种具有荷电介质的hemt器件
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN106898640A (zh) * 2017-02-20 2017-06-27 中国科学院半导体研究所 一种增强型氮化物场效应晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
WO2021227673A1 (zh) * 2020-05-13 2021-11-18 西安电子科技大学 一种高线性hemt器件及其制备方法

Similar Documents

Publication Publication Date Title
US9941399B2 (en) Enhancement mode III-N HEMTs
US8928003B2 (en) Nitride semiconductor device
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US7728356B2 (en) P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US20230299190A1 (en) Iii-nitride devices including a depleting layer
US20150255547A1 (en) III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US9525052B2 (en) Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US8487346B2 (en) Semiconductor device
EP2472588A1 (en) Semiconductor device and method for manufacturing same
CN110137253A (zh) 一种耐高压的hemt器件及制备方法
KR20130035174A (ko) 화합물 반도체 장치 및 그 제조 방법
EP3651205A1 (en) Semiconductor device and method
CN110112214A (zh) 一种耐高压的hemt器件及制备方法
JP5568891B2 (ja) ヘテロ接合電界効果トランジスタ、その製造方法
US20200395447A1 (en) Semiconductor Device and Method for Fabricating a Wafer
CN110085662A (zh) 一种耐高压的hemt器件及制备方法
JP7257498B2 (ja) 窒化物半導体装置
CN116544232A (zh) 一种单片集成续流二极管的垂直型iii族氮化物晶体管及其制备方法
JP5100002B2 (ja) 窒化物半導体装置
US11869963B2 (en) Semiconductor device and method of fabricating a semiconductor device
US20210226039A1 (en) Semiconductor device and method for fabricating a semiconductor wafer
Peng et al. Simulation of a high-performance enhancement-mode HFET with back-to-back graded AlGaN layers
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
US20240274507A1 (en) Vias for Semiconductor Devices Formed from Multiple Etching
US20240290876A1 (en) Nitrogen-Polar Group III-Nitride Semiconductor Device with Isolation Implant Regions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province

Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd.

Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190802

RJ01 Rejection of invention patent application after publication