CN106898640A - 一种增强型氮化物场效应晶体管及其制备方法 - Google Patents

一种增强型氮化物场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106898640A
CN106898640A CN201710091485.3A CN201710091485A CN106898640A CN 106898640 A CN106898640 A CN 106898640A CN 201710091485 A CN201710091485 A CN 201710091485A CN 106898640 A CN106898640 A CN 106898640A
Authority
CN
China
Prior art keywords
groove
effect transistor
barrier layer
layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710091485.3A
Other languages
English (en)
Inventor
马平
姬小利
李喜林
刘波亭
王军喜
李晋闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201710091485.3A priority Critical patent/CN106898640A/zh
Publication of CN106898640A publication Critical patent/CN106898640A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型氮化物场效应晶体管及其制备方法,该方法在衬底上依次生长成核层、铟镓氮高阻缓冲层、铝铟镓氮势垒层;在铝铟镓氮势垒层上制备源极和漏极;源漏之间刻蚀有单条或多条沟槽,沟槽的深度大于铝铟镓氮势垒层的厚度,沟槽内填充有高介电常数、宽带隙的电解质材料,在沟槽上方制备栅极;源极、漏极和栅极之间为钝化层,完成晶体管的制作。

Description

一种增强型氮化物场效应晶体管及其制备方法
技术领域
本发明属于半导体领域,尤其涉及一种增强型场效应晶体管及其制备方法。
背景技术
氮化镓(GaN)材料由于具有大的禁带宽度、高的热导率、高电子饱和漂移速度和大的临界击穿电压等特点而得以在光电子器件和高温大功率电子器件等领域有着广阔的应用前景。由于氮化物具有很强的自发极化和压电极化效应,在没有掺杂的情况下可以在AlGaN/GaN界面产生大量的二维电子气,其浓度可达1013cm-2,电子迁移率2000cm2/V·s以上。由于具有以上特征,AlGaN/GaN高电子迁移率晶体管成为制备高频功率放大器和功率开关器件的理想材料。
目前AlGaN/GaN高电子迁移率晶体管的性能研究大多还是集中在耗尽型器件方面,但是从器件应用方面来看,增强型器件有更大的应用优势。1995年,Khan等人通过减薄势垒层厚度的方法来耗尽二维电子气实现了增强型器件的研制,但这种方法的缺点在于势垒层减薄后二维电子气的浓度整体下降,导致器件的通态电阻升高,功耗严重,影响了器件的性能。2000年,X.Hu等人利用选区二次外延生长p型GaN帽层在栅极下方形成PN结的方法实现了栅下二维电子气的耗尽实现增强型,但是其阈值电压非常小,生长工艺难度较大。2003年,Kumar等人利用反应离子束刻蚀凹栅的方法减薄栅下势垒层厚度实现了增强型器件的研制,但是该工艺难度大,难以精确控制,没有可重复性。2005年,香港科技大学的Cai等人,采用氟离子注入的方法耗尽了栅下的二维电子气实现增强型器件,但是该方法实现的增强型器件的可靠性面临严重的挑战。
综上所述,目前采用的实现增强型器件的主流的方法是采用势垒层减薄,p型帽层,槽栅结构,氟离子注入等方法,但整体来看,采用这些方法来实现增强型器件的工艺比较复杂且工艺难度较大,对器件的工业化生产来说有较大的难度。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种增强型氮化物场效应晶体管的制备方法,以解决增强型器件的工艺比较复杂,工艺难度较大,沟槽的刻蚀深度无法精确控制,器件的工业化生产难度大的问题。
(二)技术方案
本发明提供一种增强型氮化物场效应晶体管,其特征在于,包括:
衬底;
依次形成于衬底之上的成核层、高阻缓冲层及势垒层;
形成于势垒层一端之上的源极;
形成于势垒层另一端之上的漏极;
形成于源极、漏极之间的单条沟槽或多条沟槽,且沟槽内填充有高介电常数、宽带隙的电介质材料;
形成于沟槽上方的栅极;以及
形成于源极、漏极和栅极之间的钝化层。
进一步,所述高介电常数、宽带隙的电介质材料,包括:MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2或SnSb中的一种或几种;
进一步,所述高介电常数、宽带隙的电介质材料,采用磁控溅射、离子束蒸镀、化学气相沉淀、溶胶凝胶法或水热法制备而成。
进一步,所述沟槽的深度大于势垒层的厚度,所述电介质材料厚度小于或者等于所述沟槽的深度。
进一步,所述衬底为蓝宝石、碳化硅或硅中的一种;
所述成核层为氮化镓GaN或氮化铝AlN;
所述高阻缓冲层为铟镓氮InxGa1-xN,其中0≤x<1;
所述势垒层为铝铟镓氮AlxInyGa1-x-yN,其中0<x≤1,0≤y<1。
进一步,所述单条沟槽或多条沟槽的宽度之和不超过其上栅极的宽度;
所述单条沟槽或多条沟槽采用ICP干法刻蚀或者湿法腐蚀制备而成。
进一步,所述源极和漏极采用Ti、Al、Ni、Pt、Cr或Au金属中的一种或几种;
所述栅极采用Ti、Ni、Pt、Al、Cu、W、Co或Au金属中的一种或几种;
所述钝化层采用Al2O3、SiNx、SiO2或Ga2O3
本发明的另一方面提供一种增强型氮化物场效应晶体管的制备方法,其特征在于,包括如下步骤:
在衬底上依次生长成核层、高阻缓冲层及势垒层;
在势垒层一端之上制备源极,另一端之上制备漏极;
对源极、漏极之间的势垒层进行刻蚀形成单条沟槽或多条沟槽,在沟槽内填充高介电常数、宽带隙的电介质材料;
在沟槽上方制备栅极;以及
源极、漏极和栅极之间生长钝化层。
进一步,所述在沟槽内填充的高介电常数、宽带隙的电介质材料包括MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2或SnSb中的一种或几种;
所述高介电常数、宽带隙的电介质材料采用磁控溅射、离子束蒸镀、化学气相沉淀、溶胶凝胶法或水热法制备而成。
进一步,所述沟槽的深度大于势垒层的厚度,所述电介质材料厚度小于或者等于所述沟槽的深度。
进一步,所述单条沟槽或多条沟槽的宽度之和不超过其上栅极的宽度;
所述单条沟槽或多条沟槽采用ICP干法刻蚀或者湿法腐蚀制备而成。
(三)有益效果
本发明提供一种全新的氮化物增强型场效应晶体管的制备方法,提出了在栅极下方刻蚀沟槽,且沟槽的刻蚀深度只需超过AlInGaN势垒层的厚度即可,无需精确控制,避免了传统槽栅结构对刻蚀精度的要求。同时,在沟槽内部填充有高介电常数、宽带隙的电介质材料,利用外场下强的电极化材料与氮化物自发极化强度的差异,在界面处引入二维电子气,从而实现正向导通,其物理机制与其他人所提及的制备方式有根本的区别。
附图说明
图1是本发明提供的增强型氮化物多沟道场效应晶体管结构示意图。
图2是本发明提供的增强型氮化物多沟道场效应晶体管的顶部俯视图。
图3是本发明提供的增强型氮化物单沟道场效应晶体管的结构示意图。
图4是本发明提供的增强型氮化物多沟道场效应晶体管制作流程图。
图5是本发明提供的增强型氮化物多沟道场效应晶体管制作流程中光刻过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
图1是本发明提供的增强型氮化物多沟道场效应晶体管结构示意图,包括:
-衬底11,该衬底可以是蓝宝石、SiC或者Si衬底中的一种;
-成核层12,该成核层12为氮化镓或者氮化铝,该成核层12制作在衬底11上,成核层的厚度可取10nm~150nm。
-铟镓氮(InGaN)高阻缓冲层13,该铟镓氮(InGaN)高阻缓冲层13制作在成核层12上,其中InxGa1-xN(0≤x<1),该高阻缓冲层的厚度可取2μm~3μm,其电阻阻值为106Ω-1011Ω;
-铝铟镓氮(AlInGaN)势垒层14,该铝铟镓氮(AlInGaN)势垒层14制作在铟镓氮(InGaN)高阻缓冲层13上,其中AlxInyGa1-x-yN(0<x≤1,0≤y<1),该AlInGaN势垒层的厚度可取10nm~50nm;
-二维电子气15,二维电子气15处于铝铟镓氮(AlInGaN)势垒层14和铟镓氮(InGaN)高阻缓冲层13之间的界面处,该二维电子气的产生是由于铝铟镓氮(AlInGaN)势垒层14和铟镓氮(InGaN)高阻缓冲层13之间极化效应导致;
-多沟道沟槽16,多沟道沟槽是通过对铝铟镓氮(AlInGaN)势垒层14进行ICP刻蚀方法获得的,刻蚀深度超过铝铟镓氮(AlInGaN)势垒层14即可,沟槽的深度可以为10nm-80nm;多沟道沟槽16内部填充的是高介电常数、宽带隙的电介质材料,例如MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2、SnSb等其中的一种或几种。在沟槽内部填充有高介电常数、宽带隙的电介质材料。传统的槽栅结构需要精确控制刻蚀深度,即刻蚀后需保留一定厚度的势垒层。由于势垒层的厚度总共只有几十个纳米,因此对刻蚀精度提出了非常严苛的要求。本发明提供的增强型氮化物功率器件制备方法,利用电场下高电介质常数的电介质材料与GaN相作用,因二者的极化矢量的不连续,在界面处形成净的极化电荷,从而吸引电子形成导电通道。由于介电材料只需与GaN材料相作用,只要将AlInGaN势垒层刻蚀掉即可,无需精确控制刻蚀深度。本发明提供的增强型氮化物晶体管制备方法,其物理机制与其他人所提及的制备方法有根本的区别,而且制作简单,便于控制,有利于工业化生产。
-源极17和漏极18,源极17和漏极18制作在铝铟镓氮(AlInGaN)势垒层14的上方,由Ti、Al、Ni、Pt、Cr、Au等金属中的一种或几种组成;
-栅极19,该栅极19位于多沟道沟槽上方,覆盖整个多沟道沟槽的区域,该栅极19由Ti、Ni、Pt、Al、Cu、W、Co、Au等金属中的一种或几种组成。由于该栅极19位于多沟道沟槽上方,即在栅极下方刻蚀沟槽,沟槽内填充的高介电常数材料与GaN材料相互作用,因此只需将沟槽位置的表层势垒层刻蚀掉即可,无需精确控制刻蚀深度,避免了传统槽栅结构对刻蚀精度的要求。
-钝化层20,该钝化层20位于源极17、漏极18和栅极19之间,该钝化层20材料可以是Al2O3、SiNx、SiO2、Ga2O3等中的一种。
其中,多沟道的长度要求横穿整个芯片表面,如图2所示,图2是本发明提供的增强型氮化物多沟道场效应晶体管的顶部俯视图,包括:一成核层21,-铟镓氮(InGaN)高阻缓冲层22,-铝铟镓氮(AlInGaN)势垒层23,该图中并未示意衬底层,-源极26和漏极27,-栅极27,图中多沟道沟槽24横穿整个芯片表面,栅极27位于整个多沟道沟槽的上表面,覆盖整个多沟道沟槽区域。
另外,多沟道沟槽还可通过一个宽的单沟道实现,如图3所示。图3是本发明提供的增强型氮化物单沟道场效应晶体管的结构示意图,包括:一衬底31,一成核层32,-铟镓氮(InGaN)高阻缓冲层33,-铝铟镓氮(AlInGaN)势垒层34,-源极37和漏极38,-栅极39,图中单沟道沟槽36与图1中的多沟道沟槽16类似,沟槽内部填充的是高介电常数、宽带隙的电介质材料,例如MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2、SnSb等其中的一种或几种。
图4是本发明提供的增强型氮化物多沟道场效应晶体管制作流程图。图5是本发明提供的增强型氮化物多沟道场效应晶体管制作流程中光刻过程示意图。结合图4和图5,具体说明本发明提供的增强型氮化物多沟道场效应晶体管的制作流程,具体包括以下步骤:
步骤1:将蓝宝石、碳化硅或者硅衬底41清洗干净,放入金属有机化学气相沉积(MOCVD)系统中,温度升高到500℃-600℃之间,压力调整到300Torr-600Torr之间,在衬底41表面生长10nm-150nm的低温GaN或者AlN成核层42,其中衬底41和成核层42的结构如图5所示。
步骤2:将温度升高到900℃-1100℃之间,压力降低到40Torr-100Torr之间,在成核层42表面生长半绝缘InxGa1-xN高阻缓冲层43,其中InxGa1-xN(0≤x<1),该高阻缓冲层43的厚度可取2μm~3μm,其电阻阻值为106-1011Ω,其中成核层42和高阻缓冲层43的结构如图5所示。
步骤3:将温度调整到800℃-1100℃之间,压力调整到50Torr-100Torr,在高阻缓冲层43表面生长AlxInyGa1-x-yN势垒层44,其中AlxInyGa1-x-yN(0<x≤1,0≤y<1),该AlInGaN势垒层的厚度可取10nm~50nm,其中高阻缓冲层43和势垒层44如图5所示。
步骤4:在势垒层44表面旋涂光刻胶45,固胶、显影、去胶,形成具有多条沟道的光刻胶图形,势垒层44和光刻胶45的结构如图5所示。
步骤5:以光刻胶45为掩膜,通过ICP干法刻蚀势垒层44,形成多沟道沟槽,刻蚀深度超过AlxInyGa1-x-yN势垒层44的厚度即可,无需精确控制。
步骤6:在光刻胶45表面淀积高介电常数、宽带隙的电介质材料46,即通过磁控溅射或者溶胶凝胶法在整个芯片表面淀积一层电介质材料46,如图5所示,电介质材料46的淀积厚度小于或者等于刻蚀沟槽的深度。电介质材料46可以为MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2、SnSb等其中的一种或几种。
步骤7:将光刻胶掩膜45通过BOE去除,形成多沟道沟槽内带有电介质材料的结构片。
步骤8:在AlInGaN势垒层44上方通过电子束蒸发淀积Ti、Al、Ni、Pt、Cr、Au等金属中的一种或几种,分别制作源极和漏极;在多沟道沟槽上方通过电子束蒸发淀积Ti、Ni、Pt、Al、Cu、W、Co、Au等金属中的一种或几种,制作栅极。
步骤9:在源极、漏极和栅极之间,通过PECVD方法蒸镀钝化层,该钝化层材料可以是Al2O3、SiNx、SiO2、Ga2O3等中的一种,完成氮化物晶体管制作。制作形成的增强型氮化物多沟道场效应晶体管,其结构如图1所示。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种增强型氮化物场效应晶体管,其特征在于,包括:
衬底;
依次形成于衬底之上的成核层、高阻缓冲层及势垒层;
形成于势垒层一端之上的源极;
形成于势垒层另一端之上的漏极;
形成于源极、漏极之间的单条沟槽或多条沟槽,且沟槽内填充有高介电常数、宽带隙的电介质材料;
形成于沟槽上方的栅极;以及
形成于源极、漏极和栅极之间的钝化层。
2.根据权利要求1所述的增强型氮化物场效应晶体管,其特征在于,
所述高介电常数、宽带隙的电介质材料,包括:MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2或SnSb中的一种或几种;
所述高介电常数、宽带隙的电介质材料,采用磁控溅射、离子束蒸镀、化学气相沉淀、溶胶凝胶法或水热法制备而成。
3.根据权利要求1所述的增强型氮化物场效应晶体管,其特征在于,所述沟槽的深度大于势垒层的厚度,所述电介质材料厚度小于或者等于所述沟槽的深度。
4.根据权利要求1所述的增强型氮化物场效应晶体管,其特征在于,
所述衬底为蓝宝石、碳化硅或硅中的一种;
所述成核层为氮化镓GaN或氮化铝AlN;
所述高阻缓冲层为铟镓氮InxGa1-xN,其中0≤x<1;
所述势垒层为铝铟镓氮AlxInyGa1-x-yN,其中0<x≤1,0≤y<1。
5.根据权利要求1所述的增强型氮化物场效应晶体管,其特征在于,
所述单条沟槽或多条沟槽的宽度之和不超过其上栅极的宽度;
所述单条沟槽或多条沟槽采用ICP干法刻蚀或者湿法腐蚀制备而成。
6.根据权利要求1所述的增强型氮化物场效应晶体管,其特征在于,
所述源极和漏极采用Ti、Al、Ni、Pt、Cr或Au金属中的一种或几种;
所述栅极采用Ti、Ni、Pt、Al、Cu、W、Co或Au金属中的一种或几种;
所述钝化层采用Al2O3、SiNx、SiO2或Ga2O3
7.一种增强型氮化物场效应晶体管的制备方法,其特征在于,包括如下步骤:
在衬底上依次生长成核层、高阻缓冲层及势垒层;
在势垒层一端之上制备源极,另一端之上制备漏极;
对源极、漏极之间的势垒层进行刻蚀形成单条沟槽或多条沟槽,在沟槽内填充高介电常数、宽带隙的电介质材料;
在沟槽上方制备栅极;以及
源极、漏极和栅极之间生长钝化层。
8.根据权利要求7所述的增强型氮化物场效应晶体管的制备方法,其特征在于,
所述在沟槽内填充的高介电常数、宽带隙的电介质材料包括MnO2、Pb3MgNb2O9、BaTiO3、SrTiO3、SnTe、PbTe、WO3、SbS、Pb2CoWO6、TiO2或SnSb中的一种或几种;
所述高介电常数、宽带隙的电介质材料采用磁控溅射、离子束蒸镀、化学气相沉淀、溶胶凝胶法或水热法制备而成。
9.根据权利要求7所述的增强型氮化物场效应晶体管的制备方法,其特征在于,所述沟槽的深度大于势垒层的厚度,所述电介质材料厚度小于或者等于所述沟槽的深度。
10.根据权利要求7所述的增强型氮化物场效应晶体管的制备方法,其特征在于,
所述单条沟槽或多条沟槽的宽度之和不超过其上栅极的宽度;
所述单条沟槽或多条沟槽采用ICP干法刻蚀或者湿法腐蚀制备而成。
CN201710091485.3A 2017-02-20 2017-02-20 一种增强型氮化物场效应晶体管及其制备方法 Pending CN106898640A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710091485.3A CN106898640A (zh) 2017-02-20 2017-02-20 一种增强型氮化物场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710091485.3A CN106898640A (zh) 2017-02-20 2017-02-20 一种增强型氮化物场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN106898640A true CN106898640A (zh) 2017-06-27

Family

ID=59184299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710091485.3A Pending CN106898640A (zh) 2017-02-20 2017-02-20 一种增强型氮化物场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106898640A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578999A (zh) * 2017-08-10 2018-01-12 北京大学深圳研究生院 栅极区域图形化的高电子迁移率晶体管器件及制作方法
CN110085662A (zh) * 2019-04-25 2019-08-02 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
CN113257907A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种基于氮化物的双面结构场效应晶体管
CN113939917A (zh) * 2019-06-17 2022-01-14 苏州晶湛半导体有限公司 一种半导体结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307026A1 (en) * 2012-05-16 2013-11-21 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
CN104347701A (zh) * 2014-09-10 2015-02-11 电子科技大学 一种具有复合钝化层结构的场效应晶体管
CN104966732A (zh) * 2015-07-28 2015-10-07 成都嘉石科技有限公司 GaAs基pHEMT器件及其制备方法
CN206116406U (zh) * 2016-10-27 2017-04-19 杭州电子科技大学 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307026A1 (en) * 2012-05-16 2013-11-21 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
CN104347701A (zh) * 2014-09-10 2015-02-11 电子科技大学 一种具有复合钝化层结构的场效应晶体管
CN104966732A (zh) * 2015-07-28 2015-10-07 成都嘉石科技有限公司 GaAs基pHEMT器件及其制备方法
CN206116406U (zh) * 2016-10-27 2017-04-19 杭州电子科技大学 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578999A (zh) * 2017-08-10 2018-01-12 北京大学深圳研究生院 栅极区域图形化的高电子迁移率晶体管器件及制作方法
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
CN110085662A (zh) * 2019-04-25 2019-08-02 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN113939917A (zh) * 2019-06-17 2022-01-14 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN113257907A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种基于氮化物的双面结构场效应晶体管

Similar Documents

Publication Publication Date Title
CN106898640A (zh) 一种增强型氮化物场效应晶体管及其制备方法
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN102810564B (zh) 一种射频器件及其制作方法
CN103681830B (zh) 双沟道晶体管及其制备方法
CN104916684B (zh) 一种纵向短开启栅极沟道型hemt器件及其制备方法
CN105931964A (zh) 一种增强型AlGaN/GaN晶体管的制备方法
CN105244377B (zh) 一种基于硅衬底的hemt器件及其制造方法
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN105576020B (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105206664A (zh) 基于硅衬底的hemt器件及其制造方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN109148368A (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN109037327A (zh) 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN103377926A (zh) 一种常闭型氮化镓场效应晶体管的制造方法
CN109728087A (zh) 基于纳米球掩模的低欧姆接触GaN基高电子迁移率晶体管制备方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170627