CN109037327A - 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 - Google Patents
一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 Download PDFInfo
- Publication number
- CN109037327A CN109037327A CN201810790140.1A CN201810790140A CN109037327A CN 109037327 A CN109037327 A CN 109037327A CN 201810790140 A CN201810790140 A CN 201810790140A CN 109037327 A CN109037327 A CN 109037327A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- current barrier
- gan
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 37
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 20
- 238000005036 potential barrier Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000010276 construction Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 18
- 238000001459 lithography Methods 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 1
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法，属于半导体器件领域。技术要点是在半导体衬底上外延生长特殊结构GaN基材料，所述本征GaN层中埋入局部电流阻挡层，保留纵向导通电流沟道窗口，在栅电极一侧，所述AlGaN势垒层与所述本征GaN层形成台阶，所述本征GaN层台阶上设置有源电极，所述栅电极和源电极之间用介质层隔开。本专利通过插入局部电流阻挡层来调节器件内部pn结耗尽区分布，有效阻挡和减小器件关态下的纵向泄漏电流，而保留纵向导通电流沟道窗口，能保证器件具有良好的开态导通特性，降低开关过程功率损耗；对比传统横向HEMT器件，该器件可以实现常关型操作、具有稳定的阈值电压，同时具有更低的开态导通电阻以及关态泄漏电流。
Description
技术领域
本发明属于半导体器件领域，尤其涉及一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法。
背景技术
功率开关器件作为控制电路中的核心元件之一，是电力电子技术发展的基础，在利用洁净能源发电的逆变系统、轨道运输的功率变换以及电动汽车电能转换系统等应用场景中扮演着不可或缺的角色。在社会被资源问题所困扰的现阶段中，能源转化问题变得愈加尖锐，而功率开关器件的性能优劣将直接决定人类对能源的利用效率。面对严苛的发展要求，研究者们需要在功率器件开关中实现低损耗电流、低开态导通电阻以及高的开关速率。结合第三代宽禁带半导体材料(以GaN、SiC为代表)的研究进展，该类材料具有高电子迁移率、大禁带宽度、高电子饱和漂移速率以及耐高压、耐高温等特点，相比传统Si材料更加适合制作下一代功率开关器件。特别是在以GaN材料为基础的异质结构(以AlGaN/GaN为代表)中，其晶体本身由于具有强的极化效应可以诱导出高密度二维电子气(2DEG)(＞1013cm-2)，并且在无故意掺杂的电子沟道中，电子迁移率可稳定达到1000cm2V-1s-1以上，以此异质结为基础制作的功率开关器件将比传统Si材料制作的器件具有更低的导通电阻和更高的饱和电流，因此是新型功率开关器件应用市场的有力竞争者。
目前研究者们基于AlGaN/GaN异质结制作的高电子迁移率晶体管(HEMT)器件已经可以满足控制电路中常开型器件的基本要求，但是基于该结构类型制作的器件却很少有可以满足常关型操作要求的成熟方案，其原因在于2DEG稳定存在于零偏置电压下的异质结中。因此，若想器件实现常关型操作，研究者们必须在器件结构上进行创新，在零偏置电压下耗尽沟道内的电子。目前已被研究者普遍接受的常关型HEMT结构方案分为三种：刻蚀势垒层的凹型栅结构、氟离子注入势垒层结构以及栅极下设置p-GaN帽层结构。然而此三种常规方法虽然各有结构上的优势，但同时也存在各种难以避免的缺点。例如，器件制备过程采用了势垒层刻蚀或者离子注入技术，这些工艺会造成大面积晶圆中器件性能的均匀性差异，特别是对阈值电压大小和可靠性产生影响，同时，为了提高正阈值电压，不可避免的要牺牲部分通态电阻特性。而新型纵向栅极结构器件可以避免上述由于均匀性差异而产生的阈值电压稳定性问题，由于其栅极区域2DEG沟道已被完全切断，器件能达到大的稳定的正阈值电压，同时由于其纵向开启沟道较短(小于500nm)，器件的通态电阻大幅减小。此结构器件目前存在的主要问题是，受制于目前外延技术，本征GaN体材料背景载流子浓度仍然较高，因此器件关断状态下其纵向漏电相对严重。因此，如何在保持良好的纵向电流开启沟道导电能力的前提下，进一步降低该类型器件纵向漏电，是目前实现其产业化推广的主要技术问题。
发明内容
为了解决上述现有技术中存在的问题，本发明提出一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法，该器件能够实现稳定的高阈值电压、良好的开态导电特性，同时又能保证足够低的泄漏电流。
技术方案如下：
一种具有局部电流阻挡层的纵向栅极结构功率器件，在半导体衬底上依次生长材料缓冲层、本征GaN层和AlGaN势垒层，所述本征GaN层中埋入局部电流阻挡层，保留纵向导通电流沟道窗口，所述AlGaN势垒层上设置有漏电极和栅电极，在栅电极一侧，所述AlGaN势垒层与所述本征GaN层形成台阶，所述本征GaN层台阶上设置有源电极，所述栅电极和源电极之间用介质层隔开。
进一步的，所述电流阻挡层采用p-GaN材料；或者离子注入后的高阻GaN；或者高阻材料，所述高阻材料为AlN或者Al2O3或者Si3N4；或者p-GaN和高阻材料的复合结构。
进一步的，所述p-GaN电流阻挡层距离AlGaN/GaN异质结界面100～500nm。
进一步的，所述AlGaN势垒层与所述本征GaN层之间形成的台阶高度为100～500nm。
进一步的，所述栅电极的形状为“Z”或者“L”型。
进一步的，所述AlGaN势垒层与所述本征GaN层之间形成的台阶侧壁与所述p-GaN电流阻挡层之间的水平距离为50～500nm。
本发明还包括一种具有局部电流阻挡层的纵向栅极结构功率器件制备方法，步骤如下：
S1、采用金属有机物化学气相沉积或者分子束外延半导体材料生长方法在半导体衬底上依次生长材料缓冲层、本征GaN层和p-GaN层；
S2、利用半导体光刻工艺定义出电流阻挡层所需区域，通过基于Cl基气体的等离子体刻蚀工艺，将p-GaN余下部分彻底挖去，形成电流阻挡层；
S3、通过半导体材料生长方法，在刻蚀过的样品上生长本征沟道层以及AlGaN势垒层；
S4、通过半导体光刻工艺以及半导体刻蚀工艺制作出器件所需的台面；
S5、通过半导体光刻工艺以及半导体刻蚀工艺制作出栅极区域所需的浅台阶，浅台阶刻蚀深度小于台面刻蚀深度；
S6、通过半导体光刻工艺定义出源、漏极所需区域，并通过金属沉积方法沉积器件的源、漏极金属，将剥离后的样品通过高温退火，使复合金属结构变为合金；
S7、采用等离子体增强化学的气相沉积法、低压力化学气相沉积法或者原子层沉积法沉积栅介质层，再通过半导体光刻工艺定义出栅极所需区域，通过金属沉积方法沉积器件的栅极金属；
S8、在器件表面沉积氧化物钝化层，然后采用半导体光刻工艺定义出源极、栅极和漏极所需的开口区域，再用半导体刻蚀工艺将定义区域的氧化层除去，漏出电极合金，引出引线，完成电极制作。
进一步的，步骤S1中，p-GaN层的形成采用注入掺杂法或者调制掺杂法。
进一步的，步骤S6和S7中，所述金属沉积方法采用磁控溅射法、电子束蒸发法、热蒸发或者喷涂法。
进一步的，步骤S8中，所述半导体刻蚀工艺采用以F基气体为主要刻蚀气体的ICP刻蚀工艺，或者反应离子刻蚀工艺，或者包含HCl或HF的湿法腐蚀法。
本发明的有益效果是：
本发明所述的具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法，通过插入局部电流阻挡层来调节器件内部pn结耗尽区分布，从而有效阻挡和减小器件关态下的纵向泄漏电流，而保留纵向导通电流沟道窗口，能保证器件具有良好的开态导通特性，降低开关过程功率损耗。对比传统横向HEMT器件，该器件可以实现常关型操作，更重要的是具有更加稳定的阈值电压，受工艺不均匀性引起的影响较小，适合大面积的器件制作；纵向刻蚀深度较小并且可控，易于实现低导通电阻的开态特性，有效降低器件的开关损耗。
附图说明
图1是本专利申请提出的具有局部电流阻挡层的纵向栅极结构功率器件结构示意图；
图2是本发明实施例2中步骤①所述的晶圆外延生长后的结构示意图；
图3是本发明实施例2中步骤②所述的制作阻挡层的结构示意图；
图4是本发明实施例2中步骤③所述的材料再生长后的结构示意图；
图5是本发明实施例2中步骤④所述的台面制作结构示意图；
图6是本发明实施例2中步骤⑤所述的浅台阶制作后的结构示意图；
图7是本发明实施例2中步骤⑥所述的源、漏极制作后的结构示意图；
图8是本发明实施例2中步骤⑦所述的栅极制作后的结构示意图；
图9是本发明实施例3获得的器件性能图(ID-VG曲线)；
图10是本发明实施例3获得的器件性能图(ID-VD曲线)。
具体实施方式
下面结合附图1-10对具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法做进一步说明。
实施例1
一种具有局部电流阻挡层的纵向栅极结构功率器件结构，如图1所示。通过半导体材料生长，将电流阻挡层(典型如p-GaN层)埋入距离AlGaN/GaN异质结界面100～500nm的本征GaN体材料中，保留纵向导通电流沟道窗口，并且通过半导体刻蚀技术制作出一个100～500nm的浅台阶，将源极电极金属设置在台阶下，将栅电极设置在纵向刻蚀侧壁上(栅、源电极之间用介质层间隔)，栅电极呈“Z”或“L”形。在零偏置电压下，纵向沟道部分被夹断，整个器件处于关断状态，即实现常关型操作。同时由于插入p-GaN电流阻挡层，与体内i-GaN层形成pn结结构，从而在纵向形成有效的空间耗尽层，可以有效阻挡器件纵向漏电。
该结构的突出特点为：1)插入层的引入，使器件在关断的状态下泄漏电流明显减小，减小器件在开关转化中的功率损耗；2)对比传统横向HEMT器件，该器件可以实现常关型操作，更重要的是具有更加稳定的阈值电压，受工艺不均匀性引起的影响较小，适合大面积的器件制作；3)纵向刻蚀深度较小并且可控，易于实现短沟道低导通电阻的开态特性，有效降低器件的开关损耗。
其中电流阻挡层可以使用p-GaN作为插入层，还可以采用离子注入后的高阻GaN、或者AlN、Al2O3、Si3N4等高阻材料，或者p-GaN和高阻材料的复合结构。
实施例2
一种具有局部电流阻挡层的纵向栅极结构功率器件制备方法，以p-GaN作为电流阻挡层为例。
步骤①：晶圆生长。
采用如金属有机物化学气相沉积(MOCVD)或者分子束外延(MBE)等半导体材料生长技术依次在Si、SiC、蓝宝石或GaN等衬底上依次生长材料缓冲层、本征GaN层和p-GaN层。其中p-GaN的形成可采用注入掺杂和调制掺杂的方式，如图2所示；
步骤②：制作阻挡层。
利用半导体光刻技术定义出阻挡层所需区域，通过如基于Cl基气体的反应耦合等离子体(ICP)半导体刻蚀技术，将p-GaN余下部分彻底挖去，形成电流阻挡层，如图3所示。其中半导体光刻技术包含一整套的匀胶、软烘、曝光、显影、坚膜等步骤；
步骤③：材料再生长。
再通过步骤①中所述的半导体材料生长技术，在刻蚀过的样品上生长本征沟道层以及AlGaN势垒层，如图4所示，使其p-GaN阻挡层与AlGaN/GaN界面的距离为100～500nm。经此步骤，半导体沟道区域内应有2DEG形成；
步骤④：台面刻蚀。
通过步骤②所述的半导体光刻技术以及半导体刻蚀技术制作出器件所需的台面，用于降低器件的体漏电，如图5所示。刻蚀深度保持在100～1000nm之间；
步骤⑤：浅台阶制作。
再次通过步骤②所述的半导体光刻技术以及半导体刻蚀技术制作出栅极区域所需的浅台阶，如图6所示，台阶深度保持在100～500nm，台阶的侧壁距离阻挡层的水平距离保持在50～500nm之间。注意该步骤中浅台阶的深度应小于步骤④中所述的台面刻蚀深度；
步骤⑥：源、漏极制作。
通过步骤②所述的半导体光刻技术定义出源、漏极所需区域，并通过如磁控溅射、电子束蒸发、或者热蒸发等金属沉积技术沉积器件的源漏极金属，将剥离后的样品通过高温退火，使复合金属结构变为合金，如图7所示，形成欧姆接触以保持其良好的导电性；
步骤⑦：栅极制作。
采用等离子体增强化学的气相沉积(PECVD)、低压力化学气相沉积(LPCVD)、或者原子层沉积(ALD)等技术沉积10-50nm的栅介质层，再通过步骤②所述的半导体光刻技术定义出栅极所需区域，步骤⑥所述的金属沉积技术沉积器件的栅极金属，如图8所示；
步骤⑧：器件钝化及电极引线。
采用PECVD技术在器件表面沉积100～500nm的氧化物钝化层，然后采用步骤②所述的半导体光刻技术定义出源极、栅极和漏极所需的开口区域，再用半导体刻蚀技术将定义区域的氧化层除去，漏出电极合金，引出引线，完成电极制作，得到结构，如图1所示。其中半导体刻蚀技术包含以F基气体为主要刻蚀气体的ICP刻蚀技术和反应离子刻蚀技术(RIE)以及包含HCl或HF的湿法腐蚀等技术。
实施例3
步骤①：晶圆生长。
采用MOCVD技术依次在Si衬底上依次生长50nm的AlN缓冲层、4μm的本征GaN层和300nm的p-GaN层；
步骤②：制作阻挡层。
利用半导体光刻技术定义出阻挡层所需刻蚀区域，过程为：(1)将样品以4000r/min的速率持续30s均匀旋涂AZ5214光刻胶；(2)将样品放置在100℃的热板上软烘90s；(3)把样品放置在光强为7mW/cm2的左右曝光机中持续曝光20s；(4)在显影液中显影45s；(5)在100℃的热板上加热坚膜60s。再通过基于Cl基气体的ICP刻蚀技术，将p-GaN定义区域挖去，刻蚀深度为550nm。再通过丙酮溶液浸泡去除光刻胶，形成电流阻挡层；
步骤③：材料再生长。
将样品再通过MOCVD技术，在刻蚀过的样品上生长300nm本征GaN以及20nm的Al0.25Ga0.75N势垒层；
步骤④：台面刻蚀。
通过步骤②所述的半导体光刻技术以及半导体刻蚀技术制作出器件所需的台面，刻蚀深度为750nm，将刻蚀后的样品浸泡在丙酮溶液中清洗去胶，确保器件间体漏电较小；
步骤⑤：浅台阶制作。
再次通过步骤②所述的光刻步骤以及ICP刻蚀制作出栅极区域所需的600nm浅台阶，台阶的侧壁距离阻挡层的水平距离保持在150nm，将刻蚀后的样品浸泡在丙酮溶液中清洗去胶。注意此步骤中应优化刻蚀工艺参数，保证刻蚀台阶侧壁相对光滑；
步骤⑥：源、漏极制作。
通过步骤②所述的光刻步骤定义出源、漏极所需区域，采用电子束蒸发系统沉积Ti(20nm)/Al(120nm)/Ni(45nm)/Au(55nm)复合金属结构，然后浸泡在丙酮溶液中进行金属剥离，最后经850℃氮气环境中退火30s使之成为欧姆接触，并且测量其导电性；
步骤⑦：栅极制作。
采用ALD技术沉积20nm致密的Al2O3作为栅介质层，再通过步骤②所述的光刻步骤定义出栅极所需区域，采用电子束蒸发系统沉积Ni(100nm)/Au(50nm)复合金属结构，然后浸泡在丙酮溶液中进行金属剥离，使器件栅极成为具有肖特基特性的金属-半导体异质结；
步骤⑧：器件钝化及电极引线。
采用PECVD技术在器件表面沉积300nm的SiO2钝化层，然后采用步骤②所述的光刻步骤定义出源极、栅极和漏极所需的开口区域，再采用RIE技术将定义区域的氧化层除去，漏出电极合金，浸泡在丙酮溶液中除去残留光刻胶，引出引线，完成电极制作。最后通过引线制作焊盘，方便进行电学特性的测量。
图9和图10为基于实例3获得的器件性能图，图9为ID-VG曲线图，图10为ID-VG曲线图。从图中可以看出，本专利申请方案与无插入层器件方案相比较，关态情况下的漏电低了4～5个数量级。并且可以稳定达到阈值电压为2V的常关型操作，饱和电流可达600mA/mm以上，具备饱和电流大，开态电阻小等特点。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。本发明技术方案对现有的功率器件制作是个重要的技术补充。本发明所述的实施例，并非对本发明内容进行限定，其他具有横向栅极电流沟道转为纵向短沟道结构器件都适用于本发明提案涉及范围。任何其他钝化层生长(包括不同的生长技术、不同的钝化层组合或者也可直接省略钝化工艺步骤)、欧姆接触电极制作工艺(包括不同的金属选择、沉积方法、退火条件)或者台面刻蚀工艺，在基于实现本发明所述保持良好电流导通能力并减小纵向泄漏电流基本功能目的下，都适用于本发明提案涉及范围。电流阻挡层可以是p-GaN，也可采用其他p型材料，或者采用氟离子、氧离子等其他类型离子注入技术形成区域埋层，或者AlN、Al2O3、Si3N4等高阻材料，或者p-GaN和高阻材料的复合结构。同样地，材料结构参数、电极的尺寸和p型埋层形状的改变，或等同替换等，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，在半导体衬底上依次生长材料缓冲层、本征GaN层和AlGaN势垒层，所述本征GaN层中埋入局部电流阻挡层，保留纵向导通电流沟道窗口，所述AlGaN势垒层上设置有漏电极和栅电极，在栅电极一侧，所述AlGaN势垒层与所述本征GaN层形成台阶，所述本征GaN层台阶上设置有源电极，所述栅电极和源电极之间用介质层隔开。
2.如权利要求1所述的具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，所述电流阻挡层采用p-GaN材料；或者离子注入后的高阻GaN；或者高阻材料，所述高阻材料为AlN或者Al2O3或者Si3N4；或者p-GaN和高阻材料的复合结构。
3.如权利要求2所述的具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，所述p-GaN电流阻挡层距离AlGaN/GaN异质结界面100～500nm。
4.如权利要求1-3任一项所述的具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，所述AlGaN势垒层与所述本征GaN层之间形成的台阶高度为100～500nm。
5.如权利要求4所述的具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，所述栅电极的形状为“Z”或者“L”型。
6.如权利要求2所述的具有局部电流阻挡层的纵向栅极结构功率器件，其特征在于，所述AlGaN势垒层与所述本征GaN层之间形成的台阶侧壁与所述p-GaN电流阻挡层之间的水平距离为50～500nm。
7.一种具有局部电流阻挡层的纵向栅极结构功率器件制备方法，其特征在于，步骤如下：
S1、采用金属有机物化学气相沉积法或者分子束外延半导体材料生长方法在半导体衬底上依次生长材料缓冲层、本征GaN层和p-GaN层；
S2、利用半导体光刻工艺定义出电流阻挡层所需区域，通过基于Cl基气体的等离子体刻蚀工艺，将p-GaN余下部分彻底挖去，形成电流阻挡层；
S3、通过半导体材料生长方法，在刻蚀过的样品上生长本征沟道层以及AlGaN势垒层；
S4、通过半导体光刻工艺以及半导体刻蚀工艺制作出器件所需的台面；
S5、通过半导体光刻工艺以及半导体刻蚀工艺制作出栅极区域所需的浅台阶，浅台阶刻蚀深度小于台面刻蚀深度；
S6、通过半导体光刻工艺定义出源、漏极所需区域，并通过金属沉积方法沉积器件的源、漏极金属，将剥离后的样品通过高温退火，使复合金属结构变为合金；
S7、采用等离子体增强化学的气相沉积法、低压力化学气相沉积法或者原子层沉积法沉积栅介质层，再通过半导体光刻工艺定义出栅极所需区域，通过金属沉积方法沉积器件的栅极金属；
S8、在器件表面沉积氧化物钝化层，然后采用半导体光刻工艺定义出源极、栅极和漏极所需的开口区域，再用半导体刻蚀工艺将定义区域的氧化层除去，漏出电极合金，引出引线，完成电极制作。
8.如权利要求7所述的具有局部电流阻挡层的纵向栅极结构功率器件制备方法，其特征在于，步骤S1中，p-GaN层的形成采用注入掺杂法或者调制掺杂法。
9.如权利要求7所述的具有局部电流阻挡层的纵向栅极结构功率器件制备方法，其特征在于，步骤S6和S7中，所述金属沉积方法采用磁控溅射法、电子束蒸发法、热蒸发或者喷涂法。
10.如权利要求7所述的具有局部电流阻挡层的纵向栅极结构功率器件制备方法，其特征在于，步骤S8中，所述半导体刻蚀工艺采用以F基气体为主要刻蚀气体的ICP刻蚀工艺，或者反应离子刻蚀工艺，或者包含HCl或HF的湿法腐蚀法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810790140.1A CN109037327A (zh) | 2018-07-18 | 2018-07-18 | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810790140.1A CN109037327A (zh) | 2018-07-18 | 2018-07-18 | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037327A true CN109037327A (zh) | 2018-12-18 |
Family
ID=64643945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810790140.1A Pending CN109037327A (zh) | 2018-07-18 | 2018-07-18 | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037327A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686332A (zh) * | 2019-01-24 | 2019-04-26 | 合肥鑫晟光电科技有限公司 | 补偿模块及逻辑门电路、栅极驱动电路和显示装置 |
| CN110660882A (zh) * | 2019-09-23 | 2020-01-07 | 深圳第三代半导体研究院 | 一种新型栅控PIN结构GaN紫外探测器及其制备方法 |
| CN112713190A (zh) * | 2020-12-29 | 2021-04-27 | 西安电子科技大学芜湖研究院 | 一种垂直结构氮化镓hemt器件的制备方法 |
| WO2023123564A1 (zh) * | 2021-12-27 | 2023-07-06 | 南京芯舟科技有限公司 | 一种电流防护型半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010038150A1 (en) * | 2008-10-01 | 2010-04-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN105576020A (zh) * | 2016-02-26 | 2016-05-11 | 大连理工大学 | 具有纵向栅极结构的常关型hemt器件及其制备方法 |
-
2018
- 2018-07-18 CN CN201810790140.1A patent/CN109037327A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010038150A1 (en) * | 2008-10-01 | 2010-04-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN105576020A (zh) * | 2016-02-26 | 2016-05-11 | 大连理工大学 | 具有纵向栅极结构的常关型hemt器件及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| RUOPU ZHU ET AL: "A split gate vertical GaN power transistor with intrinsic reverse conduction capability and low gate charge", 《2018 IEEE 30TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS》 * |
| 罗杰: "新型耐压结构AlGaN/GaN HEMT功率器件研究", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686332A (zh) * | 2019-01-24 | 2019-04-26 | 合肥鑫晟光电科技有限公司 | 补偿模块及逻辑门电路、栅极驱动电路和显示装置 |
| CN110660882A (zh) * | 2019-09-23 | 2020-01-07 | 深圳第三代半导体研究院 | 一种新型栅控PIN结构GaN紫外探测器及其制备方法 |
| CN112713190A (zh) * | 2020-12-29 | 2021-04-27 | 西安电子科技大学芜湖研究院 | 一种垂直结构氮化镓hemt器件的制备方法 |
| WO2023123564A1 (zh) * | 2021-12-27 | 2023-07-06 | 南京芯舟科技有限公司 | 一种电流防护型半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| CN105789047B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN100557815C (zh) | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 | |
| CN109037327A (zh) | 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法 | |
| CN102938413A (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN110112215A (zh) | 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN105576020A (zh) | 具有纵向栅极结构的常关型hemt器件及其制备方法 | |
| CN104037221B (zh) | 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法 | |
| CN105355659A (zh) | 槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN109659355A (zh) | 常关型氧化镓场效应晶体管结构及制备方法 | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN105448964A (zh) | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 | |
| CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN104037218A (zh) | 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 | |
| CN105448975A (zh) | 复合阶梯场板槽栅hemt高压器件及其制作方法 | |
| CN113555429B (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN102709322B (zh) | 高阈值电压氮化镓增强型晶体管结构及制备方法 | |
| CN210092092U (zh) | 镁掺杂制备的增强型GaN基HEMT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181218 |