CN105576020A - 具有纵向栅极结构的常关型hemt器件及其制备方法 - Google Patents

具有纵向栅极结构的常关型hemt器件及其制备方法 Download PDF

Info

Publication number
CN105576020A
CN105576020A CN201610109041.3A CN201610109041A CN105576020A CN 105576020 A CN105576020 A CN 105576020A CN 201610109041 A CN201610109041 A CN 201610109041A CN 105576020 A CN105576020 A CN 105576020A
Authority
CN
China
Prior art keywords
layer
electrode
source electrode
dielectric layer
normally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610109041.3A
Other languages
English (en)
Other versions
CN105576020B (zh
Inventor
黄火林
孙仲豪
梁红伟
夏晓川
杜国同
边继明
胡礼中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201610109041.3A priority Critical patent/CN105576020B/zh
Publication of CN105576020A publication Critical patent/CN105576020A/zh
Application granted granted Critical
Publication of CN105576020B publication Critical patent/CN105576020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体器件领域,提供一种具有纵向栅极结构的常关型HEMT器件及其制备方法,所述HEMT器件包括:层叠设置的衬底、缓冲层、i-GaN层、栅介质层和钝化层,i-GaN层一端、且背离缓冲层的一侧为阶梯形;包覆在阶梯形下层和栅介质层之间的源电极;包覆在阶梯形上层和栅介质层之间的势垒层和漏电极;包覆在栅介质层和钝化层之间的栅电极,栅电极的截面呈“Z”字形,栅电极的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;依次穿过钝化层和栅介质层且与源电极接触的源电极焊盘;依次穿过钝化层和栅介质层且与漏电极接触的漏电极焊盘。本发明能减小栅极开启沟道的长度,降低器件的栅极导通电阻,实现常关型操作。

Description

具有纵向栅极结构的常关型HEMT器件及其制备方法
技术领域
本发明涉及半导体器件领域,尤其涉及一种具有纵向栅极结构的常关型HEMT器件及其制备方法。
背景技术
功率开关器件是电力电子技术的核心元件,目前已经被广泛应用在工业生产和社会生活的许多领域。随着全球环境和能源问题的日益突出,研究下一代高性能低损耗的功率开关器件是提高电能利用率、缓解全球能源危机的有效途径之一。下一代功率开关器件要求器件具有高的性能指标稳定性、低的栅极导通电阻、高的开关速率,并且从安全节能和简化电路设计方面考虑要求具备常关型(增强型)操作特点。下一代技术成熟的常关型功率开关器件将被广泛应用在电动汽车电机驱动、太阳能和风力发电的逆变器系统、轨道交通的功率变换等民用领域以及雷达发射接收装置和军舰上的大功率电力输运和变换装置等军用领域。
在功率开关领域,传统的硅(Si)基功率器件性能已经接近材料的理论极限。以氮化镓(GaN)和碳化硅(SiC)为代表的下一代宽禁带半导体材料具有大的带隙、高的临界击穿电场、高的饱和电子漂移速率和好的化学稳定性等特点,特别适合制作高性能的新型功率开关器件。其中,GaN材料具有突出的特点,它的异质结构(典型如AlGaN/GaN)界面存在大密度的界面极化电荷,可以诱导出高密度的二维电子气(2DEG)(>1013cm-2)。由于沟道材料无故意掺杂,电子在沟道内能够保持很高的迁移率(>1000cm2V-1s-1)。因此,GaN材料适合制作高电子迁移率晶体管(HEMT),它的导通电阻只有SiC器件的1/2~1/3,比Si器件低三个数量级以上,因此具有更低的开关损耗和更优的频率特性。GaN为代表的III-V族材料异质结构(典型如AlGaN/GaN)界面由于存在高密度带正电的极化电荷,通过极化电场可以诱导材料中的电子并使之束缚在异质结构界面处,形成在二维平面运动的2DEG导电沟道。为了实现GaN材料HEMT器件的常关型操作,目前常规的方法都是基于削弱或者抵消异质结构界面处极化电荷所形成强电场的原理,主要有栅极势垒层刻蚀形成凹槽栅、氟离子注入势垒层形成氟化栅以及栅极生长p型盖帽层三种方案。
图1a为直接凹栅结构常关型GaN基HEMT器件截面示意图,图中包括衬底1、缓冲层2、i-GaN层3、势垒层4、源电极5、漏电极6、栅介质层7、栅电极8。在此例中,AlGaN作为势垒层,AlGaN/GaN界面由于大量的带正电极化电荷而诱导高密度2DEG出现在该界面。2DEG沟道由于上面势垒层被直接刻蚀而切断,不平整的GaN刻蚀表面将作为器件开启的导电沟道。凹槽栅方案通过切断2DEG沟道而达到常关型操作,方法直接简单,但是对于大面积器件栅极刻蚀深度均匀性难以保证,另外具有刻蚀损伤表面的区域尺寸较大(2~3μm),器件的导通电阻一般较大。图1b为氟离子注入势垒层形成氟化栅结构常关型GaN基HEMT器件截面示意图,图中包括衬底1、缓冲层2、i-GaN层3、势垒层4、源电极5、漏电极6、栅介质层7、栅电极8。栅极区域AlGaN势垒层通过氟离子注入而带负电从而排斥AlGaN/GaN界面处的2DEG,因此该方案可以使器件实现常关型操作。引入氟离子杂质的AlGaN/GaN界面沟道将作为器件开启的导电沟道。氟离子注入势垒层方案不破坏2DEG沟道界面,但是由于氟离子的热稳定性问题,器件在使用过程的可靠性是潜在隐患,另外对于大面积器件,其阈值电压均匀性不好。图1c为栅极势垒层上方生长p型GaN(或者InGaN)盖帽层常关型器件截面示意图,图中包括衬底1、缓冲层2、i-GaN层3、势垒层4、源电极5、漏电极6、栅介质层7、栅电极8和p-GaN层12。栅极p型盖帽层方案利用内建电场来耗尽2DEG沟道电子,器件沟道导电性能较好,但高浓度p型掺杂较难控制,外延片各个位置的浓度均匀性不完全一致,因此器件阈值电压较小且均匀性同样不好。另外由于栅电极距离2DEG沟道过远,器件的开关速率受到影响。以上三种设计方案的栅极结构通过常规光学光刻来实现,栅极长度较大,一般在2~3μm范围,其典型特征是栅极横向电流沟道开关控制。
发明内容
本发明主要解决现有常关型HEMT器件不能同时兼具均匀而稳定的大阈值电压、低的器件导通电阻和高开关速率的技术问题,针对GaN基III-V族材料功率器件中的常关型类别,提出一种具有纵向栅极结构的常关型HEMT器件及其制备方法,以实现HEMT器件稳定大阈值电压常关型操作的同时有效降低器件的开启导通电阻。
本发明提供了一种具有纵向栅极结构的常关型HEMT器件,包括:
层叠设置的衬底(1)、缓冲层(2)、i-GaN层(3)、栅介质层(7)和钝化层(9),其中,所述i-GaN层(3)一端、且背离缓冲层(2)的一侧为阶梯形;
包覆在阶梯形下层和栅介质层(7)之间的源电极(5);
包覆在阶梯形上层和栅介质层(7)之间的势垒层(4)和漏电极(6),所述漏电极(6)与势垒层(4)接触,其中,所述漏电极(6)远离阶梯形;
包覆在栅介质层(7)和钝化层(9)之间的栅电极(8),所述栅电极(8)的截面呈“Z”字形,所述栅电极(8)的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;
依次穿过钝化层(9)和栅介质层(7)、且与源电极(5)接触的源电极焊盘(10);依次穿过钝化层(9)和栅介质层(7)、且与漏电极(6)接触的漏电极焊盘(11)。
进一步的,所述阶梯形的高度为300-600nm。
进一步的,所述阶梯形上层与源电极(5)顶面的距离为200-500nm。
进一步的,所述栅介质层(7)的厚度为10-50nm。
进一步的,所述栅电极(8)上平面的宽度为0.5-1.5μm。
对应地,本发明还提供了一种具有纵向栅极结构的常关型HEMT器件的制备方法,包括:
步骤1,依次在衬底(1)上生长缓冲层(2)、i-GaN层(3)和势垒层(4);
步骤2,刻蚀势垒层(4)和i-GaN层(3)的一端,以在i-GaN层(3)的一端、且背离缓冲层(2)的一侧形成阶梯形;
步骤3,在阶梯形下层上形成源电极(5),并在i-GaN层(3)上远离源电极(5)的一端形成漏电极(6);
步骤4,生长覆盖在漏电极(6)、势垒层(4)和源电极(5)上方的栅介质层(7);
步骤5,在栅介质层(7)上并靠近源电极(5)一端形成栅电极(8),以使栅电极(8)的截面呈“Z”字形,使栅电极(8)的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;
步骤6,生长覆盖在栅介质层(7)和栅电极(8)上方的钝化层(9),并形成与源电极(5)接触的源电极焊盘(10)和与漏电极(6)接触的漏电极焊盘(11)。
进一步的,在步骤3中,在阶梯形下层上形成源电极(5),并在i-GaN层(3)上远离源电极(5)的一端形成漏电极(6),包括:
分别在阶梯形下层和i-GaN层(3)上远离阶梯形的一端光刻显影;利用电
子束蒸发方法形成复合金属电极结构;
利用氮气进行退火处理。
进一步的,在步骤4中,采用ALD或者LPCVD方法生长覆盖在漏电极(6)、势垒层(4)和源电极(5)上方的栅介质层(7)。
进一步的,在步骤5中,采用电子束蒸发方法在栅介质层(7)上并靠近源电极(5)一端形成栅电极(8)。
进一步的,在步骤6中,生长覆盖在栅介质层(7)和栅电极(8)上方的钝化层(9),并形成与源电极(5)接触的源电极焊盘(10)和与漏电极(6)接触的漏电极焊盘(11),包括:
采用PECVD方法沉积钝化层(9);
分别腐蚀源电极(5)和漏电极(6)上方的钝化层(9),形成窗口;
分别在窗口中,制作源电极焊盘(10)和漏电极焊盘(11)。
本发明提供的一种具有纵向栅极结构的常关型HEMT器件及其制备方法,使栅电极的截面呈“Z”字形,采用纵向栅极结构,将传统的HEMT器件中长的横向沟道开启模式转变成短的纵向沟道开始模式,栅极由长的横向电流控制沟道转变为短的纵向电流控制沟道,器件利用短的栅极侧壁沟道来实现开关控制,从而有效减小器件的导通电阻。通过直接切断栅极2DEG沟道,器件能够实现大阈值电压常关型操作,并且由于器件阈值电压不受栅极区域刻蚀深度的影响,相对于常规横向栅极结构,器件的阈值电压具有更好的重复性和均匀性。在切断2DEG沟道从而使器件具备大的常关型操作阈值电压前提下,本发明大大减小栅极开启沟道的长度,降低器件的栅极导通电阻。同时,由于器件的阈值电压与栅极势垒层刻蚀深度没有直接关系,器件栅极区域也没有F离子注入等其他有害加工处理,器件的阈值电压稳定性很好,制作大面积器件或者在大面积衬底上制作器件时,器件产品的性能均匀性很好。本发明提供的常关型HEMT器件同时具有稳定的高阈值电压和低导通电阻特点,另外通过栅极界面工艺优化和器件场板设计,器件还将具有良好的耐压能力。
高性能的电力电子器件是我们国家十三五规划的重点方向之一,新一代的GaN基HEMT具有高速低损耗等优点。作为平面器件,制作工艺相对简单,原材料又可以依托现在庞大的LED照明产业,从而减低成本,因此更容易实现大规模产业化。本发明通过把传统的长的栅极横向电流控制沟道转变为有效缩短的纵向电流控制沟道,有效减小器件的导通电阻,避免了传统的栅极工艺加工带来的负面影响,相对于各种常规横向常关型栅极结构,器件的阈值电压具有更好的重复性和均匀性。本发明提供的高性能、高可靠性的功率开关器件未来有望替代传统的Si基电子器件,在电子器件市场上占据越来越多的份额。
附图说明
图1a-c为现有技术的HEMT器件的结构示意图;
图2为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的结构示意图;
图3a-b为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的仿真模拟性能结果图;
图4为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法的实现流程图;
图5a-e为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法对应的结构图。
图中附图标记指代的技术特征为:1、衬底;2、缓冲层;3、i-GaN层;4、势垒层;5、源电极;6、漏电极;7、栅介质层;8、栅电极;9、钝化层;10、源电极焊盘;11、漏电极焊盘;12、p-GaN层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图2是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的结构示意图。如图2所示,本发明实施例提供的具有纵向栅极结构的常关型HEMT器件包括:
层叠设置的衬底1、缓冲层2、i-GaN层3、栅介质层7和钝化层9,其中,所述i-GaN层3一端、且背离缓冲层2的一侧为阶梯形;
包覆在阶梯形下层和栅介质层7之间的源电极5;
包覆在阶梯形上层和栅介质层7之间的势垒层4和漏电极6,所述漏电极6与势垒层4接触,其中,所述漏电极6远离阶梯形;
包覆在栅介质层7和钝化层9之间的栅电极8,所述栅电极8的截面呈“Z”字形,所述栅电极8的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;
依次穿过钝化层9和栅介质层7、且与源电极5接触的源电极焊盘10;依次穿过钝化层9和栅介质层7、且与漏电极6接触的漏电极焊盘11。
在上述方案中,所述阶梯形的高度为300-600nm。所述阶梯形上层与源电极5顶面的距离为200-500nm。所述栅介质层7的厚度为10-50nm,栅介质层7可以是任意单层或者多层栅极介质层材料,包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)以及氧化铪(HfO2)等。所述栅电极8上平面的宽度为0.5-1.5μm。所述势垒层4的材料可以为AlGaN。钝化层9的厚度为0.5-1.5μm,材料可以为SiO2。漏电极5和栅电极8之间的距离为2-30μm,栅电极8的宽度为50-10000μm,源电极5和漏电极6长度为50-300μm。
本实施例提供的具有纵向栅极结构的常关型HEMT器件的工作过程:通过直接刻蚀2DEG沟道切断器件导通电流,在零栅极偏压下,器件处于关断状态;在栅极施加大于阈值电压的正偏压下,纵向栅极侧壁GaN表面将积累形成电子沟道,与2DEG沟道连接,从而使源漏极间沟道导通,器件处于开启状态。器件通过控制纵向栅极侧壁沟道来实现开关。
本发明通过刻蚀器件源电极区域,刻蚀深度为300-600nm,得到阶梯形,把源电极5设计埋藏在远离2DEG沟道的下部,并将栅电极8设计成“Z”字形结构,跨越纵向刻蚀侧壁,使栅电极8具有纵向结构特点。栅电极8因此由传统的长的横向电流控制沟道(2-3μm)转变为有效缩短的纵向电流控制沟道(200-500nm),器件利用短的纵向栅极沟道来实现开关控制,栅极沟道长度缩短一个数量级,从而有效减小器件的导通电阻。
图3a-b为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的仿真模拟性能结果图。所采用的软件是商业化器件仿真软件。仿真中器件结构尺寸如下:漏电极6和栅电极8之间的距离为3μm,宽度为1000μm,GaN层的厚度为4μm,势垒层为AlGaN,厚度为20nm,Al组分为0.25,栅介质为Al2O3。图3a-b分别给出了本专利申请设计器件的输出ID~VG和ID~VD曲线结果。从图3a可以看出,本发明实施例中器件能获得大的阈值电压,设计器件的阈值电压大于+3V,器件能实现稳定的大阈值电压常关型操作。图3b为器件的电流输出特性,从图中可以看出,本发明实施例中器件输出电流密度大,器件的开启导通电阻很小。综合图3仿真结果可以证实本发明申请实施例提供的器件能同时获得常关型操作的大阈值电压和小的器件导通电阻。
需要说明的是,本发明实施例中AlGaN/GaN异质结材料可以延伸到InAlN/GaN、AlGaAs/GaAs和AlGaAs/InGaAs等其他能产生2DEG的半导体异质结材料类型中;GaN表面的势垒层,可以是AlGaN,也可以是AlN、AlInN或者他们的组合;衬底可以是Si、蓝宝石、金刚石和碳化硅等。
本发明提供的具有纵向栅极结构的常关型HEMT器件,栅极由长的横向电流控制沟道转变为短的纵向电流控制沟道,器件利用短的栅极侧壁沟道来实现开关控制,从而有效减小器件的导通电阻。并且,通过直接切断栅极2DEG沟道,器件能够实现大阈值电压常关型操作,并且由于器件阈值电压不受栅极区域刻蚀深度的影响,相对于各种常规横向常关型栅极结构,器件的阈值电压具有更好的重复性和均匀性。因此,本发明的常关型HEMT器件同时具有稳定均匀的高阈值电压和低导通电阻特点,另外通过栅极界面工艺优化和器件场板设计,器件还将具有良好的耐压能力。
实施例二
图4为本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法的实现流程图。本实施例提供的方法可以制作本发明任意实施例提供的具有纵向栅极结构的常关型HEMT器件。如图4所示,本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法包括:
步骤1,依次在衬底1上生长缓冲层2、i-GaN层3和势垒层4。
图5a是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图5a,具体过程为:提供衬底1;在衬底1上形成缓冲层2;在缓冲层2上形成的i-GaN层3;在i-GaN层3上形成势垒层4。其中,衬底可以是Si、蓝宝石、金刚石和碳化硅等,势垒层4的材料可以为AlGaN,也可以为AlN、AlInN或者他们的组合。外延片准备好后,对其进行台面刻蚀,经光刻显影后,采用ICP设备,利用Cl基气体对样品进行400~800nm深度的台面刻蚀。
步骤2,刻蚀势垒层4和i-GaN层3的一端,以在i-GaN层3的一端、且背离缓冲层2的一侧形成阶梯形。
图5b是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图5b,本步骤是器件性能优劣的关键之一,具体过程为:样品光刻显影后,利用Cl基气体对样品进行300-600nm深度的器件源极区域刻蚀。在此过程通过优化ICP刻蚀功率和气体流量来保证刻蚀表面平整光滑,尤其是刻蚀侧壁光滑。
步骤3,在阶梯形下层上形成源电极5,并在i-GaN层3上远离源电极5的一端形成漏电极6。
图5c是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图5c,具体过程为:分别在阶梯形下层和i-GaN层3上远离阶梯形的一端光刻显影;光刻显影后,利用电子束蒸发系统沉积Ti(20nm)/Al(100nm)/Ni(45nm)/Au(55nm)复合金属结构,最后经氮气中850℃温度30s时间退火形成良好的欧姆接触。此步骤中,源极光刻过程中的套刻精度是关键,源电极5边缘可以设计成直接接触刻蚀侧壁或者距离刻蚀侧壁100-300nm。
步骤4,生长覆盖在漏电极6、势垒层4和源电极5上方的栅介质层7。
图5d是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图5d,具体过程为:采用ALD(原子层沉积)方法生长高质量Al2O3介质层或LPCVD(低压化学气相沉积)高温780℃下生长Si3N4介质层,沉积栅介质层7之后,栅介质层7能够覆盖漏电极6、势垒层4、源电极5、阶梯形的纵向壁以及阶梯形下层上未接触源电极5的部分。栅介质层7的厚度为10-50nm。其中,栅介质层7可以是任意单层或者多层栅极介质层材料,包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)以及氧化铪(HfO2)等,介质层生长方法可以是ALD、LPCVD、PECVD、PLD(脉冲激光沉积)、MOCVD(金属有机物化学气相沉积)、电子束蒸发以及溅射等。
步骤5,在栅介质层7上并靠近源电极5一端形成栅电极8,以使栅电极8的截面呈“Z”字形,使栅电极8的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方。
图5e是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图5e,具体过程为:在栅介质层7上并靠近源电极5一端,采用电子束蒸发系统沉积Ni(100nm)/Au(50nm)或Pt(100nm)/Au(50nm)两种方式制作栅电极8,设计栅电极向漏极方向延伸0.5-1.5μm,即栅电极8上平面的宽度为0.5-1.5μm。
步骤6,生长覆盖在栅介质层7和栅电极8上方的钝化层9,并形成与源电极5接触的源电极焊盘10和与漏电极6接触的漏电极焊盘11。
图2是本发明实施例提供的具有纵向栅极结构的常关型HEMT器件的制备方法在本步骤中对应的结构图。参照图2,具体过程为:采用PECVD(等离子体增强化学气相沉积)沉积约1μm厚的SiO2钝化层,分别腐蚀源电极5和漏电极6上方的钝化层9,开窗口引线,制作源电极焊盘10和漏电极焊盘11。另外为了提高器件耐压能力,可先沉积一层300-500nm的SiO2钝化层,光刻后采用磁控溅射台沉积200-500nm厚的Al作为器件的场板。后再进行上述步骤:沉积器件钝化层,开电极窗口,引线制作焊盘。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种具有纵向栅极结构的常关型HEMT器件,其特征在于,包括:
层叠设置的衬底(1)、缓冲层(2)、i-GaN层(3)、栅介质层(7)和钝化层(9),其中,所述i-GaN层(3)一端、且背离缓冲层(2)的一侧为阶梯形;
包覆在阶梯形下层和栅介质层(7)之间的源电极(5);
包覆在阶梯形上层和栅介质层(7)之间的势垒层(4)和漏电极(6),所述漏电极(6)与势垒层(4)接触,其中,所述漏电极(6)远离阶梯形;
包覆在栅介质层(7)和钝化层(9)之间的栅电极(8),所述栅电极(8)的截面呈“Z”字形,所述栅电极(8)的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;
依次穿过钝化层(9)和栅介质层(7)、且与源电极(5)接触的源电极焊盘(10);依次穿过钝化层(9)和栅介质层(7)、且与漏电极(6)接触的漏电极焊盘(11)。
2.根据权利要求1所述的具有纵向栅极结构的常关型HEMT器件,其特征在于,所述阶梯形的高度为300-600nm。
3.根据权利要求1或2所述的具有纵向栅极结构的常关型HEMT器件,其特征在于,所述阶梯形上层与源电极(5)顶面的距离为200-500nm。
4.根据权利要求1所述的具有纵向栅极结构的常关型HEMT器件,其特征在于,所述栅介质层(7)的厚度为10-50nm。
5.根据权利要求1所述的具有纵向栅极结构的常关型HEMT器件,其特征在于,所述栅电极(8)上平面的宽度为0.5-1.5μm。
6.一种具有纵向栅极结构的常关型HEMT器件的制备方法,其特征在于,包括:
步骤1,依次在衬底(1)上生长缓冲层(2)、i-GaN层(3)和势垒层(4);
步骤2,刻蚀势垒层(4)和i-GaN层(3)的一端,以在i-GaN层(3)的一端、且背离缓冲层(2)的一侧形成阶梯形;
步骤3,在阶梯形下层上形成源电极(5),并在i-GaN层(3)上远离源电极(5)的一端形成漏电极(6);
步骤4,生长覆盖在漏电极(6)、势垒层(4)和源电极(5)上方的栅介质层(7);
步骤5,在栅介质层(7)上并靠近源电极(5)一端形成栅电极(8),以使栅电极(8)的截面呈“Z”字形,使栅电极(8)的上平面位于阶梯形上层的上方,下平面位于阶梯形下层的上方;
步骤6,生长覆盖在栅介质层(7)和栅电极(8)上方的钝化层(9),并形成与源电极(5)接触的源电极焊盘(10)和与漏电极(6)接触的漏电极焊盘(11)。
7.根据权利要求6所述的具有纵向栅极结构的常关型HEMT器件的制备方法,其特征在于,在步骤3中,在阶梯形下层上形成源电极(5),并在i-GaN层(3)上远离源电极(5)的一端形成漏电极(6),包括:
分别在阶梯形下层和i-GaN层(3)上远离阶梯形的一端光刻显影;
利用电子束蒸发方法形成复合金属电极结构;
利用氮气进行退火处理。
8.根据权利要求6所述的具有纵向栅极结构的常关型HEMT器件的制备方法,其特征在于,在步骤4中,采用ALD或者LPCVD方法生长覆盖在漏电极(6)、势垒层(4)和源电极(5)上方的栅介质层(7)。
9.根据权利要求6所述的具有纵向栅极结构的常关型HEMT器件的制备方法,其特征在于,在步骤5中,采用电子束蒸发方法在栅介质层(7)上并靠近源电极(5)一端形成栅电极(8)。
10.根据权利要求6所述的具有纵向栅极结构的常关型HEMT器件的制备方法,其特征在于,在步骤6中,生长覆盖在栅介质层(7)和栅电极(8)上方的钝化层(9),并形成与源电极(5)接触的源电极焊盘(10)和与漏电极(6)接触的漏电极焊盘(11),包括:
采用PECVD方法沉积钝化层(9);
分别腐蚀源电极(5)和漏电极(6)上方的钝化层(9),形成窗口;
分别在窗口中,制作源电极焊盘(10)和漏电极焊盘(11)。
CN201610109041.3A 2016-02-26 2016-02-26 具有纵向栅极结构的常关型hemt器件及其制备方法 Active CN105576020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610109041.3A CN105576020B (zh) 2016-02-26 2016-02-26 具有纵向栅极结构的常关型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610109041.3A CN105576020B (zh) 2016-02-26 2016-02-26 具有纵向栅极结构的常关型hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105576020A true CN105576020A (zh) 2016-05-11
CN105576020B CN105576020B (zh) 2018-06-19

Family

ID=55885954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610109041.3A Active CN105576020B (zh) 2016-02-26 2016-02-26 具有纵向栅极结构的常关型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105576020B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957890A (zh) * 2016-06-15 2016-09-21 浙江大学 一种新型增强型AlGaN/GaN半导体器件及其制备方法
CN106298908A (zh) * 2016-08-04 2017-01-04 浙江大学 一种阈值电压可调的GaN基增强型高电子迁移率晶体管
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109037327A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN110470713A (zh) * 2019-07-03 2019-11-19 大连理工大学 一种氮化镓基高电子迁移率晶体管的葡萄糖传感器
CN111081763A (zh) * 2019-12-25 2020-04-28 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286719A (en) * 1994-02-14 1995-08-23 Toshiba Cambridge Res Center Field effect transistors
CN102856370A (zh) * 2012-09-18 2013-01-02 程凯 一种增强型开关器件
CN105304707A (zh) * 2015-10-28 2016-02-03 电子科技大学 一种增强型hemt器件
CN205508826U (zh) * 2016-02-26 2016-08-24 大连理工大学 具有纵向栅极结构的常关型hemt器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286719A (en) * 1994-02-14 1995-08-23 Toshiba Cambridge Res Center Field effect transistors
CN102856370A (zh) * 2012-09-18 2013-01-02 程凯 一种增强型开关器件
CN105304707A (zh) * 2015-10-28 2016-02-03 电子科技大学 一种增强型hemt器件
CN205508826U (zh) * 2016-02-26 2016-08-24 大连理工大学 具有纵向栅极结构的常关型hemt器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957890A (zh) * 2016-06-15 2016-09-21 浙江大学 一种新型增强型AlGaN/GaN半导体器件及其制备方法
CN106298908A (zh) * 2016-08-04 2017-01-04 浙江大学 一种阈值电压可调的GaN基增强型高电子迁移率晶体管
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109037327A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN109004017B (zh) * 2018-07-18 2020-09-29 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN110470713A (zh) * 2019-07-03 2019-11-19 大连理工大学 一种氮化镓基高电子迁移率晶体管的葡萄糖传感器
CN110470713B (zh) * 2019-07-03 2024-05-07 大连理工大学 一种氮化镓基高电子迁移率晶体管的葡萄糖传感器
CN111081763A (zh) * 2019-12-25 2020-04-28 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN111081763B (zh) * 2019-12-25 2021-09-14 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法

Also Published As

Publication number Publication date
CN105576020B (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN105576020A (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN104916684B (zh) 一种纵向短开启栅极沟道型hemt器件及其制备方法
CA3087469A1 (en) Group iii nitride enhancement-mode hemt based on composite barrier layer structure and manufacturing method thereof
CN105355555A (zh) 一种GaN基增强型功率电子器件及其制备方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
CN104966731A (zh) 具有三明治栅极介质结构的hemt器件及其制备方法
CN102789982A (zh) 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
CN111370470B (zh) 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法
CN102881716A (zh) 一种场致隧穿增强型hemt器件
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN109037327A (zh) 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN105304707A (zh) 一种增强型hemt器件
CN210897283U (zh) 一种半导体器件
CN209447805U (zh) 一种半导体结构
CN205508826U (zh) 具有纵向栅极结构的常关型hemt器件
CN115881774A (zh) 一种具有阵列侧栅结构的hemt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant