CN107240604A - 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 - Google Patents

氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN107240604A
CN107240604A CN201710461678.3A CN201710461678A CN107240604A CN 107240604 A CN107240604 A CN 107240604A CN 201710461678 A CN201710461678 A CN 201710461678A CN 107240604 A CN107240604 A CN 107240604A
Authority
CN
China
Prior art keywords
gan
fluorine
thickness
aln
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710461678.3A
Other languages
English (en)
Inventor
曹艳荣
张亚松
谢书浩
张健行
高海霞
许晟瑞
郑雪峰
吕玲
习鹤
杨凌
马晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710461678.3A priority Critical patent/CN107240604A/zh
Publication of CN107240604A publication Critical patent/CN107240604A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氟注入增强型AlGaN/GaN高电子迁移率晶体管器件及其制作方法,主要解决现有同类器件在高场情况下可靠性差的问题。该器件自下而上包括:衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(5)、AlGaN势垒层(6)、GaN盖帽层(7)和源、栅、漏电极,这三个电极之间设有SiN钝化层(8),其中GaN缓冲层中设有氟离子注入区域(4),该区域位于栅电极下的对应位置,且注有浓度为1×1011cm‑3~1×1014cm‑3、深度为5~200nm的氟离子,用以耗尽器件导电沟道内的二维电子气。本发明器件大幅减小了氟离子发生退化的几率,提高了器件的可靠性,可用于微波电路。

Description

氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种AlGaN/GaN高电子迁移率晶体管,可用于作为高速器件和高频器件。
背景技术
GaN材料具有良好的电学特性,如宽的禁带宽度、高击穿电场、高热导率、耐腐蚀、抗辐射等,被誉为是继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后的第三代半导体材料,是制作高频、高温、高压、大功率电子器件和短波长、大功率光电子器件的理想材料。同时由于极化效应,形成AlGaN/GaN异质结时会在异质结界面上产生高浓度、高迁移率、高饱和迁移速度的二维电子气。得益于上述GaN材料及AlGaN/GaN异质结的特点,基于AlGaN/GaN异质结的AlGaN/GaN高电子迁移率晶体管HEMT在微波功率方面有着巨大的应用前景。
传统的AlGaN/GaN HEMT是耗尽型器件,器件在不加栅压时就处于导通状态,需要在栅极上偏置较大的负电压后,才能将二维电子气耗尽、使器件关闭。然而在当今的集成电路设计中,耗尽型器件存在诸多不便。同时,实现增强型器件以消除负偏压的电路设计,使得电路简单化,减少电路的设计复杂程度和制备成本,对于大规模微波射频电路应用而言意义重大。
氟等离子体处理是一种实现增强型AlGaN/GaN HEMT的有效方法,该方法主要是在栅电极之下的AlGaN/GaN异质结中注入氟离子,利用这些氟离子对栅下异质结沟道内二维电子气的耗尽作用,提高器件的阈值电压乃至实现增强型器件。2005年蔡勇等人首次采用该方法制备了增强型AlGaN/GaN HEMT器件,通过在栅电极之下的AlGaN势垒层中注入氟离子,得到了阈值电压为0.9V的增强型器件。参见文献:Yong Cai,Yugang Zhou,KevinJ.Chen,et al.,High-Performance Enhancement-Mode AlGaN/GaN HEMTs UsingFluoride-Based Plasma Treatment,IEEE electron device letters,Vol.26,NO.7,2005。
制备氟注入增强型AlGaN/GaN高电子迁移率晶体管现有方案中,由于氟离子的注入步骤是在AlGaN/GaN异质结的生长步骤之后、栅电极的制作步骤之前完成,氟离子全部或者大部分位于AlGaN势垒层中。但是,位于AlGaN势垒层中的氟离子并不稳定,在高场情况下这些会发生退化,引起器件的性能退化。2007年Congwen Yi等人发现氟注入增强型器件在高场情况下会发生性能退化,阈值电压发生负漂,并认为AlGaN势垒层中氟离子在强场下的发生迁移运动是造成退化的主要原因,参见文献:Congwen Yi,Ruonan Wang,Wei Huang,etal.,Reliability of Enhancement-mode AlGaN/GaN HEMTs Fabricated by FluorinePlasma Treatment,2007IEEE International Electron Devices Meeting,2007。2011年Chenyue Ma等人研究了开态高场应力下F注入器件的退化情况,他们发现高场情况下,分布于栅电极之下AlGaN势垒层中的强电场会激发出高能热电子,这些高能电子会与AlGaN势垒层中的F离子发生的碰撞电离,使器件阈值电压退化,参见文献:Chenyue Ma,HongweiChen,Chunhua Zhou,et al.,ON-state critical gate overdrive voltage forfluorine-implanted enhancement-mode AlGaN/GaN high electron mobilitytransistors,Journal of Applied Physics,Vol.110,No.11,2011。由此可见,现有方案制备的氟注入增强型器件并不稳定,位于AlGaN势垒层中的氟离子会强电场的作用下发生退化,导致器件的可靠性低。
发明内容
本发明目的在于针对上述已有技术的缺点,提出一种氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法,以减少高电场应用条件下氟离子的退化,提高器件的可靠性。
为实现上述目的,本发明氟注入增强型AlGaN/GaN高电子迁移率晶体管,自下而上包括:衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN盖帽层和源、栅、漏电极,这三个电极之间设有SiN钝化层,其特征在于:GaN缓冲层中设有氟离子注入区域,该区域位于栅电极下的对应位置,且与栅电极的面积相同,用以耗尽器件导电沟道内的二维电子气。
作为优选,所述氟离子注入区域中注有浓度为1×1011cm-3~1×1014cm-3的氟离子,所注深度为5~200nm。
为实现上述目的,本发明制作上述氟注入增强型AlGaN/GaN高电子迁移率晶体管的方法给出如下两种技术方案:
技术方案1:
一种制作上述氟注入增强型AlGaN/GaN高电子迁移率晶体管的方法,包括如下步骤:
1)利用金属氧化物化学气相淀积MOCVD方法在衬底上外延生长厚度为50~100nm的AlN成核层;
2)利用金属氧化物化学气相淀积MOCVD方法在AlN成核层表面上外延生长厚度为1~2μm的GaN缓冲层;
3)在AlGaN势垒层上光刻栅电极区域窗口,并运用氟基反应等离子体刻蚀RIE技术向该窗中注入氟离子,氟基RIE刻蚀的氟源为CF4、处理功率为10~100W、处理时间为10~200s,注入氟离子之后去除光刻胶掩膜板得到干净的GaN缓冲层表面;
4)利用金属氧化物化学气相淀积MOCVD方法在GaN缓冲层表面上利用金属氧化物化学气相淀积MOCVD技术外延生长厚度为1~2nm的AlN插入层;
5)利用金属氧化物化学气相淀积MOCVD方法在AlN插入层表面上外延生长AlGaN势垒层,其中AlGaN势垒层的厚度为8~40nm,Al组分为20%~50%;
6)利用金属氧化物化学气相淀积MOCVD方法在AlGaN势垒层上外延生长厚度为1~2nm的GaN帽层;
7)利用氯基反应等离子体刻蚀RIE工艺进行台面刻蚀,形成深度为100~200nm台面隔离;
8)在GaN盖帽层上光刻形成源、漏电极区域窗口,并采用电子束蒸发工艺在GaN盖帽层上淀积欧姆接触金属,经过剥离、退火后形成器件的源、漏电极;
9)利用催化化学气相淀积Cat-CVD方法在源极与栅极之间、栅极与漏极之间的GaN盖帽层表面上淀积一层厚度为1~100nm的SiN钝化层;
10)使用与步骤3)相同的掩膜板在源极和漏极之间的SiN钝化层上光刻栅电极区域窗口,并利用氯基反应等离子体刻蚀RIE工艺刻蚀掉该区域内的SiN钝化层,裸露出GaN盖帽层表面;利用电子束蒸发工艺在裸露的GaN盖帽层表面上淀积栅金属,剥离后形成器件的栅电极,完成器件制作。
技术方案2:
一种制作上述氟注入增强型AlGaN/GaN高电子迁移率晶体管的方法,包括如下步骤:
A)利用分子束外延MBE方法在衬底上外延生长厚度为50~100nm的AlN成核层;
B)利用分子束外延MBE方法在AlN成核层表面上外延生长厚度为1~2μm的GaN缓冲层;
C)在AlGaN势垒层上光刻栅电极区域窗口,并运用氟基反应等离子体刻蚀RIE技术向该窗中注入氟离子,氟基RIE刻蚀的氟源为CF4、处理功率为10~100W、处理时间为10~200s,注入氟离子之后去除光刻胶掩膜板得到干净的GaN缓冲层表面;
D)利用分子束外延MBE方法在GaN缓冲层表面上利用金属氧化物化学气相淀积MOCVD技术外延生长厚度为1~2nm的AlN插入层;
E)利用分子束外延MBE方法在AlN插入层表面上外延生长AlGaN势垒层,其中AlGaN势垒层的厚度为8~40nm,Al组分为20%~50%;
F)利用分子束外延MBE方法在AlGaN势垒层上外延生长厚度为1~2nm的GaN帽层;
G)利用氯基反应等离子体刻蚀RIE工艺进行台面刻蚀,形成深度为100~200nm台面隔离;
H)在GaN盖帽层上光刻形成源、漏电极区域窗口,并采用电子束蒸发工艺在GaN盖帽层上淀积欧姆接触金属,经过剥离、退火后形成器件的源、漏电极;
I)利用催化化学气相淀积Cat-CVD工艺在源极与栅极之间、栅极与漏极之间的GaN盖帽层表面上淀积一层厚度为1~100nm的SiN钝化层;
J)使用与步骤C)相同的掩膜板在源极和漏极之间的SiN钝化层上光刻栅电极区域窗口,并利用氯基反应等离子体刻蚀RIE方法刻蚀掉该区域内的SiN钝化层,裸露出GaN盖帽层表面;利用电子束蒸发工艺在裸露的GaN盖帽层表面上淀积栅金属,剥离后形成器件的栅电极,完成器件制作。
本发明具有如下有益效果:
1.可靠性高
在高电场应用条件下,器件的GaN盖帽层和AlGaN势垒层中分布有强电场,其中的氟离子易发生退化;而GaN缓冲层中分布的电场较弱,其中的氟离子比较稳定。本发明中,氟离子仅仅被注入到GaN缓冲层中,而AlGaN势垒层和GaN帽层中不存在任何氟离子,这样可以大幅减小氟离子发生退化的几率,从而提高器件的可靠性。
2.制作时引入的晶格缺陷少
本发明中,GaN缓冲层中设有的氟离子注入区域,氟离子的注入功率越小,所注入的氟离子与器件导电沟道之间的距离就越近,氟离子对导电沟道内二维电子气的耗尽作用就越强,越容易提高器件的阈值电压,即越容易实现增强型器件。因此,与现有方案相比,本发明使用较小的氟注入功率和较短的氟注入时间就能实现增强型器件,避免在器件内部引入大量晶格缺陷。
3.工艺简单,节约能源
本发明中,氟离子的注入步骤在器件的源、漏电极的制作步骤之前完成,可以借助源、漏电极制作过程中的高温退火过程来修复氟注入时在器件内部引入的部分晶格缺陷,进一步提高了器件的可靠性;此外,与现有方案相比,本发明不需要额外的高温退火步骤,可以节约能源、简化了制作工艺。
附图说明
图1是本发明氟注入增强型AlGaN/GaN高电子迁移率晶体管的剖面结构示意图。
图2是本发明制作图1器件的工艺流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
参照图1,本发明的氟注入增强型AlGaN/GaN高电子迁移率晶体管,包括:衬底1、AlN成核层2、GaN缓冲层3、AlN插入层5、AlGaN势垒层6、GaN帽层7和源、栅、漏电极,源极与栅极之间、栅极与漏极之间为SiN钝化层8。其中:
GaN缓冲层3中设有氟离子注入区域4,该区域位于栅电极下的对应位置,且大小与栅电极相同;
衬底1为采用蓝宝石、SiC、Si(111)中的一种;
AlN成核层2的厚度为20~100nm,且位于衬底1之上;
GaN缓冲层3的厚度为1~2μm,且位于AlN成核层2之上,氟离子注入区域4位于GaN缓冲层3中,且其内注入有浓度为1×1011cm-3~1×1014cm-3、深度为5~200nm的氟离子;
AlN插入层5的厚度为1~2nm,且位于GaN缓冲层3之上;
AlGaN势垒层6的厚度为5~40nm、Al组分为20%~50%,且位于AlN插入层5之上;
GaN帽层7的厚度为1~2nm,且位于AlGaN势垒层6之上
源、栅、漏这三个电极位于GaN帽层7之上;
SiN钝化层8的厚度为1~100nm,且位于源极与栅极之间和栅极与漏极之间的GaN帽层7之上。
参照图2,本发明给出制作上述器件的如下三种实施例:
实施例1,制作衬底为蓝宝石,注入深度为5nm、浓度为1×1011cm-3氟离子的高电子迁移率晶体管。
步骤1,利用金属氧化物化学气相淀积MOCVD工艺,在蓝宝石衬底上生长厚度为20nm的AlN成核层。
(1a)将蓝宝石衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中,将反应室中的真空度降低为1×10-2Torr,对蓝宝石衬底进行高温热处理和表面氮化处理,处理条件为:NH3气体流量为1500sccm,H2气体流量为1500sccm,加热温度为1050℃,加热时间为5min,压强保持为40Torr;
(1b)在蓝宝石衬底上生长20nm厚的AlN,作为成核层,生长的工艺条件为:温度为900℃,NH3气体流量为1500sccm,H2气体流量为1500sccm,铝源流量为50μmol/min,压强为40Torr。
步骤2,利用金属氧化物化学气相淀积MOCVD工艺,在AlN成核层上生长1μm厚的GaN缓冲层,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,镓源流量为200μmol/min。
以上步骤1~2在图2(a)所示的蓝宝石衬底上生长AlN成核层和GaN缓存层的结果如图2(b)所示。
步骤3,在GaN缓冲层中的氟离子注入区域中注入氟离子。
(3a)在步骤2得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形;
(3b)利用氟基反应等离子体刻蚀RIE工艺对做好掩膜后的基片进行氟离子注入,刻蚀的工艺条件为:反应气体为CF4,CF4气体流量为14sccm,压强为10mTorr,功率为10W,刻蚀时间为10s。如图2(c)所示,最终在GaN缓冲层中的氟离子注入区域中注入浓度为1×1011cm-3且深度为5nm的氟离子。
步骤4,利用金属氧化物化学气相淀积MOCVD工艺,在GaN缓冲层上生长1nm厚的AlN插入层,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,铝源流量为50μmol/min。
步骤5,利用金属氧化物化学气相淀积MOCVD工艺,在AlN插入层上生长8nm厚的AlGaN势垒层,其中Al组分为20%,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,镓源流量为28μmol/min,铝源流量为5.8μmol/min。
步骤6,利用金属氧化物化学气相淀积MOCVD工艺,在AlGaN势垒层上生长1nm厚的GaN帽层,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,镓源流量为200μmol/min。。
以上步骤4~6的结果如图2(d)所示。
步骤7,台面刻蚀。
(7a)在步骤6得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶,得到厚度为0.9μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成台面区域掩膜图形;
(7b)利用反应等离子体刻蚀RIE工艺对做好掩膜后的基片进行刻蚀,刻蚀深度为150nm,得到隔离台面,刻蚀的工艺条件为:反应气体为Cl2,Cl2气体流量为14sccm,压强为10mTorr,功率为100W,刻蚀时间为4min。
步骤8,在GaN盖帽层上制作器件的源、漏电极。
(8a)在步骤7得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成源、漏区域掩膜图形;
(8b)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发Ti、Al、Ni和Au,得到源、漏极金属;其中Ti的厚度为22nm、Al的厚度为140nm、Ni的厚度为55nm、Au的厚度为45nm;
(8c)利用剥离工艺去除掩膜层及其上面的金属层,得到器件的源、漏电极,然后在870℃的温度下快速热退火40s。
以上步骤7~8结果如图2(e)所示。
步骤9,利用催化化学气相淀积Cat-CVD工艺在步骤8得到的基片表面上淀积一层厚度为1nm的SiN钝化层,淀积的工艺条件为:含2%SiH4的N2气体流量为200sccm,NH3气体流量为3sccm,He气体流量为900sccm,压强为30mTorr,温度为250℃。
步骤10,在源、漏电极之间的GaN盖帽层上制作器件的栅电极。
(10a)在步骤9得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形,其中光刻时所使用的光刻板应与步骤(3a)中所使用的光刻板保持一致;
(10b)利用反应等离子体刻蚀工艺对做好掩膜后的基片进行刻蚀,刻蚀深度为1nm,去除栅电极区域内的SiN钝化层,裸露出AlGaN势垒层表面,刻蚀的工艺条件为:反应气体为Cl2,Cl2气体流量为14sccm,压强为10mTorr,功率为50W,刻蚀时间为1min。
(10c)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm厚的Ni、200nm厚的Au和20nm厚的Ni,得到栅金属;
(10d)利用剥离工艺去除掩膜层及其上面的金属层,得到器件的栅电极,最终完成器件的制作如图2(f)所示。
实施例2,制作衬底为SiC,注入深度为100nm、浓度为1×1013cm-3氟离子的高电子迁移率晶体管。
步骤一,在SiC衬底上生长AlN成核层。
(1.1)将SiC衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中;将反应室中的真空度降低为1×10-2Torr,对SiC衬底进行高温热处理和表面氮化处理,处理的条件与实施例1中的步骤(1a)的处理的条件相同;
(1.2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长50nm厚的AlN,作为成核层,生长的工艺条件与实施例1中的步骤(1b)的工艺条件相同。
步骤二,在AlN成核层上生长GaN缓冲层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlN成核层上生长1.5μm厚的GaN缓冲层,生长的工艺条件生长的工艺条件与实施例1中的步骤2的工艺条件相同。
步骤三,在GaN缓冲层中的氟离子注入区域中注入氟离子。
(3.1)在步骤二得到的基片表面上涂胶,并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形;
(3.2)利用氟基反应等离子体刻蚀工艺对做好掩膜后的基片进行氟离子注入,氟基反应等离子体刻蚀RIE的工艺条件为:反应气体为CF4,CF4气体流量为14sccm,压强为10mTorr,功率为50W,刻蚀时间为100s;最终在GaN缓冲层中的氟离子注入区域中注入浓度为1×1013cm-3,深度为100nm的氟离子。
步骤四,在GaN缓冲层上生长AlN插入层。
利用金属氧化物化学气相淀积MOCVD工艺,在GaN缓冲层上生长1.5nm厚的AlN插入层,生长的工艺条件与实施例1中的步骤4的工艺条件相同。
步骤五,在AlN插入层上生长AlGaN势垒层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlN插入层上生长20nm厚的AlGaN势垒层,其中Al组分为30%,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,镓源流量为28μmol/min,铝源流量为10μmol/min。
步骤六,在AlGaN势垒层上生长GaN帽层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlGaN势垒层上生长1.5nm厚的GaN帽层,生长的工艺条件与实施例1中的步骤6的工艺条件相同。
步骤七,台面刻蚀。
(7.1)在步骤六得到的基片表面上涂胶,并在甩胶台上以3500转/min的转速甩胶,得到厚度为0.9μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成台面区域掩膜图形;
(7.2)利用反应等离子体刻蚀方法对做好掩膜后的基片进行刻蚀,刻蚀深度为150nm,得到隔离台面,刻蚀的工艺条件为与实施例1中步骤(7b)的工艺条件相同。
步骤八,在GaN盖帽层上制作器件的源、漏电极。
该步骤的制作工艺与实施例1中步骤(8)的制作工艺相同。
步骤九,在源、漏电极之间的GaN盖帽层上淀积SiN钝化层。
利用催化化学气相淀积Cat-CVD工艺在步骤八得到的基片表面上淀积一层厚度为50nm的SiN钝化层;淀积的工艺条件与实施例1中的步骤9的工艺条件相同。
步骤十,在源、漏电极之间的GaN盖帽层上制作器件的栅电极。
(10.1)在步骤九得到的基片表面上涂胶,并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形,其中光刻时所使用的光刻板应与步骤(3.1)中所使用的光刻板保持一致;
(10.2)利用反应等离子体刻蚀工艺对做好掩膜后的基片进行刻蚀,刻蚀深度为50nm,去除栅电极区域内的SiN钝化层,裸露出GaN盖帽层表面;刻蚀的工艺条件与实施例1中的步骤(10b)的工艺条件相同;
(10.3)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发Ni、Au和Ni,得到栅金属;其中第一层Ni的厚度为45nm、Au的厚度为200nm、第二层Ni的厚度为20nm;
(10.4)利用剥离工艺去除掩膜层及其上面的金属层,得到器件的栅电极,最终完成器件的制作。
实施例3,制作衬底为Si(111),注入深度为200nm、浓度为1×1014cm-3氟离子的高电子迁移率晶体管。
步骤A,生长AlN成核层。
(A1)将Si(111)衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中;将反应室中的真空度降低为1×10-2Torr,对SiC衬底进行高温热处理和表面氮化处理,处理的条件与实施例1中的步骤(1a)的处理的条件相同。
(A2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长100nm厚的AlN,作为成核层,生长的工艺条件与实施例1中的步骤(1b)的工艺条件相同。
步骤B,生长GaN缓冲层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlN成核层上生长2μm厚的GaN缓冲层,生长的工艺条件与实施例1中步骤2的工艺条件相同。
步骤C,在GaN缓冲层中的氟离子注入区域中注入氟离子。
(C1)在步骤B得到的基片表面上涂胶,并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形;
(C2)利用氟基反应等离子体刻蚀工艺对做好掩膜后的基片进行氟离子注入,氟基反应等离子体刻蚀RIE的工艺条件为:反应气体为CF4,CF4气体流量为14sccm,压强为10mTorr,功率为100W,刻蚀时间为200s,最终在GaN缓冲层中的氟离子注入区域中注入浓度为1×1014cm-3且深度为200nm的氟离子。
步骤D,生长AlN插入层。
利用金属氧化物化学气相淀积MOCVD工艺,在GaN缓冲层上生长2nm厚的AlN插入层,生长的工艺条件与实施例1中的步骤4的工艺条件相同。
步骤E,生长AlGaN势垒层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlN插入层上生长30nm厚的AlGaN势垒层,其中Al组分为50%,生长的工艺条件为:温度为900℃,压强保持为40Torr,NH3气体流量为1500sccm,H2气体流量为1500sccm,镓源流量为29μmol/min,铝源流量为24μmol/min。
步骤F,生长GaN帽层。
利用金属氧化物化学气相淀积MOCVD工艺,在AlGaN势垒层上生长2nm厚的GaN帽层,生长的工艺条件与实施例1中的步骤6的工艺条件相同。
步骤G,台面刻蚀。
(G1)在步骤F得到的基片表面上涂胶,并在甩胶台上以3500转/min的转速甩胶,得到厚度为0.9μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成台面区域掩膜图形;
(G2)利用反应等离子体刻蚀工艺对做好掩膜后的基片进行刻蚀,刻蚀深度为150nm,得到隔离台面,刻蚀的工艺条件为与实施例1中的步骤(7b)的工艺条件相同。
步骤H,制作器件的源、漏电极。
该步骤的制作工艺与实施例1中步骤(8)的制作工艺相同。
步骤I,生长SiN钝化层。
利用催化化学气相淀积Cat-CVD工艺在源极与漏极之间的GaN盖帽层上生长一层厚度为100nm的SiN钝化层;淀积的工艺条件与实施例1中的步骤9的工艺条件相同。
步骤J,制作器件的栅电极。
(J1)在步骤I得到的基片表面上涂胶,并在甩胶台上以5000转/min的转速甩胶,得到厚度为0.8μm的光刻胶掩膜,然后在温度为110℃的条件下烘烤1min,通过光刻和显影形成栅电极区域图形,其中光刻时所使用的光刻板应与步骤(C1)中所使用的光刻板保持一致;
(J2)利用反应等离子体刻蚀工艺对做好掩膜后的基片进行刻蚀,刻蚀深度为100nm,去除栅电极区域内的SiN钝化层,裸露出GaN盖帽层表面。刻蚀的工艺条件与实施例1中的步骤(10b)的工艺条件相同;
(J3)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发Ni、Au和Ni,得到栅金属;其中第一层Ni的厚度为45nm、Au的厚度为200nm、第二层Ni的厚度为20nm;
(J4)利用剥离工艺去除掩膜层及其上面的金属层,得到器件的栅电极,最终完成器件的制作。
以上描述仅是本发明的三个具体实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种氟注入增强型AlGaN/GaN高电子迁移率晶体管,自下而上包括:衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(5)、AlGaN势垒层(6)、GaN盖帽层(7)和源、栅、漏电极,这三个电极之间设有SiN钝化层(8),其特征在于:
GaN缓冲层(3)中设有氟离子注入区域(4),该区域位于栅电极下的对应位置,且与栅电极的面积相同,用以耗尽器件导电沟道内的二维电子气。
2.根据权利要求1所述的晶体管,其特征在于:氟离子注入区域(4)中注有浓度为1×1011cm-3~1×1014cm-3的氟离子,所注深度为5~200nm。
3.根据权利要求1所述的晶体管,其特征在于:衬底(1)的材料为蓝宝石或SiC或Si(111)。
4.根据权利要求1所述的晶体管,其特征在于:GaN钝化层(3)的厚度为1~2μm。
5.根据权利要求1所述的晶体管,其特征在于:AlN插入层(5)的厚度为1~2nm。
6.根据权利要求1所述的晶体管,其特征在于:AlGaN势垒层(6)的厚度为8~40nm,Al组分为20%~50%。
7.根据权利要求1所述的晶体管,其特征在于:GaN盖帽层(7)的厚度为1~2nm。
8.一种氟注入增强型AlGaN/GaN高电子迁移率晶体管的制作方法,包括:
1)利用金属氧化物化学气相淀积MOCVD方法在衬底上外延生长厚度为50~100nm的AlN成核层;
2)利用金属氧化物化学气相淀积MOCVD方法在AlN成核层表面上外延生长厚度为1~2μm的GaN缓冲层;
3)在AlGaN势垒层上光刻栅电极区域窗口,并运用氟基反应等离子体刻蚀RIE技术向该窗中注入氟离子,氟基RIE刻蚀的氟源为CF4、处理功率为10~100W、处理时间为10~200s,注入氟离子之后去除光刻胶掩膜板得到干净的GaN缓冲层表面;
4)利用金属氧化物化学气相淀积MOCVD方法在GaN缓冲层表面上利用金属氧化物化学气相淀积MOCVD技术外延生长厚度为1~2nm的AlN插入层;
5)利用金属氧化物化学气相淀积MOCVD方法在AlN插入层表面上外延生长AlGaN势垒层,其中AlGaN势垒层的厚度为8~40nm,Al组分为20%~50%;
6)利用金属氧化物化学气相淀积MOCVD方法在AlGaN势垒层上外延生长厚度为1~2nm的GaN帽层;
7)利用氯基反应等离子体刻蚀RIE技术进行台面刻蚀,形成深度为100~200nm台面隔离;
8)在GaN盖帽层上光刻形成源、漏电极区域窗口,并采用电子束蒸发工艺在GaN盖帽层上淀积欧姆接触金属,经过剥离、退火后形成器件的源、漏电极;
9)利用催化化学气相淀积Cat-CVD方法在源极与栅极之间、栅极与漏极之间的GaN盖帽层表面上淀积一层厚度为1~100nm的SiN钝化层;
10)使用与步骤3)相同的掩膜板在源极和漏极之间的SiN钝化层上光刻栅电极区域窗口,并利用氯基反应等离子体刻蚀RIE方法刻蚀掉该区域内的SiN钝化层,裸露出GaN盖帽层表面;利用电子束蒸发工艺在裸露的GaN盖帽层表面上淀积栅金属,剥离后形成器件的栅电极,完成器件制作。
9.一种氟注入增强型AlGaN/GaN高电子迁移率晶体管的制作方法,包括:
A)利用分子束外延MBE方法在衬底上外延生长厚度为50~100nm的AlN成核层;
B)利用分子束外延MBE方法在AlN成核层表面上外延生长厚度为1~2μm的GaN缓冲层;
C)在AlGaN势垒层上光刻栅电极区域窗口,并运用氟基反应等离子体刻蚀RIE技术向该窗中注入氟离子,氟基RIE刻蚀的氟源为CF4、处理功率为10~100W、处理时间为10~200s,注入氟离子之后去除光刻胶掩膜板得到干净的GaN缓冲层表面;
D)利用分子束外延MBE方法在GaN缓冲层表面上利用金属氧化物化学气相淀积MOCVD技术外延生长厚度为1~2nm的AlN插入层;
E)利用分子束外延MBE方法在AlN插入层表面上外延生长AlGaN势垒层,其中AlGaN势垒层的厚度为8~40nm,Al组分为20%~50%;
F)利用分子束外延MBE方法在AlGaN势垒层上外延生长厚度为1~2nm的GaN帽层;
G)利用氯基反应等离子体刻蚀RIE方法进行台面刻蚀,形成深度为100~200nm台面隔离;
H)在GaN盖帽层上光刻形成源、漏电极区域窗口,并采用电子束蒸发工艺在GaN盖帽层上淀积欧姆接触金属,经过剥离、退火后形成器件的源、漏电极;
I)利用催化化学气相淀积Cat-CVD工艺在源极与栅极之间、栅极与漏极之间的GaN盖帽层表面上淀积一层厚度为1~100nm的SiN钝化层;
J)使用与步骤C)相同的掩膜板在源极和漏极之间的SiN钝化层上光刻栅电极区域窗口,并利用氯基反应等离子体刻蚀RIE方法刻蚀掉该区域内的SiN钝化层,裸露出GaN盖帽层表面;利用电子束蒸发工艺在裸露的GaN盖帽层表面上淀积栅金属,剥离后形成器件的栅电极,完成器件制作。
CN201710461678.3A 2017-06-16 2017-06-16 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 Pending CN107240604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710461678.3A CN107240604A (zh) 2017-06-16 2017-06-16 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710461678.3A CN107240604A (zh) 2017-06-16 2017-06-16 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN107240604A true CN107240604A (zh) 2017-10-10

Family

ID=59987655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710461678.3A Pending CN107240604A (zh) 2017-06-16 2017-06-16 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN107240604A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108335982A (zh) * 2018-01-11 2018-07-27 北京华碳科技有限责任公司 一种GaN基HEMT器件的制作方法
CN109360856A (zh) * 2018-09-03 2019-02-19 西安电子科技大学 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN109390445A (zh) * 2018-09-03 2019-02-26 西安电子科技大学 一种基于转移技术的高导热N面GaN外延结构及制作方法
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN109585544A (zh) * 2018-11-20 2019-04-05 西安电子科技大学芜湖研究院 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN109659358A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109712888A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 GaNHEMT器件及其制造方法
CN111192926A (zh) * 2020-01-07 2020-05-22 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制备方法
CN111668127A (zh) * 2019-03-07 2020-09-15 西安电子科技大学 基于hemt器件的热电子效应测试结构及其表征方法
CN112736140A (zh) * 2021-02-08 2021-04-30 金陵科技学院 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管
WO2021218281A1 (zh) * 2020-04-30 2021-11-04 西安电子科技大学 Si衬底AlN模板的制备方法及Si衬底GaN外延结构的制备方法
CN114334650A (zh) * 2021-12-30 2022-04-12 桂林理工大学 一种p-GaN HEMT中的新结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104916685A (zh) * 2015-06-24 2015-09-16 无锡晶凯科技有限公司 一种硅基GaN HEMTs纵向功率器件及其制作方法
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104916685A (zh) * 2015-06-24 2015-09-16 无锡晶凯科技有限公司 一种硅基GaN HEMTs纵向功率器件及其制作方法
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108335982A (zh) * 2018-01-11 2018-07-27 北京华碳科技有限责任公司 一种GaN基HEMT器件的制作方法
CN108335982B (zh) * 2018-01-11 2021-02-19 北京华碳科技有限责任公司 一种GaN基HEMT器件的制作方法
CN109360856A (zh) * 2018-09-03 2019-02-19 西安电子科技大学 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN109390445A (zh) * 2018-09-03 2019-02-26 西安电子科技大学 一种基于转移技术的高导热N面GaN外延结构及制作方法
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN109585544A (zh) * 2018-11-20 2019-04-05 西安电子科技大学芜湖研究院 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN109659358A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109712888A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 GaNHEMT器件及其制造方法
CN111668127A (zh) * 2019-03-07 2020-09-15 西安电子科技大学 基于hemt器件的热电子效应测试结构及其表征方法
CN111668127B (zh) * 2019-03-07 2023-04-25 西安电子科技大学 基于hemt器件的热电子效应测试结构及其表征方法
CN111192926A (zh) * 2020-01-07 2020-05-22 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制备方法
CN111192926B (zh) * 2020-01-07 2021-09-03 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制备方法
WO2021218281A1 (zh) * 2020-04-30 2021-11-04 西安电子科技大学 Si衬底AlN模板的制备方法及Si衬底GaN外延结构的制备方法
CN112736140A (zh) * 2021-02-08 2021-04-30 金陵科技学院 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管
CN114334650A (zh) * 2021-12-30 2022-04-12 桂林理工大学 一种p-GaN HEMT中的新结构
CN114334650B (zh) * 2021-12-30 2024-04-16 桂林理工大学 一种p-GaN HEMT中的新结构

Similar Documents

Publication Publication Date Title
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN109037323B (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN101246902A (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN105931999A (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN112466942B (zh) 具有插指型金刚石散热层的GaN HEMT及制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN112510089B (zh) 基于插指状复合金刚石层的GaN HEMT及制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171010

RJ01 Rejection of invention patent application after publication