KR101720589B1 - 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 - Google Patents
이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101720589B1 KR101720589B1 KR1020100098995A KR20100098995A KR101720589B1 KR 101720589 B1 KR101720589 B1 KR 101720589B1 KR 1020100098995 A KR1020100098995 A KR 1020100098995A KR 20100098995 A KR20100098995 A KR 20100098995A KR 101720589 B1 KR101720589 B1 KR 101720589B1
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- layer
- barrier
- gate electrode
- channel
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 254
- 230000010287 polarization Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 25
- 150000001875 compounds Chemical class 0.000 claims description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 15
- 230000007423 decrease Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
Abstract
E-mode를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법에 관해 개시되어 있다. 일 실시예에 의한 E-mode를 갖는 HEMT는 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성되고, 2DEG를 포함하는 채널층, 상기 채널층 상에 형성된 배리어층 및 상기 배리어층 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하고, 상기 배리어층은 상기 채널층의 상기 게이트 전극에 대응하는 영역에서 분극율의 변화를 갖는 층을 포함한다.
Description
본 발명의 일 실시예는 전력 소자 및 그 제조방법에 관한 것으로써, 보다 자세하게는 E-mode HEMT(High Electron Mobility Transistor) 및 그 제조방법에 관한 것이다.
HEMT는 밴드갭(band gap)이 다른 반도체들을 포함한다. HEMT에서 에너지 밴드갭이 다른 반도체들은 접합되어 있다. HEMT에서 밴드갭이 큰 반도체는 도너역할을 한다. 이러한 밴드갭이 큰 반도체에 의해 밴드갭이 작은 반도체에 2DEG(2-dimensional electron gas)가 형성된다. HEMT에서 2DEG는 채널로 이용될 수 있다.
HEMT는 전자 캐리어의 이동도를 높이는데 사용될 수 있을 뿐만 아니라 전력소자의 하나로써 고내압 트랜지스터로도 사용될 수도 있다. HEMT는 넓은 밴드 갭(wide band gap)을 갖는 반도체, 예컨대 화합물 반도체를 포함한다. 따라서 HEMT의 절연파괴 전압은 클 수 있다.
2DEG는 밴드갭이 큰 물질에 n-doping 하는 방법이나 분극을 갖는 물질을 사용하는 방법으로 형성할 수 있다. HEMT는 기본적으로 채널이 형성되어 있어서 디플리션 모드(depletion mode)로 동작하게 된다. 하지만 회로의 간소화 등을 고려할 때, 인핸스먼트 모드(enhancement mode)(이하, E-mode)가 유익할 수도 있다. E-mode는 게이트 하부의 2DEG를 제거하여 구현할 수 있다. 게이트 하부의 2DEG는 분극을 포함하는 AlGaN층의 일부를 식각하거나 해당 부분에 도핑을 하여 제거할 수 있다.
본 발명의 일 실시예는 E-mode를 갖는 HEMT를 제공한다
본 발명의 일 실시예는 도핑이나 식각공정을 사용하지 않는, E-mode를 갖는 HEMT의 제조 방법을 제공한다.
본 발명의 일 실시예에 의한 E-mode를 갖는 HEMT는 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성되고, 2DEG를 포함하는 채널층, 상기 채널층 상에 형성된 배리어층 및 상기 배리어층 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하고, 상기 배리어층은 상기 채널층의 상기 게이트 전극에 대응하는 영역에서 분극율의 변화를 갖는 층을 포함한다.
이러한 HEMT에서, 상기 배리어층은 상기 채널층 상에 형성된 제1 배리어층, 상기 제1 배리어층 상에 형성된 분극율의 변화를 갖는 제2 배리어층 및 상기 제2 배리어층 상에 형성된 제3 배리어층을 포함할 수 있다.
또한, 상기 배리어층은 상기 채널층 상에 직접 형성된 분극율의 변화를 갖는 제2 배리어층 및 상기 제2 배리어층 상에 형성된 제3 배리어층을 포함할 수도 있다.
상기 제2 배리어층은 상기 소스 및 드레인 전극측으로 확장된 부분을 포함하고, 상기 소스 및 드레인 전극은 상기 제2 배리어층의 확장된 부분 상에 구비될 수 있다.
상기 버퍼층은 Al 조성이 다른 복수의 AlN층 또는 Al 조성이 다른 복수의 AlGaN층을 포함할 수 있다.
상기 채널층은 5% 미만의 Al 또는 In을 함유하는 AlGaN층을 포함할 수 있다.
상기 제3 배리어층의 Al 함유 비율은 상기 제1 배리어층의 Al 함유 비율보다 낮을 수 있다.
상기 제1 배리어층의 Al 함유 비율은 15-100%일 수 있다.
상기 제3 배리어층의 Al 함유 비율은 0-20%일 수 있다.
상기 버퍼층, 상기 채널층 및 상기 배리어 층은 In을 포함할 수 있다.
상기 배리어층은 Mg을 포함할 수 있다.
상기 게이트 전극은 금속전극 또는 질화물 전극일 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 둘레의 상기 배리어층은 C, Si, Ge, CN, SiN, GeN 및 이들의 화합물 중 어느 하나로 형성된 층으로 덮여 있을 수 있다.
상기 채널층의 상기 게이트 전극에 대응하는 영역에서 2DEG를 디플리션하는 배리어층은 p 도핑 효과를 나타내는 분극 밀도 기울기를 가질 수 있다.
본 발명의 일 실시예에 의한 E-mode를 갖는 HEMT의 제조방법은 기판 상에 버퍼층, 채널층, 배리어층 및 게이트 전극을 순차적으로 적층하는 단계, 상기 게이트 전극 상에 게이트 영역을 한정하는 마스크를 형성하는 단계, 상기 마스크 둘레의 상기 게이트 전극 및 상기 배리어층을 순차적으로 식각하는 단계, 상기 마스크를 제거하는 단계 및 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
상기 배리어층은 복수의 배리어층을 포함하고, 상기 복수의 배리어층 중 하나는 분극 밀도 기울기를 갖도록 형성한다.
이러한 제조 방법에서, 상기 복수의 배리어층은 상기 채널층 상에 형성되는 제1 배리어층, 상기 제1 배리어층 상에 형성되는 제2 배리어층 및 상기 제2 배리어층 상에 형성되는 제3 배리어층을 포함하고, 상기 제2 배리어층은 분극 밀도 기울기를 갖도록 형성할 수 있다.
다른 실시예에 의하면, 상기 배리어층은 상기 채널층 상에 직접 형성되는 제2 배리어층 및 상기 제2 배리어층 상에 형성되는 제3 배리어층을 포함하고, 상기 제2 배리어층은 분극 밀도 기울기를 갖도록 형성할 수 있다.
상기 복수의 배리어층은 Mg를 포함할 수 있다.
상기 채널층은 5%미만의 Al 또는 In을 함유하도록 형성할 수 있다.
상기 복수의 배리어층 중 하나를 분극 밀도 기울기를 갖도록 형성하는 단계는, 상기 복수의 배리어층 중 하나를 형성하는 과정에서 Al의 함유 비율을 증가 또는 감소시키는 단계를 포함할 수 있다.
상기 게이트 전극 및 상기 배리어층을 식각하는 단계는 상기 제1 배리어층이 노출될 때까지 식각하는 단계를 포함할 수 있다.
상기 게이트 전극 및 상기 배리어층을 식각하는 단계는,
상기 제2 배리어층의 식각 중에 식각을 중지하는 단계를 포함할 수 있다.
상기 제3 배리어층의 Al 함유 비율은 상기 제1 배리어층의 Al 함유 비율보다 낮게 할 수 있다.
상기 게이트 전극은 금속 전극 또는 질화물 전극으로 형성할 수 있다.
본 발명의 일 실시예에 의한 E-mode HEMT는 게이트 전극 아래에 분극 밀도 기울기를 갖는 배리어층을 구비한다. 상기 분극 밀도 기울기를 갖는 배리어층은 상기 배리어층이 p 도핑된 효과를 갖는다. 이에 따라 게이트 전극 아래의 채널에서 2DEG는 디플이션(depletion)될 수 있고, HEMT는 E-mode로 동작될 수 있다.
상기 배리어층이 분극 밀도 기울기를 갖는 것은 상기 배리어층을 형성하는 과정에서 상기 배리어층 성분의 하나이고 분극 발생의 원인이 되는 성분, 예를 들면 알루미늄(Al)의 주입량을 상기 배리어층이 형성되어 가는 동안에 다르게 하기 때문이다. 따라서 본 발명의 일 실시예에 의한 HEMT의 경우, E-mode를 갖기 위해 실시하는 기존의 도핑 공정이나 채널층에 2DEG를 발생시키는 배리어층을 식각하는 공정이 필요치 않다.
도 1은 본 발명의 일 실시예에 의한 HEMT의 단면도이다.
도 2 내지 도 4는 도 1의 HEMT의 제2 배리어층의 분극 밀도 기울기를 예시한 단면도들이다.
도 5는 도 1의 HEMT에서 제2 배리어층이 존재할 때와 존재하지 않을 때의 에너지 밴드를 나타낸 도면이다.
도 6은 도 1의 HEMT에서 제2 배리어층이 소스 및 드레인 전극으로 확장된 경우를 나타낸 단면도이다.
도 7은 도 1의 HEMT에서 각 층에 따른 Al 함유 비율을 나타낸 그래프이다.
도 8은 본 발명의 다른 실시예에 의한 HEMT의 단면도이다.
도 9는 도 8의 HEMT에서 각 층에 따른 Al 함유 비율을 나타낸 그래프이다.
도 10 내지 도 14는 본 발명의 일 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
도 15는 식각이 제2 배리어층에서 중지될 때, 제2 배리어층의 식각 깊이에 관계없이 채널층의 2DEG 밀도는 일정하게 유지됨을 보여주는 시뮬레이션 그래프이다.
도 2 내지 도 4는 도 1의 HEMT의 제2 배리어층의 분극 밀도 기울기를 예시한 단면도들이다.
도 5는 도 1의 HEMT에서 제2 배리어층이 존재할 때와 존재하지 않을 때의 에너지 밴드를 나타낸 도면이다.
도 6은 도 1의 HEMT에서 제2 배리어층이 소스 및 드레인 전극으로 확장된 경우를 나타낸 단면도이다.
도 7은 도 1의 HEMT에서 각 층에 따른 Al 함유 비율을 나타낸 그래프이다.
도 8은 본 발명의 다른 실시예에 의한 HEMT의 단면도이다.
도 9는 도 8의 HEMT에서 각 층에 따른 Al 함유 비율을 나타낸 그래프이다.
도 10 내지 도 14는 본 발명의 일 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
도 15는 식각이 제2 배리어층에서 중지될 때, 제2 배리어층의 식각 깊이에 관계없이 채널층의 2DEG 밀도는 일정하게 유지됨을 보여주는 시뮬레이션 그래프이다.
이하, 본 발명의 실시예에 의한 E-mode HEMT 및 그 제조방법을 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 일 실시예에 의한 E-mode를 갖는 HEMT를 설명한다.
도 1을 참조하면, 기판(30) 상에 씨드층(32)이 형성되어 있다. 기판(30)은, 예를 들면 실리콘 기판, 실리콘 카바이드(SiC) 기판, 또는 알루미늄 산화물 기판일 수 있다. 상기 알루미늄 산화물 기판은, 예를 들면 Al2O3 기판일 수 있다. 씨드층(32)은 그 위에 형성되는 버퍼층의 성장을 위한 층으로 사용된다. 씨드층(32)은 절연층 또는 화합물 반도체층일 수 있다. 예를 들면, 씨드층(32)은 GaN층 또는 AlGaN층과 같은 화합물 반도체층이거나 AlN과 같은 질화물 절연층일 수 있다. 씨드층(32) 상에 버퍼층(buffer layer)(34)이 존재한다. 버퍼층(34)은 화합물 반도체층일 수 있는데, 예를 들면 GaN층, AlGaN층, AlGaInN층일 수 있다. 버퍼층(34)에서 Al의 비율은 0-25%일 수 있다. 버퍼층(34) 상에 채널층(36)이 존재한다. 채널층(36)은 2DEG(37)를 포함한다. 2DEG(37)는 채널층(36)의 상부 계면 근처에 위치한다. 2DEG(37)는 게이트 전극(44)에 대응하는 영역을 제외한 영역에 위치한다. 2DEG(37)는 채널 캐리어로 사용될 수 있다. 채널층(36)은 화합물 반도체층일 수 있는데, 예를 들면 GaN층일 수 있고, 널리 알려진 다른 화합물 반도체층일 수 있다. 채널층(36)의 두께는 5-1000nm일 수 있다. 채널층(36)은 소정의 불순물을 더 포함할 수 있다. 상기 소정의 불순물은, 예를 들면 Al 또는 In일 수 있다. 이때, 상기 소정의 불순물의 함량은 5% 미만일 수 있다. 채널층(36) 상에 제1 배리어(barrier)층(또는 분극층)(38)이 구비되어 있다. 제1 배리어층(38)은 하부 배리어층일 수 있다. 제1 배리어층(38)은 채널층(36)보다 밴드 폭이 큰 층으로써, 층 전체에서 균일한 분극밀도를 가질 수 있다. 제1 배리어층(38)의 분극에 의해 채널층(36)에 2DEG(37)가 발생된다. 제1 배리어층(38)은 화합물 반도체층 또는 절연층일 수 있다. 예를 들면, 제1 배리어층(38)은 AlGaN층, AlInN층, 또는 AlGaInN층일 수 있다. 제1 배리어층(38)에서 Al 비율은 15-100%일 수 있다. 채널층(36)과 제1 배리어층(38) 사이에 얇은 AlN층이 더 구비될 수 있다. 이때, AlN층의 두께는, 예를 들면 1nm일 수 있다. 제1 배리어층(38)의 두께는 0보다 크고 50nm이하일 수 있다. 제1 배리어층(38) 상에 게이트 적층물(S1), 소스전극(46) 및 드레인 전극(48)이 구비되어 있다. 게이트 적층물(S1), 소스전극(46) 및 드레인 전극(48)은 서로 이격되어 있다. 게이트 적층물(S1)은 소스전극(46)과 드레인 전극(48) 사이에 존재한다. 게이트 적층물(S1)과 소스전극(46) 사이의 이격 거리는 게이트 적층물(S1)과 드레인 전극(48) 사이의 이격 거리보다 작을 수 있다. 게이트 적층물(S1)은 제1 배리어층(38) 상에 형성된 제2 배리어층(40)과 제2 배리어층(40) 상에 순차적으로 적층된 제3 배리어층(42) 및 게이트 전극(44)을 포함한다. 제2 배리어층(40)은 중간 배리어층일 수 있다. 제2 배리어층(40)은 분극 밀도 기울기를 갖는다. 예를 들면, 제2 배리어층(40)은 제2 배리어층(40)의 상부면과 하부면 중 어느 한 면에서 다른 면으로 가면서 분극밀도가 점진적으로 증가하거나 감소할 수 있다. 도 2 내지 도 4는 제2 배리어층(40)이 분극 밀도 기울기를 갖는 경우를 예시한다.
도 2는 제2 배리어층(40)의 분극 밀도가 하부면에서 상부면으로 점차 증가하고, 제2 배리어층(40) 전체의 분극(P) 방향은 하향, 곧 제1 배리어층(38)을 향하는 경우를 보여준다. 도 2에서 제2 배리어층(40) 우측의 하향 화살표들은 제2 배리어층(40)의 내부에서 분극 밀도의 변화를 나타낸다. 분극 밀도 변화는 다섯 단계로 나타내었지만, 이는 도시와 설명의 편의 상 그렇게 한 것이다. 분극 밀도 변화는 제2 배리어층(40)의 두께에 따라 연속적일 수도 있다. 하향 화살표들은 제2 배리어층(40)의 두께에 따라 제2 배리어층(40) 내부에서 분극밀도의 변화를 나타낸다. 하향 화살표가 많은 부분은 그렇지 않은 부분보다 분극밀도가 높다. 이러한 사실은 도 3 및 도 4에도 적용된다. 분극밀도가 제2 배리어층(40)의 상부면에서 하부면으로 가면서 점차 감소함에 따라 제2 배리어층(40) 내부에는 양의 분극 전하(+)가 존재하게 된다. 이러한 양의 분극 전하(+)를 상쇄시키기 위해 제2 배리어층(40) 내부에 음 전하, 곧 자유 전자가 발생된다. 따라서 제2 배리어층(40)은 n 도핑된 효과를 나타낸다. 도 2에 도시된 수식에서 ρp는 제2 배리어층(40) 내부의 분극전하밀도를, ρfree는 제2 배리어층(40) 내부에 발생되는 자유전자 밀도를 나타낸다.
도 3은 제2 배리어층(40)의 분극 밀도가 상부면에서 하부면으로 점차 증가하고, 제2 배리어층(40) 전체의 분극(P) 방향은 하향, 곧 제1 배리어층(38)을 향하는 경우를 보여준다. 도 3에서 제2 배리어층(40) 우측의 하향 화살표들은 제2 배리어층(40)의 내부에서 분극 밀도의 변화를 나타낸다. 분극밀도가 제2 배리어층(40)의 상부면에서 하부면으로 가면서 점차 증가함에 따라 제2 배리어층(40) 내부에는 음의 분극 전하(-)가 존재하게 된다. 이러한 음의 분극 전하(-)를 상쇄시키기 위해 제2 배리어층(40) 내부에 양 전하가 발생된다. 따라서 도 3의 경우, 제2 배리어(40)는 p 도핑된 효과를 나타낸다. 도 3에 도시된 수식에서 ρp는 제2 배리어층(40) 내부의 분극전하밀도를, ρfree는 제2 배리어층(40) 내부에 발생되는 양전하 밀도를 나타낸다.
도 4는 제2 배리어층(40)의 상부면이 N-face를 갖도록 형성된 경우의 분극 밀도 기울기를 보여준다. 분극밀도는 하부면에서 상부면으로 점차 증가하고, 제2 배리어층(40)의 전체 분극(P) 방향은 상향, 곧 제3 배리어층(42)을 향한다. 도 4에서 제2 배리어층(40)의 우측 화살표들은 제2 배리어층(40)의 두께에 따른 제2 배리어층(40) 내부의 분극밀도 변화를 나타낸다. 분극밀도가 제2 배리어층(40)의 하부면에서 상부면으로 가면서 점차 증가함에 따라 제2 배리어층(40) 내부에는 음의 분극 전하(-)가 존재하게 된다. 이러한 음의 분극 전하(-)를 상쇄시키기 위해 제2 배리어층(40) 내부에 양 전하가 발생된다. 따라서 도 4의 경우도 제2 배리어(40)는 p 도핑된 효과를 나타낸다. 도 4에 도시된 수식에서 ρp는 제2 배리어층(40) 내부의 분극전하밀도를, ρfree는 제2 배리어층(40) 내부에 발생되는 양전하 밀도를 나타낸다.
다시 도 1을 참조하면, 두께에 따라 분극률이 점진적으로 변화하여 공간적으로 분극이 균일하지 않아 내부에 공간 전하(space charge)를 갖는 제2 배리어층(40)은 In 또는 Mg를 포함할 수 있다. 제2 배리어층(40)은 화합물 반도체층 또는 절연층일 수 있다. 예를 들면, 제2 배리어층(40)은 AlGaN층, AlInN층, 또는 AlGaInN층일 수 있다. 제2 배리어층(40)의 두께는 0보다 크고 50nm이하일 수 있다. 제2 배리어층(40)의 Al 비율은 제1 배리어층(38)의 Al 비율과 제3 배리어층(42)의 Al 비율 사이에서 점차적으로 혹은 연속적으로 변할 수 있다. 예를 들면, 제1 배리어층(38)의 Al 비율이 50%이고, 제3 배리어층(42)의 Al의 비율이 10%일 때, 제2 배리어층(40)의 Al 비율은 제2 배리어층(40)의 하부면에서 상부면으로 가면서 49% --> 11%로 변할 수 있다.
제3 배리어층(42)은 상부 배리어층일 수 있다. 제3 배리어층(42)은 In 또는 Mg를 포함할 수 있다. 제3 배리어층(42)은 화합물 반도체층 또는 절연층일 수 있다. 예를 들면, 제3 배리어층(42)은 AlGaN층, AlInN층, 또는 AlGaInN층일 수 있다. 제3 배리어층(42)의 두께는 0보다 크고 100nm이하일 수 있다. 제3 배리어층(42)의 Al 비율은 0-20%일 수 있다. 제3 배리어층(42)의 Al 비율은 제1 배리어층(38)의 Al 비율보다 작을 수 있다. 게이트 전극(44)은 Ni, W, Ir, Pt, 또는 W 등과 같은 금속 전극일 수 있고, TiN, TaN, 또는 ZrN 전극 등과 같은 질화물 전극일 수도 있다. 채널층(36)에서 게이트 전극(44) 아래에 대응하는 영역은 LDD(Lightly Doped Drain)와 동일한 효과를 나타내는 영역(미도시)을 포함할 수 있다. LDD와 동일한 효과를 나타내는 영역에서 2DEG 밀도는 게이트 적층물(S1) 둘레의 2DEG(37) 밀도보다 낮을 수 있다. 게이트 적층물(S1), 소스 전극(46) 및 드레인 전극(48) 둘레의 제1 배리어층(38)은 패시베이션층(passivation layer)으로 덮일 수 있다. 상기 패시베이션층은, 예를 들면 C, Si, Ge, CN, SiN, GeN 및 이들의 화합물로 형성될 수 있다.
게이트 전극(44)과 채널층(36) 사이에 제2 배리어층(40)이 존재함에 따라 채널층(36)의 게이트 전극(44)에 대응하는 영역에서 2DEG가 디플리션되는데, 이러한 결과를 제2 배리어층(40)의 존재에 의해 제1 배리어층(38)의 에너지 밴드가 제2 배리어층(40)이 없을 때보다 높아지기 때문이다.
구체적으로, 도 5를 참조하면, 도 5의 (a)도는 제2 배리어층(40)이 구비되지 않았을 때, 제1 배리어층(38)과 채널층(36)의 에너지 밴드를 보여준다. 도 5의 (b)도는 게이트 전극(44)과 채널층(36) 사이에 제2 배리어층(40)이 존재할 때, 채널층(36), 제1 및 제2 배리어층(38, 40)의 에너지 밴드를 보여준다. 도 5의 (a)도와 (b)를 비교하면, 제2 배리어층(40)이 존재할 때, 제1 배리어층(38)과 채널층(36)의 에너지 밴드는 페르미 준위(EF)보다 높은 것을 알 수 있다.
다음, 본 발명의 다른 실시예에 따르면, 도 6에 도시한 바와 같이 제2 배리어층(40)은 소스 전극(46) 및 드레인 전극(48) 쪽으로 확장될 수 있다. 이때, 소스 전극(46)과 드레인 전극(48)은 각각 제2 배리어층(40)의 확장된 부분(40s, 40d) 상에 구비될 수 있다. 제2 배리어층(40)의 확장된 부분(40s, 40d)의 두께는 제2 배리어층(40)보다 얇을 수 있다.
도 7은 도 1의 HEMT에 대해서 HEMT의 각 층의 상대적 Al 함유 비율을 나타낸 그래프이다.
도 7을 참조하면, 채널층(36)과 제3 배리어층(42)의 Al 함유 비율은 0이거나 다른 층에 비해 상대적으로 적은 것을 알 수 있다. 그리고 제1 배리어층(38)의 Al 함유 비율이 가장 높은 것을 알 수 있고, 분극 밀도 기울기를 갖는 제2 배리어층(40)의 경우, 제1 배리어층(38)에서 제3 배리어층(42)으로 가면서 Al 함유 비율이 점차 작아지는 것을 알 수 있다.
다음, 본 발명의 또 다른 실시예에 의한 HEMT의 경우, 제1 배리어층(38)을 생략할 수 있다. 도 8은 이에 대한 예를 보여준다.
도 8을 참조하면, 제2 배리어층(40)과 그 확장된 부분(40s, 40d)이 채널층(36) 상에 직접 존재한다. 이와 같은 경우, 채널층(36)의 2DEG(37)는 제2 배리어층(40)의 확장된 부분(40s, 40d)에 의해 발생된다. 제1 배리어층(38)이 생략된 것을 제외하고 나머지 구성은 도 6의 HEMT와 동일할 수 있다.
도 9는 도 8의 HEMT에 대한 각 층별 Al 함유 비율을 상대적으로 나타낸 그래프이다.
도 9를 참조하면, 제2 배리어층(40)의 Al 함유 비율은 채널층(36)에서 제3 배리어층(42)으로 가면서 점차 작아지는 것을 알 수 있다.
다음에는 본 발명의 일 실시예에 의한 HEMT의 제조방법을 도 10 내지 도 14을 참조하여 설명한다. 이 과정에서 도 1 내지 도 8에서 설명한 부재에 대해서 설명은 생략하고, 동일한 참조부호를 그대로 사용한다.
도 10을 참조하면, 기판(30) 상에 씨드층(32), 버퍼층(34), 채널층(36) 및 제1 배리어층(38)을 순차적으로 형성한다. 씨드층(32), 버퍼층(34), 채널층(36) 및 제1 배리어층(38)은 적층법 또는 성장법으로 형성할 수 있다. 예컨대, 적어도 채널층(36)과 제1 배리어층(38)은 에피텍셜 성장법으로 형성할 수 있다. 제1 배리어층(38) 상에 제2 배리어층(40)을 형성한다. 제2 배리어층(40) 역시 적층법 또는 성장법으로 형성할 수 있다. 이와 같은 형성 과정에서 제1 배리어층(38)은 생략할 수 있다. 곧, 채널층(36) 상에 바로 제2 배리어층(40)을 형성할 수도 있다. 제2 배리어층(40)은 제1 내지 제3 층(40a-40c)을 순차적으로 적층하여 형성할 수 있다. 이러한 형성 과정에서 제1 층(40a)에서 제3 층(40c)으로 가면서 제2 배리어층(40)의 분극 유발 성분, 예를 들면 알루미늄(Al)의 비율을 증가시키거나 감소시킬 수 있다. 이 결과로, 제2 배리어층(40)은 하부면에서 상부면으로 가면서 분극 밀도 기울기를 갖게 된다. 제1 배리어층(38)에 가까운 제1 층(40a)의 Al 비율이 제3 층(40c)의 Al 비율보다 높게 형성할 수도 있고, 그 반대가 되도록 형성할 수도 있다. 제2 층(40b)의 Al 비율은 제1 층(40a)의 Al 비율과 제3 층(40c)의 Al 비율 사이에 있을 수 있다. 제2 배리어층(40)이 제1 내지 제3 층(40a-40c)을 나누어 형성되는 것으로 설명하였지만, 이는 설명과 도시의 편의를 위한 것이다. 제2 배리어층(40)은 3개 이상의 층으로 나누어 형성할 수도 있고, 각 층의 Al 비율을 다르게 형성할 수 있다. 제2 배리어층(40)은 전체 두께를 연속적으로 형성할 수도 있고, 이 과정에서 분극 유발 성분의 비율을 두께에 따라 연속적으로 증가 또는 감소시킬 수도 있다.
도 11을 참조하면, 제2 배리어층(40) 상에 제3 배리어층(42) 및 게이트 전극(44)을 순차적으로 형성한다. 게이트 전극(44) 상에 게이트 영역을 한정하는 마스크(M1)를 형성한다. 마스크(M1)는, 예를 들면 감광막 패턴일 수 있다. 마스크(M1)를 형성한 다음, 마스크(M1) 둘레의 게이트 전극(44), 제3 배리어층(42) 및 제2 배리어층(40)을 순차적으로 식각한다. 이러한 식각은 도 12에 도시한 바와 같이 제1 배리어층(38)이 노출될 때까지 실시할 수 있다.
한편, 다른 실시예에서 상기 식각은 도 13에 도시한 바와 같이 제2 배리어층(40)의 일부 두께만 제거하고 중지할 수도 있다. 제2 배리어층(40)의 일부 두께만 제거하고 식각을 중지하는 경우, 도 13에서 볼 수 있듯이, 제2 배리어층(40)의 마스크(M1) 둘레에 존재하는 부분의 두께는 마스크(M1) 아래에 존재하는 부분의 두께보다 얇다. 도 13에 도시한 바와 같이 제2 배리어층(40)에서 식각이 중지되는 경우, 제2 배리어층(40)의 식각 깊이에 관계없이 채널층(36)에서 2DEG의 밀도는 일정하게 된다. 따라서 상기 식각이 제2 배리어층(40)에서 중지되도록 식각 조건을 설정하면 채널층(36)의 2DEG 밀도는 상기 식각에 영향을 받지 않을 수 있다.
상기 식각 결과, 제1 배리어층(38) 상에 게이트 적층물(S1)이 형성된다. 게이트 적층물(S1)은 순차적으로 적층된 제2 배리어층(40), 제3 배리어층(42) 및 게이트 전극(44)을 포함한다. 상기 식각 후에 마스크(M1)를 제거한다.
다음, 도 14에 도시한 바와 같이, 제1 배리어층(38) 상에 소스 전극(46) 및 드레인 전극(48)을 형성한다. 소스 전극(46), 드레인 전극(48) 및 게이트 적층물(S1) 사이의 배치 관계는 도 1에서 설명한 바와 같을 수 있다.
상기 식각 후의 결과물이 도 13과 같은 경우, 소스 전극(46)과 드레인 전극(48)은 제1 배리어층(38)의 식각된 부분 상에 형성할 수 있다. 소스 전극(46)과 드레인 전극(48)을 형성한 후, 소스 전극(46), 드레인 전극(48) 및 게이트 전극(44) 둘레의 제1 배리어층(38)은 도 1에서 설명한 패시베이션 층으로 덮일 수 있다.
도 15는 상기 식각 과정에서 식각이 제2 배리어층(40)에서 중지될 때, 곧 제1 배리어층(38)이 노출되기 전에 중지될 때, 제2 배리어층(40)의 식각 깊이에 관계없이 채널층(36)의 2DEG 밀도는 일정하게 유지됨을 보여주는 시뮬레이션 그래프이다.
도 15의 결과 얻기 위한 시뮬레이션에서 채널층(36) 및 제1 배리어층(38)은 각각 30nm의 GaN층과 10nm의 AlGaN층으로 형성하였고, 제2 배리어층(38)은 AlGaN층으로 형성하였다. 이때, 제2 배리어층(38)의 두께는 2nm, 4nm, 6nm, 8nm로 각각 다르게 형성하였다.
도 15에서 가로축은 채널의 깊이(nm)를 나타내고, 세로축은 캐리어 밀도(carrier density)를 나타낸다.
도 15의 4개의 그래프는 각각 제2 배리어층(38)의 두께가 2nm, 4nm, 6nm 및 8nm일 때의 결과를 나타낸다.
도 15에서 채널의 깊이에 따른 4개 그래프의 변화 경로는 대체적으로 동일한 것을 알 수 있다. 이러한 사실은 제2 배리어층(38)의 두께에 관계없이 상기 식각이 제2 배리어층(38)에서 중지된다면, 채널층(36)의 깊이에 따른 캐리어 밀도의 변화 형태는 달라지지 않음을 의미한다. 달리 말하면, 도 15의 결과는 상기 식각이 제2 배리어층(38)에서 중지된다면, 채널층(36)의 주어진 깊이에서 2DEG 밀도는 상기 식각에 관계없이 일정함을 의미한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
30:기판 32:씨드층
34:버퍼층 36:채널층
38, 40, 42:제1 내지 제3 배리어층
37:2DEG 44:게이트 전극
40a-40c:제1 층 내지 제3 층
40s, 40d:제2 배리어층(40)의 확장된 부분
46:소스 전극 48:드레인 전극
M1:마스크 S1:게이트 적층물
34:버퍼층 36:채널층
38, 40, 42:제1 내지 제3 배리어층
37:2DEG 44:게이트 전극
40a-40c:제1 층 내지 제3 층
40s, 40d:제2 배리어층(40)의 확장된 부분
46:소스 전극 48:드레인 전극
M1:마스크 S1:게이트 적층물
Claims (29)
- 기판;
상기 기판 상에 형성된 버퍼층;
상기 버퍼층 상에 형성되고, 2DEG를 포함하는 채널층;
상기 채널층 상에 형성된 배리어층; 및
상기 배리어층 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하고,
상기 배리어층은 상기 채널층의 상기 게이트 전극에 대응하는 영역에서 분극율의 변화를 갖는 층을 포함하고,
상기 배리어층은,
상기 채널층 상에 형성되고, 상기 채널층에 상기 2DEG를 발생시키는 제1 배리어층;
상기 제1 배리어층 상에 형성된 분극율의 변화를 갖는 제2 배리어층; 및
상기 제2 배리어층 상에 형성된 제3 배리어층을 포함하고, 상기 제3 배리어층 상에 상기 게이트 전극이 형성된 HEMT. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 제2 배리어층은 상기 소스 및 드레인 전극측으로 확장된 부분을 포함하고, 상기 소스 및 드레인 전극은 상기 제2 배리어층의 확장된 부분 상에 구비된 HEMT. - 제 1 항에 있어서,
상기 버퍼층은 Al 조성을 달리한 복수의 AlN층 또는 Al 조성을 달리한 복수의 AlGaN층을 포함하는 HEMT. - 제 1 항에 있어서,
상기 채널층은 5% 미만의 Al 또는 In을 함유하는 AlGaN층을 포함하는 HEMT. - 제 1 항에 있어서,
상기 제3 배리어층의 Al 함유 비율은 상기 제1 배리어층의 Al 함유 비율보다 낮은 HEMT. - 제 1 항에 있어서,
상기 제1 배리어층의 Al 함유 비율은 15-100%인 HEMT. - 제 1 항에 있어서,
상기 제3 배리어층의 Al 함유 비율은 0-20%인 HEMT. - 제 1 항에 있어서,
상기 버퍼층, 상기 채널층 및 상기 배리어 층은 In 을 포함하는 HEMT. - 제 1 항에 있어서,
상기 배리어층은 Mg을 포함하는 HEMT. - 제 1 항 또는 제4 항에 있어서,
상기 게이트 전극은 금속전극 또는 질화물 전극인 HEMT. - 제 1 항 또는 제 4 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 둘레의 상기 배리어층은 C, Si, Ge, CN, SiN, GeN 및 이들의 화합물 중 어느 하나로 형성된 층으로 덮여 있는 HEMT. - 제 1 항에 있어서,
상기 채널층의 상기 게이트 전극에 대응하는 영역에서 2DEG를 디플리션하는 배리어층은 p 도핑 효과를 나타내는 분극 밀도 기울기를 갖는 HEMT. - 기판 상에 버퍼층, 채널층, 배리어층 및 게이트 전극을 순차적으로 적층하는 단계;
상기 게이트 전극 상에 게이트 영역을 한정하는 마스크를 형성하는 단계;
상기 마스크 둘레의 상기 게이트 전극 및 상기 배리어층을 순차적으로 식각하는 단계;
상기 마스크를 제거하는 단계; 및
소스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
상기 배리어층은 복수의 배리어층을 포함하고,
상기 복수의 배리어층 중 하나는 분극 밀도 기울기를 갖도록 형성하고,
상기 배리어층은,
상기 채널층 상에 형성되고, 상기 채널층에 2DEG를 발생시키는 제1 배리어층;
상기 제1 배리어층 상에 형성된 상기 분극 밀도 기울기를 갖는 제2 배리어층; 및
상기 제2 배리어층 상에 형성된 제3 배리어층을 포함하고, 상기 제3 배리어층 상에 상기 게이트 전극이 형성된 HEMT의 제조방법. - 삭제
- 삭제
- 제 15 항에 있어서,
상기 복수의 배리어층은 Mg를 포함하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 채널층은 5%미만의 Al 또는 In을 함유하도록 형성하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 복수의 배리어층 중 하나를 분극 밀도 기울기를 갖도록 형성하는 단계는,
상기 복수의 배리어층 중 하나를 형성하는 과정에서 Al의 함유 비율을 증가 또는 감소시키는 단계를 포함하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 게이트 전극 및 상기 배리어층을 식각하는 단계는,
상기 제1 배리어층이 노출될 때까지 식각하는 단계를 포함하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 게이트 전극 및 상기 배리어층을 식각하는 단계는,
상기 제2 배리어층의 식각 중에 식각을 중지하는 단계를 포함하는 HEMT의 제조방법. - 삭제
- 제 15 항에 있어서,
상기 제3 배리어층의 Al 함유 비율은 상기 제1 배리어층의 Al 함유 비율보다 낮게 하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 버퍼층의 Al 함유 비율은 0-25%인 HEMT의 제조방법. - 제 15 항에 있어서,
상기 제3 배리어층의 Al 함유 비율은 0-20%인 HEMT의 제조 방법. - 제 15 항에 있어서,
상기 제1 배리어층의 Al 함유 비율은 15-100%인 HEMT의 제조방법. - 제 15 항에 있어서,
상기 게이트 전극은 금속 전극 또는 질화물 전극으로 형성하는 HEMT의 제조방법. - 제 15 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 둘레의 상기 배리어층을 C, Si, Ge, CN, SiN, GeN 및 이들의 화합물 중 어느 하나로 형성된 층으로 덮는 단계를 더 포함하는 HEMT의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100098995A KR101720589B1 (ko) | 2010-10-11 | 2010-10-11 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
| US13/222,322 US8816396B2 (en) | 2010-10-11 | 2011-08-31 | E-mode high electron mobility transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100098995A KR101720589B1 (ko) | 2010-10-11 | 2010-10-11 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120037315A KR20120037315A (ko) | 2012-04-19 |
| KR101720589B1 true KR101720589B1 (ko) | 2017-03-30 |
Family
ID=45924452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100098995A KR101720589B1 (ko) | 2010-10-11 | 2010-10-11 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8816396B2 (ko) |
| KR (1) | KR101720589B1 (ko) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9543391B2 (en) | 2011-10-19 | 2017-01-10 | Samsung Electronics Co., Ltd. | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same |
| WO2013096821A1 (en) * | 2011-12-21 | 2013-06-27 | Massachusetts Institute Of Technology | Aluminum nitride based semiconductor devices |
| US8927984B2 (en) * | 2012-01-17 | 2015-01-06 | Ramgoss, Inc. | Rotated channel semiconductor field effect transistor |
| KR102005451B1 (ko) * | 2012-07-30 | 2019-07-30 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
| CN103579299B (zh) * | 2012-08-09 | 2016-04-13 | 立锜科技股份有限公司 | 高电子迁移率晶体管及其制造方法 |
| EP2948977B1 (en) | 2013-01-24 | 2020-09-16 | Lumileds Holding B.V. | Control of p-contact resistance in a semiconductor light emitting device |
| EP2768027B1 (en) | 2013-02-15 | 2019-10-30 | AZUR SPACE Solar Power GmbH | Layer structure for a group-III-nitride normally-off transistor |
| KR102036349B1 (ko) | 2013-03-08 | 2019-10-24 | 삼성전자 주식회사 | 고 전자이동도 트랜지스터 |
| US20160204207A1 (en) * | 2013-09-27 | 2016-07-14 | Intel Corporation | Composite High-K Metal Gate Stack for Enhancement Mode GaN Semiconductor Devices |
| KR102100928B1 (ko) * | 2013-10-17 | 2020-05-15 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
| KR20150051822A (ko) * | 2013-11-05 | 2015-05-13 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
| WO2015147802A1 (en) * | 2014-03-25 | 2015-10-01 | Intel Corporation | Iii-n transistors with epitaxial layers providing steep subthreshold swing |
| US9620598B2 (en) * | 2014-08-05 | 2017-04-11 | Semiconductor Components Industries, Llc | Electronic device including a channel layer including gallium nitride |
| TWI641133B (zh) * | 2015-03-31 | 2018-11-11 | 晶元光電股份有限公司 | 半導體單元 |
| US10224401B2 (en) * | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
| US10204995B2 (en) * | 2016-11-28 | 2019-02-12 | Infineon Technologies Austria Ag | Normally off HEMT with self aligned gate structure |
| US10756206B2 (en) | 2017-07-10 | 2020-08-25 | Qualcomm Incorporated | High power compound semiconductor field effect transistor devices with low doped drain |
| FR3080710B1 (fr) * | 2018-04-25 | 2021-12-24 | Commissariat Energie Atomique | Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites |
| US10680094B2 (en) * | 2018-08-01 | 2020-06-09 | Semiconductor Components Industries, Llc | Electronic device including a high electron mobility transistor including a gate electrode |
| CN110943126B (zh) * | 2018-09-21 | 2023-05-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| US11121230B2 (en) | 2018-09-21 | 2021-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and methods for controlling dopant diffusion and activation |
| TWI701840B (zh) * | 2019-08-14 | 2020-08-11 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件 |
| CN113140628B (zh) * | 2020-01-17 | 2023-09-29 | 广东致能科技有限公司 | 一种半导体器件及其制造方法 |
| KR102578828B1 (ko) | 2021-03-29 | 2023-09-15 | 삼성전자주식회사 | 고전자이동도 트랜지스터 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010216A (ja) * | 2007-06-28 | 2009-01-15 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ |
| JP2010153817A (ja) * | 2008-11-27 | 2010-07-08 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335637A (ja) | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JP4022708B2 (ja) * | 2000-06-29 | 2007-12-19 | 日本電気株式会社 | 半導体装置 |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| WO2003015174A2 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
| US6933544B2 (en) | 2003-01-29 | 2005-08-23 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US7700973B2 (en) | 2003-10-10 | 2010-04-20 | The Regents Of The University Of California | GaN/AlGaN/GaN dispersion-free high electron mobility transistors |
| TWI295085B (en) * | 2003-12-05 | 2008-03-21 | Int Rectifier Corp | Field effect transistor with enhanced insulator structure |
| US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| KR100860070B1 (ko) | 2004-07-20 | 2008-09-24 | 도요다 지도샤 가부시끼가이샤 | 트랜지스터 |
| US7459718B2 (en) * | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
| US20060226442A1 (en) * | 2005-04-07 | 2006-10-12 | An-Ping Zhang | GaN-based high electron mobility transistor and method for making the same |
| CA2622750C (en) | 2005-09-16 | 2015-11-03 | The Regents Of The University Of California | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
| JP5147197B2 (ja) | 2006-06-06 | 2013-02-20 | パナソニック株式会社 | トランジスタ |
| US8399911B2 (en) * | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
| US7768050B2 (en) * | 2006-07-07 | 2010-08-03 | The Trustees Of The University Of Pennsylvania | Ferroelectric thin films |
| JP2008244419A (ja) | 2007-02-27 | 2008-10-09 | Sanken Electric Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
| JP5292716B2 (ja) * | 2007-03-30 | 2013-09-18 | 富士通株式会社 | 化合物半導体装置 |
| TW200903805A (en) * | 2007-05-24 | 2009-01-16 | Univ California | Polarization-induced barriers for N-face nitride-based electronics |
| WO2008151138A1 (en) * | 2007-06-01 | 2008-12-11 | The Regents Of The University Of California | P-gan/algan/aln/gan enhancement-mode field effect transistor |
| JP2009010142A (ja) | 2007-06-27 | 2009-01-15 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法 |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US20090140293A1 (en) * | 2007-11-29 | 2009-06-04 | General Electric Company | Heterostructure device and associated method |
| US8519438B2 (en) * | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8759876B2 (en) | 2008-10-06 | 2014-06-24 | Massachusetts Institute Of Technology | Enhancement-mode nitride transistor |
| JP5487631B2 (ja) * | 2009-02-04 | 2014-05-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| TWI409859B (zh) * | 2009-04-08 | 2013-09-21 | Efficient Power Conversion Corp | 氮化鎵緩衝層中之摻雜劑擴散調變技術 |
| TWI499054B (zh) * | 2009-04-08 | 2015-09-01 | Efficient Power Conversion Corp | 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法 |
| JP5663000B2 (ja) * | 2009-04-08 | 2015-02-04 | エフィシエント パワー コンヴァーション コーポレーション | 逆拡散抑制構造 |
| US20100270591A1 (en) * | 2009-04-27 | 2010-10-28 | University Of Seoul Industry Cooperation Foundation | High-electron mobility transistor |
| US8742459B2 (en) * | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| WO2010151721A1 (en) * | 2009-06-25 | 2010-12-29 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
| US9214538B2 (en) * | 2011-05-16 | 2015-12-15 | Eta Semiconductor Inc. | High performance multigate transistor |
-
2010
- 2010-10-11 KR KR1020100098995A patent/KR101720589B1/ko active IP Right Grant
-
2011
- 2011-08-31 US US13/222,322 patent/US8816396B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010216A (ja) * | 2007-06-28 | 2009-01-15 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ |
| JP2010153817A (ja) * | 2008-11-27 | 2010-07-08 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8816396B2 (en) | 2014-08-26 |
| US20120086049A1 (en) | 2012-04-12 |
| KR20120037315A (ko) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101720589B1 (ko) | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| US10084077B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6251071B2 (ja) | 半導体装置 | |
| US9871130B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| KR102065115B1 (ko) | Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| CN105190896B (zh) | Resurf iii-n高电子迁移率晶体管 | |
| KR101763029B1 (ko) | Ⅲ-ⅴ계 디바이스를 위한 저손상 패시배이션층 | |
| JP6462456B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6444789B2 (ja) | 半導体装置及びその製造方法 | |
| US10700189B1 (en) | Semiconductor devices and methods for forming the same | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2015115582A (ja) | 半導体装置 | |
| US20150349124A1 (en) | Transistor structure having buried island regions | |
| CN108198855B (zh) | 半导体元件、半导体基底及其形成方法 | |
| JP2012256864A (ja) | ノーマリーオフ型高電子移動度トランジスタ | |
| JPWO2009081584A1 (ja) | 半導体装置 | |
| TW202015241A (zh) | 半導體裝置及其製造方法 | |
| WO2023019436A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| JP2013123023A (ja) | 窒化物半導体素子及びその製造方法 | |
| US20240030331A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN114270532A (zh) | 半导体装置及其制造方法 | |
| US9818858B1 (en) | Multi-layer active layer having a partial recess | |
| TW202010125A (zh) | 半導體裝置及其製造方法 | |
| WO2022205469A1 (en) | Iii nitride semiconductor wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 4 |