JP2010153817A - 電子デバイス用エピタキシャル基板およびその製造方法 - Google Patents
電子デバイス用エピタキシャル基板およびその製造方法 Download PDFInfo
- Publication number
- JP2010153817A JP2010153817A JP2009260014A JP2009260014A JP2010153817A JP 2010153817 A JP2010153817 A JP 2010153817A JP 2009260014 A JP2009260014 A JP 2009260014A JP 2009260014 A JP2009260014 A JP 2009260014A JP 2010153817 A JP2010153817 A JP 2010153817A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- epitaxial substrate
- electronic devices
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 229910052796 boron Inorganic materials 0.000 claims description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 7
- 230000000052 comparative effect Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】反り形状を適正に制御した、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法を提供する。
【解決手段】Si単結晶基板２と、該Si単結晶基板２上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体４とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、前記Si単結晶基板はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であること。
【選択図】図２
【解決手段】Si単結晶基板２と、該Si単結晶基板２上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体４とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、前記Si単結晶基板はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であること。
【選択図】図２
Description
本発明は、電子デバイス用エピタキシャル基板およびその製造方法、特に、HEMT用エピタキシャル基板およびその製造方法に関する。
近年、IC用デバイス等の高速化に伴い、高速の電界効果トランジスタ（FET: Field effect transistor）として、高電子移動度トランジスタ(HEMT: High electron mobility transistor)が広く用いられるようになっている。このような電界効果型のトランジスタは、例えば図１に模式的に示されるように、絶縁性基板２１上にチャネル層２２および電子供給層２３を積層し、この電子供給層２３の表面にソース電極２４、ドレイン電極２５およびゲート電極２６を配設することにより形成されるのが一般的である。デバイスの動作時には、ソース電極２４、電子供給層２３、チャネル層２２、電子供給層２３およびドレイン電極２５の順に電子が移動して横方向を主電流導通方向とし、この横方向の電子の移動は、ゲート電極２６に印加される電圧により制御される。HEMTにおいて、バンドギャップの異なる電子供給層２３およびチャネル層２２の接合界面に生じる電子は、通常の半導体内と比較して高速で移動することができる。
このような電界効果型のトランジスタのエピタキシャル基板としては、半導体基板上にIII族窒化物積層体をエピタキシャル成長させたものを用いるのが一般的であり、この半導体基板の例として、特許文献１には、デバイスの性能を劣化させる基板損失の低減を目的として、102Ω・cmを超える抵抗値を有するSi基板を用いることが記載されており、特許文献２には、Si基板へのリーク電流の低減を目的として1.0〜500Ω・cm程度の抵抗値を有するSi基板を用いることが記載されている。
このように、従来は抵抗値の高いSi基板を用いることが望ましいとされてきたが、一般に、所定の抵抗値を有するSi基板上に、抵抗値の異なる層をエピタキシャル成長させると、これらSi基板と層との間に格子定数の不整合が生じ、歪みを緩和するために反りが発生することが知られている。エピタキシャル基板の反りは、デバイスプロセスの段階で、吸着不良や露光不良の原因となっていた。
このような問題を解決するため、特許文献３には、予め半導体基板の反りの方向を識別し、その後適切にエピタキシャル層を成長させることにより、反りの絶対値を低減させる技術が開示されている。
しかしながら、特許文献３に記載された技術では、予め識別される反りはインゴットからのスライス工程由来のもので、あくまでもエピタキシャル基板の反りの絶対値を低減させることだけを目的としており、最終的なエピタキシャル基板の反り形状を十分に制御することはできず、また、半導体基板の反りの方向を識別する工程を経るため製造工程が複雑であるという問題があった。
本発明の目的は、上記問題を解決し、反り形状を適正に制御した、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）Si単結晶基板と、該Si単結晶基板上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、前記Si単結晶基板はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であることを特徴とする電子デバイス用エピタキシャル基板。
（１）Si単結晶基板と、該Si単結晶基板上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、前記Si単結晶基板はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であることを特徴とする電子デバイス用エピタキシャル基板。
（２）前記電子デバイス用エピタキシャル基板の反りの断面形状が、下記関係式を満たす上記（１）に記載の電子デバイス用エピタキシャル基板。
記
||BOW|−SORI|≦2μm
記
||BOW|−SORI|≦2μm
（３）前記電子デバイス用エピタキシャル基板の反りの断面形状が、全幅にわたって一様の湾曲形状である上記（１）または（２）に記載の電子デバイス用エピタキシャル基板。
（４）前記Si単結晶基板は、不純物元素として濃度1019/cm3以上のボロンを含有する上記（１）、（２）または（３）に記載の電子デバイス用エピタキシャル基板。
（５）前記Si単結晶基板と前記III族窒化物積層体との間に、絶縁層としてのバッファをさらに具える上記（１）〜（４）のいずれか一に記載の電子デバイス用エピタキシャル基板。
（６）前記バッファは、超格子多層構造からなる積層体を有する上記（５）に記載の電子デバイス用エピタキシャル基板。
（７）Si単結晶基板上に複数層のIII族窒化物層をエピタキシャル成長させてIII族窒化物積層体を形成した、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、前記Si単結晶基板は、高濃度のボロンを添加することにより、比抵抗値が0.01Ω・cm以下であるｐ型基板となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
（８）前記ボロンの添加量は、1019/cm3以上である上記（７）に記載の電子デバイス用エピタキシャル基板の製造方法。
（９）前記III族窒化物積層体を形成する前に、前記Si単結晶基板上に超格子多層構造からなる積層体を有する絶縁層としてのバッファを形成し、その後、HEMT構造のIII族窒化物積層体を形成する上記（７)または（８）に記載の電子デバイス用エピタキシャル基板の製造方法。
本発明は、Si単結晶基板の比抵抗値を適正値以下とすることによって、デバイスの性能を劣化させることなく、電子デバイス用エピタキシャル基板の反り形状を適正に制御することができる。
また、本発明は、高濃度のボロンを添加してSi単結晶基板の比抵抗値を適正値以下とすることにより、電子デバイス用エピタキシャル基板の反り形状を適正に制御することができる。
次に、本発明の電子デバイス用エピタキシャル基板の実施形態について図面を参照しながら説明する。図２は、この発明に従う電子デバイス用エピタキシャル基板の断面構造を模式的に示したものである。
図２に示すように、本発明の電子デバイス用エピタキシャル基板１は、Si単結晶基板２と、このSi単結晶基板２上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体３とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、Si単結晶基板２はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であることを特徴とし、かかる構成を有することにより、デバイスの性能を劣化させることなく、電子デバイス用エピタキシャル基板の反り形状を適正に制御することができることを見出したものである。
ここで、「横方向を主電流導通方向とする」とは、図１で示したように、ソース電極からドレイン電極へ、主に積層体の幅方向に電流が流れることを意味し、例えば半導体を一対の電極で挟んだ構造のように、主に縦方向すなわち積層体の厚さ方向に電流が流れるものとは異なることを意味する。
Si単結晶基板２の比抵抗値は、ｐ型不純物元素を添加することにより調整される。このｐ型不純物元素としては、例えばボロン、アルミニウムやガリウムなどが挙げられるが、より高濃度に添加できるという点から、ボロンを用いるのが好ましい。このとき、Si単結晶基板２の比抵抗値を0.01Ω・cm以下に調整するため、ボロンの添加濃度は1019/cm3以上とするのが好ましい。なお、Si単結晶基板２のサイズは、用途に応じて適宜選択することができる。なお、Si単結晶基板の面は特に特定されるものでなく、(111),(100),(110)面など、各面が適用可能であるが、(111)面を用いることが好ましい。(111)面を用いた場合、III族窒化物の(0001)面が容易に成長でき、表面平坦性が向上できるからである。また、裏面に他の材料の基板を貼り合わせたり、酸化膜、窒化膜等の保護膜をつけたりすることもできる。
このように、Si単結晶基板２の比抵抗値を0.01Ω・cm以下とすることにより、電子デバイス用エピタキシャル基板の反り形状を適正化することができる。ここで、「反り」形状の適正度は、図３に示される「BOW」の絶対値から、図４に示される「SORI」を差し引いた値の絶対値によって定義される。BOW値とは、図３に示すとおり、非吸着でのワーク中心測定値（測定表面）に対し、中心以外の測定値と異符号で絶対値の最大のものを絶対値同士で和をとり中心測定値の符号を付した値である。一方、SORI値とは、図４に示すとおり、非吸着での主表面(front surface)での全測定点データの最大値と最小値との差の値である。
本発明に従う電子デバイス用エピタキシャル基板１の反りの断面形状は、以下の関係式を満たすのが好ましい。
||BOW|-SORI|≦2μm
但し、基板の周辺部3mmは除外して測定した値とする。基板周辺部は、Si単結晶基板自体のSORI形状・基板エッジ処理形状等の要因で、狭い領域の変形が発生することがあるためである。
||BOW|-SORI|≦2μm
但し、基板の周辺部3mmは除外して測定した値とする。基板周辺部は、Si単結晶基板自体のSORI形状・基板エッジ処理形状等の要因で、狭い領域の変形が発生することがあるためである。
図５(a)〜(d)は、様々な反りの断面形状をそれぞれ示したものであって、図６(a)〜(d)は、図５(a)〜(d)と同じ反りの断面形状をそれぞれ示したものである。図５および図６中の破線は、BOWとSORIを測定するために用いたものである。図５(a)〜(c)および図６(a)〜(c)は、|BOW|とSORIの値がほぼ等しい場合を、図５(d)および図６(d)は|BOW|とSORIが異なる場合を示したものである。電子デバイス用エピタキシャル基板１の反りの断面形状は、図５(a)および図６(a)のように、一方向に均一に反っているのが好ましい。反対に、図５(d)および図６(d)に示すように、反りの断面形状が両方向に反っている場合には、|BOW|とSORIの値が異なり、これらの差の絶対値が大きくなるほど、反りの形状は両方向に不均一になることとなる。上記||BOW|−SORI|が2μmを超える場合、デバイスの性能を劣化させるおそれがあり、また、吸着不良や露光不良の原因となるおそれがある。
電子デバイス用エピタキシャル基板の反りの断面形状は、図５(a)および図６(a)に示すように、全幅にわたって一様の湾曲形状であるのが好ましい。反りの矯正を容易に行うことができ、吸着不良によるデバイス露光不良を抑制することができるためである。但し、上述したように、基板の周辺部3mmは除くものとする。
また、Si単結晶基板２とIII族窒化物積層体３との間に、絶縁層としてのバッファ４をさらに具えるのが好ましい。Si単結晶基板２に電流が流れるのを防止し、また、比抵抗の低いSi基板を用いることによる、縦方向のリーク電流の抑制及び耐圧向上を図ることができるためである。
バッファ４は、超格子多層構造からなる積層体４ａを有するのが好ましい。この積層体４ａは、例えばBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層４ａ１および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層４ａ２を少なくとも含むものを交互に積層したものとすることができる。バンドの不連続に起因した縦方向の抵抗を増大することができるためである。この際、超格子多層構造内には、1×1018/cm3以上のC(カーボン)を含むことが好ましい。バンド不連続に起因したキャリアの発生を抑制し、バッファの耐圧をより向上させることができるためである。C濃度の上限は特に指定されるものではないが、III族窒化物積層体３でのピットの発生を抑制する観点から、1×1020/cm3以下であることが好ましい。なお、通常の超格子においては、界面を急峻に変化させて形成するが、本出願においては、本願の発明の技術的効果を損なわない範囲内で、界面に他の層を挿入したり、界面の組成を連続的に変化させたり、超格子多層構造の組成を変化させたりする場合も含まれる。
特に耐圧の向上という観点から考えると、バンドギャップの大きい層の厚みは、トンネル電流が抑制できる程度の厚み以上でかつ、クラックの発生しない膜厚以下とすることが好ましい。たとえば、III族窒化物中最大のバンドギャップを持つAlNを用いて、2〜10nmに設定することが好ましい。また、同様の観点から、バンドギャップの小さい層は、C濃度を有効に取りこめるように、少なくともAlを含むことが好ましい。
また、超格子多層構造の歪緩衝効果を有効に発揮し、クラックの発生を抑制するために、バンドギャップの小さい層の厚みは、バンドギャップの大きい層より厚く、40nm以下が好ましい。また、同様の理由により、バンドギャップの大きい層との組成差が必要であり、バンドギャップの大きい層よりAlの組成が50%以上の差(|b1-b2|≧0.5)があることがあることが好ましい。
超格子多層構造の積層ペア数は特に限定されるものではないが、ペア数を増やせば増やすほど縦方向のリーク電流の抑制及び耐圧向上を図ることができる。
次に、本発明の電子デバイス用エピタキシャル基板の製造方法の実施形態について図面を参照しながら説明する。図２に示すように、本発明の電子デバイス用エピタキシャル基板１は、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板１であって、Si単結晶基板２上に複数層のIII族窒化物層をエピタキシャル成長させてIII族窒化物積層体３を形成し、Si単結晶基板２は、高濃度のボロンを添加することにより、比抵抗値が0.01Ω・cm以下であるｐ型基板となるよう形成されることを特徴とし、かかる構成を有することにより、デバイスの性能を劣化させることなく、反り形状を適正に制御することができるものである。
ボロンの添加量は、1019/cm3以上とし、基板全体に含まれているのが好ましい。このボロンは、CZ法・FZ法などの単結晶作製時に不純物として添加することにより、単結晶内に添加してもよいし、イオン注入等の方法や、熱拡散で導入することもできる。また、この際、単結晶基板全域に上記のボロンが添加されている必要はなく、基板の一部に添加されていれば良い。例えば、ボロン添加量が上記値異常の基板上に、ボロン添加量が上記値未満のSi膜が形成されていたり、部分的に、上記値未満の添加量の部分がSi基板内にある場合も、本発明に含まれる。また、基板表面に、初期層として、Si窒化膜・炭化膜・酸化膜等の表面変質層が形成されていたり、SiもしくはIII族窒化物以外の異なる材料が形成されている場合も本発明に含まれる。また、B以外の不純物、たとえば、Al、Ga、In、P、Sb、As、H、C、Ge、N、Oなども含むことができる。Si単結晶基板の硬度をあげる目的の不純物の添加はより好ましい。
III族窒化物積層体を形成する前に、Si単結晶基板上に超格子多層構造からなる積層体を有する絶縁層としてのバッファを形成し、その後、HEMT構造のIII族窒化物積層体を形成するのが好ましい。超格子多層構造からなる積層体、HEMT構造のIII族窒化物積層体ともに、MOCVD、MBE、HVPE等の各種薄膜積層方法により形成することができる。
なお、図１〜６は、代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。
（実施例１）
直径3インチのSi単結晶基板(板厚：625μm，ボロン添加量：2×1019/cm3,比抵抗値：0.005Ω・cm,結晶面(111))を、水素および窒素雰囲気中で1050℃に加熱した後、MOCVD法を用いて、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、膜厚200nmのAlN層と膜厚50nmのAl0.25Ga0.75N層を形成した。その後、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、前記Al0.25Ga0.75N層の上に、AlN(膜厚4nm)とAl0.15Ga0.85N(膜厚：25nm)を交互に80対積層させた絶縁性の超格子層を形成した。この超格子層の平均C濃度は2×1018/cm3であった。更にその上に、横方向電流導電層として機能する、厚さ1.5μmのGaN層とAl0.25Ga0.75N(膜厚20nm)を積層し、電子デバイス用エピタキシャル基板を作製した。
直径3インチのSi単結晶基板(板厚：625μm，ボロン添加量：2×1019/cm3,比抵抗値：0.005Ω・cm,結晶面(111))を、水素および窒素雰囲気中で1050℃に加熱した後、MOCVD法を用いて、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、膜厚200nmのAlN層と膜厚50nmのAl0.25Ga0.75N層を形成した。その後、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、前記Al0.25Ga0.75N層の上に、AlN(膜厚4nm)とAl0.15Ga0.85N(膜厚：25nm)を交互に80対積層させた絶縁性の超格子層を形成した。この超格子層の平均C濃度は2×1018/cm3であった。更にその上に、横方向電流導電層として機能する、厚さ1.5μmのGaN層とAl0.25Ga0.75N(膜厚20nm)を積層し、電子デバイス用エピタキシャル基板を作製した。
（実施例２）
ボロン添加量を1019/cm3とし、Si単結晶基板の比抵抗値を0.01Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
ボロン添加量を1019/cm3とし、Si単結晶基板の比抵抗値を0.01Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
（比較例１）
ボロン添加量を4×1018/cm3とし、Si単結晶基板の比抵抗値を0.02Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
ボロン添加量を4×1018/cm3とし、Si単結晶基板の比抵抗値を0.02Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
（比較例２）
ボロン添加量を1.5×1016/cm3とし、Si単結晶基板の比抵抗値を1Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
ボロン添加量を1.5×1016/cm3とし、Si単結晶基板の比抵抗値を1Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
（比較例３）
ボロン添加量を8×1014/cm3とし、Si単結晶基板の比抵抗値を25Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
ボロン添加量を8×1014/cm3とし、Si単結晶基板の比抵抗値を25Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
（比較例４）
ボロン添加量を1×1013/cm3とし、Si単結晶基板の比抵抗値を5000Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
ボロン添加量を1×1013/cm3とし、Si単結晶基板の比抵抗値を5000Ω・cmとしたこと以外は、実施例１と同様の方法により電子デバイス用エピタキシャル基板を作製した。
（評価）
実施例１〜２および比較例１〜４の各電子デバイス用エピタキシャル基板に対し、形状測定装置（FT-900：NIDEC製）を用いて、反りの形状を観察し、BOWおよびSORIの値を測定した。図７(a)〜(d)は、上記形状測定装置を用いて、実施例１、比較例１、比較例２および比較例４の断面の反りの形状の表面をそれぞれ示したものであり、表１は、BOWおよびSORIの値の測定結果を示したものである。
実施例１〜２および比較例１〜４の各電子デバイス用エピタキシャル基板に対し、形状測定装置（FT-900：NIDEC製）を用いて、反りの形状を観察し、BOWおよびSORIの値を測定した。図７(a)〜(d)は、上記形状測定装置を用いて、実施例１、比較例１、比較例２および比較例４の断面の反りの形状の表面をそれぞれ示したものであり、表１は、BOWおよびSORIの値の測定結果を示したものである。
また、Si単結晶基板自体の形状のばらつきを考慮すべく、実施例１〜２および比較例１〜４の電子デバイス用エピタキシャル基板をそれぞれ10枚ずつ作製し、各々上記と同様の実験を行った。表２は、各例の結果の最小値および最大値を示したものである。
図７(a)に示すように、本発明に従う実施例１の電子デバイス用エピタキシャル基板の断面の反りの形状は、一方向に均一となっていることがわかる。一方、図７(b)〜図７(d)に示すように、比較例１、比較例２および比較例４の電子デバイス用エピタキシャル基板の断面の反りの形状は、不均一となっていることがわかる。また、表1および表２に示すように、本発明に従う実施例１および２は、Si単結晶基板の比抵抗値を0.01Ω・cm以下とすることにより、比較例１〜４と比較して||BOW|-SORI|の値を小さくすることができていることがわかる。
基板厚み・サイズについては、特に上記実施例に限定されるわけではなく、適用用途により適宜選択される。
本発明によれば、Si単結晶基板の比抵抗値を適正値以下とすることによって、デバイスの性能を劣化させることなく、電子デバイス用エピタキシャル基板の反り形状を適正に制御することができる。
１ 電子デバイス用エピタキシャル基板
２ Si単結晶基板
３ III族窒化物積層体
３ａ チャネル層
３ｂ 電子供給層
４ バッファ
４ａ 超格子多層構造からなる積層体
４ｂ 中間層
４ｃ 核形成層
２ Si単結晶基板
３ III族窒化物積層体
３ａ チャネル層
３ｂ 電子供給層
４ バッファ
４ａ 超格子多層構造からなる積層体
４ｂ 中間層
４ｃ 核形成層
Claims (9)
- Si単結晶基板と、該Si単結晶基板上に複数層のIII族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体とを具え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板であって、
前記Si単結晶基板はｐ型基板であって、かつ比抵抗値が0.01Ω・cm以下であることを特徴とする電子デバイス用エピタキシャル基板。 - 前記電子デバイス用エピタキシャル基板の反りの断面形状が、下記関係式を満たす請求項１に記載の電子デバイス用エピタキシャル基板。
記
||BOW|−SORI|≦2μm - 前記電子デバイス用エピタキシャル基板の反りの断面形状が、全幅にわたって一様の湾曲形状である請求項１または２に記載の電子デバイス用エピタキシャル基板。
- 前記Ｓｉ単結晶基板は、不純物元素として濃度1019/cm3以上のボロンを含有する請求項１、２または３に記載の電子デバイス用エピタキシャル基板。
- 前記Si単結晶基板と前記III族窒化物積層体との間に、絶縁層としてのバッファをさらに具える請求項１〜４のいずれか一項に記載の電子デバイス用エピタキシャル基板。
- 前記バッファは、超格子多層構造からなる積層体を有する請求項５に記載の電子デバイス用エピタキシャル基板。
- Si単結晶基板上に複数層のIII族窒化物層をエピタキシャル成長させてIII族窒化物積層体を形成した、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、
前記Si単結晶基板は、高濃度のボロンを添加することにより、比抵抗値が0.01Ω・cm以下であるｐ型基板となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。 - 前記ボロンの添加量は、1019/cm3以上である請求項７に記載の電子デバイス用エピタキシャル基板の製造方法。
- 前記III族窒化物積層体を形成する前に、前記Si単結晶基板上に超格子多層構造からなる積層体を有する絶縁層としてのバッファを形成し、その後、HEMT構造のIII族窒化物積層体を形成する請求項７または８に記載の電子デバイス用エピタキシャル基板の製造方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009260014A JP4519196B2 (ja) | 2008-11-27 | 2009-11-13 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| PCT/JP2009/069896 WO2010061865A1 (ja) | 2008-11-27 | 2009-11-18 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| CN201310084558.8A CN103258717B (zh) | 2008-11-27 | 2009-11-18 | 电子器件用外延基板及其生产方法 |
| US13/131,411 US20110298009A1 (en) | 2008-11-27 | 2009-11-18 | Epitaxial substrate for electronic device and method of producing the same |
| EP13001425.1A EP2613341A1 (en) | 2008-11-27 | 2009-11-18 | Epitaxial substrate for electronic device and method of producing the same |
| KR1020117013087A KR101205020B1 (ko) | 2008-11-27 | 2009-11-18 | 전자 디바이스용 에피택셜 기판 및 그 제조 방법 |
| CN2009801532807A CN102272889B (zh) | 2008-11-27 | 2009-11-18 | 电子器件用外延基板及其生产方法 |
| EP09829111A EP2357661A4 (en) | 2008-11-27 | 2009-11-18 | EPITAXIAL SUBSTRATE FOR ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| KR1020127017774A KR101527638B1 (ko) | 2008-11-27 | 2009-11-18 | 전자 디바이스용 에피택셜 기판 및 그 제조 방법 |
| TW99115373A TWI441331B (zh) | 2009-11-13 | 2010-05-14 | A epitaxial substrate for electronic components and a method for manufacturing the same |
| US13/550,115 US10388517B2 (en) | 2008-11-27 | 2012-07-16 | Epitaxial substrate for electronic device and method of producing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008302620 | 2008-11-27 | ||
| JP2009260014A JP4519196B2 (ja) | 2008-11-27 | 2009-11-13 | 電子デバイス用エピタキシャル基板およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010063185A Division JP5546301B2 (ja) | 2008-11-27 | 2010-03-18 | 電子デバイス用エピタキシャル基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010153817A true JP2010153817A (ja) | 2010-07-08 |
| JP4519196B2 JP4519196B2 (ja) | 2010-08-04 |
Family
ID=42225736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009260014A Active JP4519196B2 (ja) | 2008-11-27 | 2009-11-13 | 電子デバイス用エピタキシャル基板およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20110298009A1 (ja) |
| EP (2) | EP2357661A4 (ja) |
| JP (1) | JP4519196B2 (ja) |
| KR (2) | KR101205020B1 (ja) |
| CN (2) | CN103258717B (ja) |
| WO (1) | WO2010061865A1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023314A (ja) * | 2010-07-16 | 2012-02-02 | Dowa Electronics Materials Co Ltd | Ｉｉｉ族窒化物エピタキシャル基板 |
| JP2012051774A (ja) * | 2010-09-03 | 2012-03-15 | Covalent Materials Corp | 化合物半導体基板 |
| KR20120037315A (ko) * | 2010-10-11 | 2012-04-19 | 삼성전자주식회사 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
| JP2012184121A (ja) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | ウェーハ及び結晶成長方法 |
| JP2012186449A (ja) * | 2012-01-16 | 2012-09-27 | Toshiba Corp | 半導体装置 |
| JP2014022698A (ja) * | 2012-07-24 | 2014-02-03 | Dowa Holdings Co Ltd | 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 |
| WO2014192228A1 (ja) * | 2013-05-31 | 2014-12-04 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
| US9166031B2 (en) | 2013-09-05 | 2015-10-20 | Fujitsu Limited | Semiconductor device |
| US9196685B2 (en) | 2013-09-27 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US9536955B2 (en) | 2013-04-25 | 2017-01-03 | Coorstek Kk | Nitride semiconductor substrate |
| JP2018041851A (ja) * | 2016-09-08 | 2018-03-15 | クアーズテック株式会社 | 窒化物半導体基板 |
| WO2019151441A1 (ja) * | 2018-02-01 | 2019-08-08 | 住友化学株式会社 | 半導体ウエハー及びその製造方法 |
| JP2021007142A (ja) * | 2018-12-12 | 2021-01-21 | クアーズテック株式会社 | 窒化物半導体基板 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4677499B2 (ja) * | 2008-12-15 | 2011-04-27 | Ｄｏｗａエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| WO2014041736A1 (ja) * | 2012-09-13 | 2014-03-20 | パナソニック株式会社 | 窒化物半導体構造物 |
| JP2014072429A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 半導体装置 |
| JP6322890B2 (ja) | 2013-02-18 | 2018-05-16 | 住友電気工業株式会社 | Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 |
| CN104641453B (zh) | 2012-10-12 | 2018-03-30 | 住友电气工业株式会社 | Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 |
| JP6154604B2 (ja) * | 2012-12-07 | 2017-06-28 | 住友化学株式会社 | 窒化物半導体エピタキシャルウェハ |
| EP3154092B1 (en) | 2013-02-15 | 2021-12-15 | AZUR SPACE Solar Power GmbH | P-doping of group iii-nitride buffer layer structure on a heterosubstrate |
| US9923063B2 (en) | 2013-02-18 | 2018-03-20 | Sumitomo Electric Industries, Ltd. | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same |
| JP5756830B2 (ja) * | 2013-05-31 | 2015-07-29 | サンケン電気株式会社 | 半導体基板、半導体装置、及び、半導体装置の製造方法 |
| US9437726B2 (en) * | 2013-07-19 | 2016-09-06 | Sharp Kabushiki Kaisha | Field effect transistor |
| CN105373072A (zh) * | 2014-09-01 | 2016-03-02 | 富泰华工业（深圳）有限公司 | 高精度平面加工系统及方法 |
| US9608103B2 (en) | 2014-10-02 | 2017-03-28 | Toshiba Corporation | High electron mobility transistor with periodically carbon doped gallium nitride |
| JP2017216257A (ja) * | 2014-10-14 | 2017-12-07 | シャープ株式会社 | 窒化物半導体およびそれを用いた電子デバイス |
| JP2017054955A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| TWI728498B (zh) * | 2018-12-12 | 2021-05-21 | 日商闊斯泰股份有限公司 | 氮化物半導體基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007242853A (ja) * | 2006-03-08 | 2007-09-20 | Sanken Electric Co Ltd | 半導体基体及びこれを使用した半導体装置 |
| JP2008034411A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Corp | 窒化物半導体素子 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3274190B2 (ja) | 1992-09-26 | 2002-04-15 | 株式会社東芝 | 半導体エピタキシャル基板の製造方法 |
| US5393993A (en) * | 1993-12-13 | 1995-02-28 | Cree Research, Inc. | Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices |
| JP2003059948A (ja) | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4329984B2 (ja) * | 2002-02-28 | 2009-09-09 | 古河電気工業株式会社 | Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 |
| US6969824B2 (en) * | 2003-07-16 | 2005-11-29 | Lincoln Global, Inc. | Locking device for latch assembly |
| JP4725763B2 (ja) * | 2003-11-21 | 2011-07-13 | サンケン電気株式会社 | 半導体素子形成用板状基体の製造方法 |
| JP4332720B2 (ja) * | 2003-11-28 | 2009-09-16 | サンケン電気株式会社 | 半導体素子形成用板状基体の製造方法 |
| JP4867137B2 (ja) * | 2004-05-31 | 2012-02-01 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP4826703B2 (ja) * | 2004-09-29 | 2011-11-30 | サンケン電気株式会社 | 半導体素子の形成に使用するための板状基体 |
| US7247889B2 (en) | 2004-12-03 | 2007-07-24 | Nitronex Corporation | III-nitride material structures including silicon substrates |
| WO2007077666A1 (ja) * | 2005-12-28 | 2007-07-12 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
| JP5158833B2 (ja) * | 2006-03-31 | 2013-03-06 | 古河電気工業株式会社 | 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。 |
| US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
| JP5224311B2 (ja) | 2007-01-05 | 2013-07-03 | 古河電気工業株式会社 | 半導体電子デバイス |
| JP5309452B2 (ja) * | 2007-02-28 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
| JP5170859B2 (ja) * | 2007-03-29 | 2013-03-27 | 古河電気工業株式会社 | 基板及びその製造方法 |
-
2009
- 2009-11-13 JP JP2009260014A patent/JP4519196B2/ja active Active
- 2009-11-18 KR KR1020117013087A patent/KR101205020B1/ko active IP Right Grant
- 2009-11-18 EP EP09829111A patent/EP2357661A4/en not_active Ceased
- 2009-11-18 KR KR1020127017774A patent/KR101527638B1/ko active IP Right Grant
- 2009-11-18 WO PCT/JP2009/069896 patent/WO2010061865A1/ja active Application Filing
- 2009-11-18 EP EP13001425.1A patent/EP2613341A1/en not_active Ceased
- 2009-11-18 US US13/131,411 patent/US20110298009A1/en not_active Abandoned
- 2009-11-18 CN CN201310084558.8A patent/CN103258717B/zh active Active
- 2009-11-18 CN CN2009801532807A patent/CN102272889B/zh active Active
-
2012
- 2012-07-16 US US13/550,115 patent/US10388517B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007242853A (ja) * | 2006-03-08 | 2007-09-20 | Sanken Electric Co Ltd | 半導体基体及びこれを使用した半導体装置 |
| JP2008034411A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Corp | 窒化物半導体素子 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023314A (ja) * | 2010-07-16 | 2012-02-02 | Dowa Electronics Materials Co Ltd | Ｉｉｉ族窒化物エピタキシャル基板 |
| JP2012051774A (ja) * | 2010-09-03 | 2012-03-15 | Covalent Materials Corp | 化合物半導体基板 |
| KR20120037315A (ko) * | 2010-10-11 | 2012-04-19 | 삼성전자주식회사 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
| KR101720589B1 (ko) * | 2010-10-11 | 2017-03-30 | 삼성전자주식회사 | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 |
| JP2012184121A (ja) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | ウェーハ及び結晶成長方法 |
| US8779437B2 (en) | 2011-03-03 | 2014-07-15 | Kabushiki Kaisha Toshiba | Wafer, crystal growth method, and semiconductor device |
| JP2012186449A (ja) * | 2012-01-16 | 2012-09-27 | Toshiba Corp | 半導体装置 |
| JP2014022698A (ja) * | 2012-07-24 | 2014-02-03 | Dowa Holdings Co Ltd | 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 |
| US9536955B2 (en) | 2013-04-25 | 2017-01-03 | Coorstek Kk | Nitride semiconductor substrate |
| US9673052B2 (en) | 2013-05-31 | 2017-06-06 | Sanken Electric Co., Ltd. | Silicon-based substrate having first and second portions |
| CN105264644A (zh) * | 2013-05-31 | 2016-01-20 | 三垦电气株式会社 | 硅系基板、半导体装置及半导体装置的制造方法 |
| TWI569328B (zh) * | 2013-05-31 | 2017-02-01 | Sanken Electric Co Ltd | A silicon-based substrate, a semiconductor device, and a semiconductor device |
| JP2014236093A (ja) * | 2013-05-31 | 2014-12-15 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
| WO2014192228A1 (ja) * | 2013-05-31 | 2014-12-04 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
| US9966259B2 (en) | 2013-05-31 | 2018-05-08 | Shanken Electric Co., Ltd. | Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device |
| US9166031B2 (en) | 2013-09-05 | 2015-10-20 | Fujitsu Limited | Semiconductor device |
| US9196685B2 (en) | 2013-09-27 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2018041851A (ja) * | 2016-09-08 | 2018-03-15 | クアーズテック株式会社 | 窒化物半導体基板 |
| WO2019151441A1 (ja) * | 2018-02-01 | 2019-08-08 | 住友化学株式会社 | 半導体ウエハー及びその製造方法 |
| JP2021007142A (ja) * | 2018-12-12 | 2021-01-21 | クアーズテック株式会社 | 窒化物半導体基板 |
| JP7179706B2 (ja) | 2018-12-12 | 2022-11-29 | クアーズテック株式会社 | 窒化物半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103258717A (zh) | 2013-08-21 |
| KR20120096069A (ko) | 2012-08-29 |
| CN103258717B (zh) | 2016-07-06 |
| EP2357661A1 (en) | 2011-08-17 |
| EP2357661A4 (en) | 2012-10-17 |
| US10388517B2 (en) | 2019-08-20 |
| CN102272889B (zh) | 2013-09-11 |
| WO2010061865A1 (ja) | 2010-06-03 |
| KR101205020B1 (ko) | 2012-11-27 |
| CN102272889A (zh) | 2011-12-07 |
| JP4519196B2 (ja) | 2010-08-04 |
| KR20110088559A (ko) | 2011-08-03 |
| US20120273759A1 (en) | 2012-11-01 |
| US20110298009A1 (en) | 2011-12-08 |
| EP2613341A1 (en) | 2013-07-10 |
| KR101527638B1 (ko) | 2015-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4519196B2 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
| US8426893B2 (en) | Epitaxial substrate for electronic device and method of producing the same | |
| US8946863B2 (en) | Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing | |
| WO2011161975A1 (ja) | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 | |
| WO2010070863A1 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
| JP5543866B2 (ja) | Ｉｉｉ族窒化物エピタキシャル基板 | |
| JP5546301B2 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
| JP2015070085A (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
| WO2016059923A1 (ja) | 窒化物半導体およびそれを用いた電子デバイス | |
| JP2011140429A (ja) | エピタキシャルウエハ及び半導体素子 | |
| JP2014022698A (ja) | 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 | |
| TWI441331B (zh) | A epitaxial substrate for electronic components and a method for manufacturing the same | |
| JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
| JP5941523B2 (ja) | Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法 | |
| JP6404738B2 (ja) | 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4519196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |