KR101527638B1 - 전자 디바이스용 에피택셜 기판 및 그 제조 방법 - Google Patents

전자 디바이스용 에피택셜 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101527638B1
KR101527638B1 KR1020127017774A KR20127017774A KR101527638B1 KR 101527638 B1 KR101527638 B1 KR 101527638B1 KR 1020127017774 A KR1020127017774 A KR 1020127017774A KR 20127017774 A KR20127017774 A KR 20127017774A KR 101527638 B1 KR101527638 B1 KR 101527638B1
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
iii nitride
layer
electronic device
Prior art date
Application number
KR1020127017774A
Other languages
English (en)
Other versions
KR20120096069A (ko
Inventor
테츠야 이쿠타
조 시미즈
토모히코 시바타
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20120096069A publication Critical patent/KR20120096069A/ko
Application granted granted Critical
Publication of KR101527638B1 publication Critical patent/KR101527638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

뒤틀림 상태 형상을 적정하게 제어한, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조 방법을 제공한다.
Si 단결정 기판과, 해당 Si 단결정 기판 상에 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 형성한 Ⅲ족 질화물 적층체를 구비하고, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판에 있어서, 상기 Si 단결정 기판과 상기 Ⅲ족 질화물 적층체와의 사이에, 절연층으로서의 버퍼를 더 구비하고, 상기 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖고, 상기 Si 단결정 기판은, p형 기판이고, 또 비저항치가 0.01 Ωcm 이하인 것을 특징으로 한다.

Description

전자 디바이스용 에피택셜 기판 및 그 제조 방법{EPITAXIAL SUBSTRATE FOR ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 전자 디바이스용 에피택셜 기판 및 그 제조 방법, 특히 HEMT용 에피택셜 기판 및 그 제조 방법에 관한 것이다.
근년, IC용 디바이스 등의 고속화에 동반하여, 고속의 전계 효과 트랜지스터(FET : Field effect transistor)로서, 고전자 이동도 트랜지스터(HEMT : High electron mobility transistor)가 넓게 이용하게 되었다. 이러한 전계 효과형의 트랜지스터는, 예컨대 도 1에 모식적으로 도시한 바와 같이, 절연성 기판(21) 상에 채널층(22) 및 전자 공급층(23)을 적층하고, 이 전자 공급층(23)의 표면에 소스 전극(24), 드레인 전극(25) 및 게이트 전극(26)을 배설 함으로써 형성되는 것이 일반적이다. 디바이스의 동작시에는, 소스 전극(24), 전자 공급층(23), 채널층(22), 전자 공급층(23) 및 드레인 전극(25)의 순으로 전자가 이동하여 가로 방향을 주전류 도통 방향으로 하고, 이 가로 방향의 전자의 이동은, 게이트 전극(26)에 인가되는 전압에 의해 제어된다. HEMT에서, 밴드 갭(band gap)이 다른 전자 공급층(23) 및 채널층(22)의 접합계면에 발생하는 전자는, 통상의 반도체내와 비교하여 고속으로 이동할 수 있다.
이러한 전계 효과형의 트랜지스터의 에피택셜 기판으로서는, 반도체 기판 상에 Ⅲ족 질화물 적층체를 에피택셜 성장 시킨 것을 이용하는 것이 일반적이고, 이 반도체 기판의 예로서 특허 문헌 1에는, 디바이스의 성능을 열화시키는 기판 손실의 저감을 목적으로 하여, 102 Ωcm를 넘는 저항값을 가지는 Si 기판을 이용하는 것이 기재되어 있고, 특허 문헌 2에는, Si기판으로의 리크 전류(leak current)의 저감을 목적으로 하여, 1.0∼500 Ωcm 정도의 저항값을 가지는 Si 기판을 이용하는 것이 기재되어 있다.
이와 같이, 종래에는 저항값이 높은 Si 기판을 이용하는 것이 바람직하다고 여겨져 왔지만, 일반적으로, 소정의 저항값을 가지는 Si기판 상에, 저항값이 다른 층을 에피택셜 성장 시키면, 이들 Si 기판과 층과의 사이에 격자 정수의 부정합이 발생하여, 일그러짐을 완화하기 위한 뒤틀림(warp)이 발생하는 것이 알려져 있다. 에피택셜 기판의 뒤틀림은, 디바이스 프로세스의 단계에서, 흡착 불량이나 노광 불량의 원인이 되고 있다.
이러한 문제를 해결하기 위해, 특허 문헌 3에는, 미리 반도체 기판의 뒤틀림의 방향을 식별하고, 그 후 적절하게 에피택셜층을 성장 시킴으로써, 뒤틀림의 절대치를 저감 시키는 기술이 개시되고 있다.
하지만, 특허 문헌 3에 기재된 기술에서는, 미리 식별되는 뒤틀림은 잉곳(ingot)으로부터의 슬라이스 공정 유래의 것으로, 어디까지나 에피택셜 기판의 뒤틀림의 절대치를 저감 시키는 것 만을 목적으로 하고 있고, 최종적인 에피택셜 기판의 뒤틀림 형상을 충분히 제어하지 못하고, 또 반도체 기판의 뒤틀림의 방향을 식별하는 공정을 거치기 때문에 제조 공정이 복잡하다라고 하는 문제가 있다.
특허 문헌 1 : 일본특허공개 2008-522447호 공보 특허 문헌 2 : 일본특허공개 2003-59948호 공보 특허 문헌 3 : 일본특허공개 평 6-112120호 공보
본 발명의 목적은, 상기 문제를 해결하고, 뒤틀림 형상을 적정하게 제어한, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 요지 구성은 이하와 같다.
(1) Si 단결정 기판과, 해당 Si 단결정 기판 상에 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 형성한 Ⅲ족 질화물 적층체를 구비하고, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판에 있어서, 상기 Si 단결정 기판과 상기 Ⅲ족 질화물 적층체와의 사이에, 절연층으로서의 버퍼를 더 구비하고, 상기 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖고, 상기 Si 단결정 기판은, 0.01 Ωcm 이하의 비저항치를 갖는 p형 기판 인 것을 특징으로 하는 전자 디바이스용 에피택셜 기판.
(2) 상기 Ⅲ족 질화물층이, 적어도 Al 또는 Ga를 포함하는 층인 상기 (1)에 기재된 전자 디바이스용 에피택셜 기판.
(3) Si 단결정 기판 상에 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 Ⅲ족 질화물 적층체를 형성한, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판의 제조 방법에 있어서, 상기 Ⅲ족 질화물 적층체를 형성하기 전에, 상기 Si 단결정 기판 상에 초격자 다층 구조로 이루어지는 적층체를 갖는 절연층으로서의 버퍼를 형성하고, 상기 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖고, 상기 Si 단결정 기판은, 0.01 Ωcm 이하의 비저항치를 갖는 p형 기판이 되도록 형성되는 것을 특징으로 하는 전자 디바이스용 에피택셜 기판의 제조 방법.
본 발명은, Si 단결정 기판의 비저항치를 적정치 이하로 함으로써, 디바이스의 성능을 열화시키지 않고, 전자 디바이스용 에피택셜 기판의 뒤틀림 형상을 적정하게 제어할 수 있다.
또, 본 발명은 Si 단결정 기판과 Ⅲ족 질화물 적층체와의 사이에, 절연층으로서의 버퍼를 더 구비하고, 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖는 것에 의해, Si 단결정 기판에 전류가 흐르는 것을 방지하고, 또 비저항이 낮은 Si 기판을 이용하는 것에 의해, 세로 방향의 리크 전류의 제어 및 내압 향상을 유도하고, 또 밴드 불연속에 기인한 캐리어의 발생을 억제하고, 버퍼의 내압을 보다 향상시키는 것이 가능하다.
또, 본 발명은, 고농도의 붕소를 첨가하여 Si 단결정 기판의 비저항치를 적정치 이하로 함으로써, 전자 디바이스용 에피택셜 기판의 뒤틀림 형상을 적정하게 제어할 수 있다.
도 1은 일반적인 전계 효과 트랜지스터를 나타내는 모식적 단면도이다.
도 2는 본 발명에 따른 전자 디바이스용 에피택셜 기판의 모식적 단면도이다.
도 3는 「BOW」를 설명하기 위한 모식도이다.
도 4는 「SORI」를 설명하기 위한 모식도이다.
도 5는 (a)∼(d)는, 다양한 뒤틀림의 단면 형상을 각각 도시하는 것이다.
도 6은 (a)∼(d)는, 다양한 뒤틀림의 단면 형상을 각각 도시하는 것이다.
도 7은 (a)∼(d)는, 형상 측정 장치를 이용하여 측정한 전자 디바이스용 에피택셜 기판의 등고선 및 그 단면의 표면을 각각 도시한 것이다.
다음으로, 본 발명의 전자 디바이스용 에피택셜 기판의 실시 형태에 대해 도면을 참조하면서 설명한다. 도 2는, 이 발명에 따른 전자 디바이스용 에피택셜 기판의 단면 구조를 모식적으로 도시한 것이다.
도 2에 도시한 바와 같이, 본 발명의 전자 디바이스용 에피택셜 기판(1)은, Si 단결정 기판(2)와, 이 Si 단결정 기판(2) 상에 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 형성한 Ⅲ족 질화물 적층체(3)을 구비하고, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판이고, Si 단결정 기판(2)은 p형 기판이며, 또한 비저항치가 0.01 Ωcm 이하인 것을 특징으로 하고, 이러한 구성을 가짐으로써, 디바이스의 성능을 열화시키지 않고, 전자 디바이스용 에피택셜 기판의 뒤틀림 형상을 적정하게 제어할 수 있는 것을 알게 되었다.
여기서, 「가로 방향을 주전류 도통 방향으로 한다」는, 도 1에 도시한 바와 같이, 소스 전극으로부터 드레인 전극으로, 주로 적층체의 폭방향으로 전류가 흐르는 것을 의미하고, 예컨대 반도체를 한 쌍의 전극에 사이에 낀 구조와 같이, 주로 세로 방향 즉 적층체의 두께 방향으로 전류가 흐르는 것과는 다른 것을 의미한다.
Si 단결정 기판(2)의 비저항치는, p형 불순물 원소를 첨가 함으로써 조정된다. 이 p형 불순물 원소로서는, 예컨대 붕소, 알루미늄이나 갈륨 등을 예시할 수 있지만, 보다 고농도로 첨가할 수 있다는 점으로부터, 붕소를 이용하는 것이 바람직하다. 이 때, Si 단결정 기판(2)의 비저항치를 0.01 Ωcm 이하로 조정하기 때문에, 붕소의 첨가 농도는 1019/cm3 이상으로 하는 것이 바람직하다. 또한 Si 단결정 기판(2)의 사이즈는, 용도에 따라 적당히 선택할 수 있다. 또한, Si 단결정 기판의 면은 특별히 특정되는 것이 아니고, (111), (100), (110) 면 등, 각 면이 적용 가능하지만, (111) 면을 이용하는 것이 바람직하다. (111) 면을 이용했을 경우, Ⅲ족 질화물의 (0001) 면이 용이하게 성장할 수 있고, 표면 평탄성을 향상할 수 있기 때문이다. 또, 이면에 다른 재료의 기판을 접합시키거나, 산화막, 질화막 등의 보호막을 붙이거나 하는 것도 가능하다.
이와 같이, Si 단결정 기판(2)의 비저항치를 0.01 Ωcm 이하로 함으로써, 전자 디바이스용 에피택셜 기판의 뒤틀림 형상을 적정화 할 수 있다. 여기서, 「뒤틀림」 형상의 적정도는, 도 3에 도시하는 「BOW」의 절대치로부터, 도 4에 도시하는 「SORI」를 차감한 값의 절대치에 의해 정의된다. BOW치는, 도 3에 도시한 바와 같이, 비흡착에서의 워크 중심 측정치(측정 표면)에 대해, 중심 이외의 측정치와 다른 부호에서 절대치의 최대의 것을 절대치 끼리 합을 취해 중심 측정치의 부호를 붙인 값이다. 한편, SORI치는, 도 4에 도시한 바와 같이, 비흡착에서의 주표면(front surface)에서의 전측정점 데이터의 최대치와 최소치와의 차이의 값이다.
본 발명에 따른 전자 디바이스용 에피택셜 기판(1)의 뒤틀림의 단면 형상은, 이하의 관계식을 만족하는 것이 바람직하다.
||BOW| - SORI|≤2 ㎛
단, 기판의 주변부 3 mm는 제외하고 측정한 값으로 한다. 기판 주변부는, Si 단결정 기판 자체의 SORI 형상 기판 엣지 처리 형상 등의 요인으로, 좁은 영역의 변형이 발생하는 것이 있기 때문이다.
도 5(a)∼(d)는, 다양한 뒤틀림의 단면 형상을 각각 나타내는 것이고, 도 6(a)∼(d)는, 도 5(a)∼(d)와 같은 뒤틀림의 단면 형상을 각각 도시한 것이다. 도 5 및 도 6 중의 파선은, BOW와 SORI를 측정하기 위해 이용한 것이다. 도 5(a)∼(c) 및 도 6(a)∼(c)는, |BOW|와 SORI의 값이 대략 동등한 경우를, 도 5(d) 및 도 6(d)은 |BOW|와 SORI가 다른 경우를 나타낸 것이다. 전자 디바이스용 에피택셜 기판(1)의 뒤틀림의 단면 형상은, 도 5(a) 및 도 6(a)과 같이, 일 방향으로 균일하게 휘어져 있는 것이 바람직하다. 반대로, 도 5(d) 및 도 6(d)에 도시한 바와 같이, 뒤틀림의 단면 형상이 양방향에 휘고 있는 경우에는, |BOW|와 SORI의 값이 상이하여, 이러한 차이의 절대치가 커질수록, 뒤틀림의 형상은 양방향으로 불균일하게 되어 있다. 상기 ||BOW| - SORI|가 2 ㎛를 넘는 경우, 디바이스의 성능을 열화 시킬 우려가 있고, 또 흡착 불량이나 노광 불량의 원인이 될 우려가 있다.
전자 디바이스용 에피택셜 기판의 뒤틀림의 단면 형상은, 도 5(a) 및 도 6(a)에 도시한 바와 같이, 전폭에 걸쳐서 단조로운 만곡 형상인 것이 바람직하다. 뒤틀림의 교정을 용이하게 실시할 수 있고, 흡착 불량에 의한 디바이스 노광 불량을 억제할 수 있기 때문이다. 단, 상술한 것처럼, 기판의 주변부 3 mm는 제외한 것으로 한다.
또, Si 단결정 기판(2)과 Ⅲ족 질화물 적층체(3)과의 사이에, 절연층으로서의 버퍼(4)를 더 구비하는 것이 바람직하다. Si 단결정 기판(2)에 전류가 흐르는 것을 방지하고, 또 비저항의 낮은 Si 기판을 이용하는 것에 의한, 세로 방향의 리크 전류의 억제 및 내압 향상을 도모할 수 있기 때문이다.
버퍼(4)는, 초격자 다층 구조로 이루어지는 적층체(4a)를 가지는 것이 바람직하다. 이 적층체(4a)는, 예컨대 Ba1Alb1Gac1Ind1N(0≤a1≤1, 0≤b1≤1, 0≤c1≤1, 0≤d1≤1, a1+b1+c1+d1=1) 재료로 이루어지는 제1층(4a1) 및 상기 제 1층과는 밴드 갭이 다른 Ba2Alb2Gac2Ind2N(0≤a2≤1, 0≤b2≤1, 0≤c2≤1, 0≤d2≤1, a2+b2+c2+d2=1) 재료로 이루어지는 제2층(4a2)를 적어도 포함하는 것을 교대로 적층한 것으로 할 수 있다. 밴드의 불연속에 기인한 세로 방향의 저항을 증대할 수 있기 때문이다. 이 때, 초격자 다층 구조 내에는, 1×1018/cm3 이상의 C(카본)를 포함하는 것이 바람직하다. 밴드 불연속에 기인한 캐리어의 발생을 억제하고, 버퍼의 내압을 보다 향상시킬 수 있기 때문이다. C농도의 상한은 특별히 지정되는 것은 아니지만, Ⅲ족 질화물 적층체(3)에서의 피트의 발생을 억제하는 관점에서, 1×1020/cm3 이하인 것이 바람직하다. 또한 통상의 초격자에서는, 계면을 급격하게 변화시켜 형성하지만, 본 출원에서는, 본원의 발명의 기술적 효과를 해치지 않는 범위 내에서, 계면에 다른 층을 삽입하거나, 계면의 조성을 연속적으로 변화시키거나, 초격자 다층 구조의 조성을 변화시키거나 하는 경우도 포함된다.
특히 내압의 향상이라고 하는 관점으로부터 고려하면, 밴드 갭의 큰 층의 두께는, 터널 전류를 억제할 수 있는 정도의 두께 이상에서, 또한 크랙의 발생하지 않는 막두께 이하로 하는 것이 바람직하다. 예컨대, Ⅲ족 질화물 중 최대의 밴드 갭을 가지는 AlN를 이용하여, 2∼10 nm로 설정하는 것이 바람직하다. 또, 동일한 관점에서, 밴드 갭의 작은 층은, C농도를 유효하게 취하도록, 적어도 Al를 포함하는 것이 바람직하다.
또, 초격자 다층 구조의 왜곡완충 효과를 유효하게 발휘하고, 크랙의 발생을 억제하기 위해서, 밴드 갭의 작은 층의 두께는, 밴드 갭의 큰 층 보다 두껍고, 40 nm이하가 바람직하다. 또, 같은 이유에 의해, 밴드 갭의 큰 층과의 조성차이가 필요하고, 밴드 갭의 큰 층 보다 Al의 조성이50% 이상의 차이(|b1-b2|≥0.5)가 있는 것이 바람직하다.
초격자 다층 구조의 적층 페어수는 특별히 한정되는 것은 아니지만, 페어수를 늘리면 늘릴수록 세로 방향의 리크 전류의 억제 및 내압 향상을 도모할 수 있다.
다음으로, 본 발명의 전자 디바이스용 에피택셜 기판의 제조 방법의 실시 형태에 대해 도면을 참조하면서 설명한다. 도 2에 도시한 바와 같이, 본 발명의 전자 디바이스용 에피택셜 기판(1)은, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판(1)이며, Si 단결정 기판(2) 상에 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 Ⅲ족 질화물 적층체(3)을 형성하고, Si 단결정 기판(2)은, 고농도의 붕소를 첨가 함으로써, 비저항치가 0.01 Ωcm 이하인 p형 기판이 되도록 형성되는 것을 특징으로 하고, 이러한 구성을 가짐으로써, 디바이스의 성능을 열화시키지 않고, 뒤틀림 형상을 적정하게 제어할 수 있는 것이다.
p형 불순물 원소로서는, 예컨대 붕소, 알루미늄이나 갈륨 등을 예시할 수 있지만, 보다 고농도로 첨가할 수 있다는 점으로부터, 붕소를 이용하는 것이 바람직하다. 붕소의 첨가량은, 1019/cm3 이상으로 하고, 기판 전체에 포함되어 있는 것이 바람직하다. 이 붕소는, CZ법, FZ법 등의 단결정 제작 시에 불순물으로서 첨가 함으로써, 단결정 내에 첨가하여도 무방하고, 이온 주입 등의 방법이나, 열확산으로 도입할 수 있다. 또, 이 때, 단결정 기판 전역에 상기의 붕소가 첨가되고 있을 필요는 없고, 기판의 일부에 첨가되고 있으면 무방하다. 예컨대, 붕소 첨가량이 상기 값 이상의 기판 상에, 붕소 첨가량이 상기 값 미만의 Si막이 형성되어 있거나, 부분적으로, 상기 값 미만의 첨가량의 부분이 Si 기판 내에 있는 경우도, 본 발명에 포함된다. 또, 기판 표면에, 초기층으로서 Si질화막, 탄화막, 산화막 등의 표면 변질층이 형성되어 있거나, Si 또는 Ⅲ족 질화물 이외가 다른 재료가 형성되고 있는 경우도 본 발명에 포함된다. 또, B 이외의 불순물, 예컨대, Al, Ga, In, P, Sb, As, H, C, Ge, N, O 등도 포함할 수 있다. Si 단결정 기판의 경도를 부여하는 목적의 불순물의 첨가는 보다 바람직하다.
Ⅲ족 질화물 적층체를 형성하기 전에, Si 단결정 기판 상에 초격자 다층 구조로 이루어지는 적층체를 가지는 절연층으로서의 버퍼를 형성하고, 그 후 HEMT 구조의 Ⅲ족 질화물 적층체를 형성하는 것이 바람직하다. 초격자 다층 구조로 이루어지는 적층체, HEMT 구조의 Ⅲ족 질화물 적층체를 기본으로, MOCVD, MBE, HVPE 등의 각종 박막 적층 방법에 의해 형성할 수 있다.
버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖도록 형성된다.
또한, 도1∼6은, 대표적인 실시 형태의 예를 나타낸 것이고, 본 발명은 이러한 실시 형태로 한정되는 것은 아니다.
실시예
(실시예 1)
직경 3 인치의 Si 단결정 기판(판두께 : 625 ㎛, 붕소 첨가량 : 2*1019/cm3, 비저항치 0.005 Ωcm, 결정면(111))을, 수소 및 질소 분위기 내에서 1050 ℃로 가열한 후, MOCVD법을 이용하여, 트라이메틸갈륨(TMG, trimethylgallium), 트라이메틸알루미늄(TMA, trimethylaluminum), NH3의 공급량을 조정 함으로써, 막두께 200 nm의 AlN층과 막두께 50 nm의 Al0 .25Ga0 .75 N층을 형성하였다. 그 후, 트라이메틸갈륨(TMG), 트라이메틸알루미늄(TMA), NH3의 공급량을 조정 함으로써, 상기 Al0 .25Ga0 .75 N층의 상에, AlN(막두께 4nm)와 Al0 .15Ga0 .85 N(막두께 : 25nm)를 교대로 80 대 적층시킨 절연성의 초격자층을 형성하였다. 이 초격자층의 평균 C농도는 2×1018/cm3이 였다. 아울러 그 위에, 가로 방향 전류 도전층으로서 기능하는, 두께 1.5 ㎛의 GaN층과 Al0 .25Ga0 .75 N(막두께 20nm)를 적층하고, 전자 디바이스용 에피택셜 기판을 제작하였다.
(실시예 2)
붕소 첨가량을 1019/cm3로 하고, Si 단결정 기판의 비저항치를 0.01 Ωcm로 한 것 이외는, 실시예 1과 동일한 방법에 의해 전자 디바이스용 에피택셜 기판을 제작하였다.
(비교예 1)
붕소 첨가량을 4*1018/cm3로 하고, Si 단결정 기판의 비저항치를 0.02 Ωcm로 한 것 이외는, 실시예 1과 동일한 방법에 의해 전자 디바이스용 에피택셜 기판을 제작하였다.
(비교예 2)
붕소 첨가량을 1.5*1016/cm3로 하고, Si 단결정 기판의 비저항치를 1 Ωcm로 한 것 이외는, 실시예 1과 동일한 방법에 의해 전자 디바이스용 에피택셜 기판을 제작하였다.
(비교예 3)
붕소 첨가량을 8*1014/cm3로 하고, Si 단결정 기판의 비저항치를 25 Ωcm로 한 것 이외는, 실시예 1과 동일한 방법에 의해 전자 디바이스용 에피택셜 기판을 제작하였다.
(비교예 4)
붕소 첨가량을 1*1013/cm3로 하고, Si 단결정 기판의 비저항치를 5000 Ωcm로 한 것 이외는, 실시예 1과 동일한 방법에 의해 전자 디바이스용 에피택셜 기판을 제작하였다.
(평가)
실시예 1∼2 및 비교예 1∼4의 각 전자 디바이스용 에피택셜 기판에 대해, 형상 측정 장치(FT-900 : NIDEC제)를 이용하여, 뒤틀림의 형상을 관찰하고, BOW 및 SORI의 값을 측정하였다. 도 7(a)∼(d)는, 상기 형상 측정 장치를 이용하여, 실시예 1, 비교예 1, 비교예 2 및 비교예 4의 단면의 뒤틀림의 형상의 표면을 각각 도시한 것이고, 표 1은, BOW 및 SORI의 값의 측정 결과를 나타낸 것이다.
또, Si 단결정 기판 자체의 형상의 격차를 고려하기 위하여, 실시예 1∼2 및 비교예 1∼4의 전자 디바이스용 에피택셜 기판을 각각 10장씩 제작하고, 각각 상기와 동일한 실험을 실시하였다. 표 2는, 각 예의 결과의 최소치 및 최대치를 나타낸 것이다.
Figure 112012054611655-pat00001
Figure 112012054611655-pat00002
도 7(a)에 도시한 바와 같이, 본 발명에 따른 실시예 1의 전자 디바이스용 에피택셜 기판의 단면의 뒤틀림의 형상은, 일 방향으로 균일하게 되어 있는 것을 알 수 있다. 한편, 도 7(b)∼도 7(d)에 도시한 바와 같이, 비교예 1, 비교예 2 및 비교예 4의 전자 디바이스용 에피택셜 기판의 단면의 뒤틀림의 형상은, 불균일하게 되어 있는 것을 알 수 있다. 또, 표 1 및 표 2에 도시한 바와 같이, 본 발명에 따른 실시예 1 및 2는, Si 단결정 기판의 비저항치를 0.01 Ωcm 이하로 함으로써, 비교예 1∼4와 비교하여 ||BOW| - SORI|의 값을 작게 하는 것이 가능하다 것을 알 수 있다.
기판 두께, 사이즈에 대해서는, 특별히 상기 실시예로 한정되는 것은 아니고, 적용 용도에 따라 적당히 선택된다.
본 발명에 의하면, Si 단결정 기판의 비저항치를 적정치 이하로 하는 것에 의해, 디바이스의 성능을 열화시키지 않고, 전자 디바이스용 에피택셜 기판의 뒤틀림 형상을 적정하게 제어할 수 있다.
또, 본 발명에 의하면, Si 단결정 기판과 Ⅲ족 질화물 적층체와의 사이에, 절연층으로서의 버퍼를 더 구비하고, 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖는 것에 의해, Si 단결정 기판에 전류가 흐르는 것을 방지하고, 또 비저항이 낮은 Si 기판을 이용하는 것에 의해, 세로 방향의 리크 전류의 제어 및 내압 향상을 유도하고, 또 밴드 불연속에 기인한 캐리어의 발생을 억제하고, 버퍼의 내압을 보다 향상시키는 것이 가능하다.
1 전자 디바이스용 에피택셜 기판
2 Si 단결정 기판
3 Ⅲ족 질화물 적층체
3a 채널층
3b 전자 공급층
4 버퍼
4a 초격자 다층 구조로 이루어지는 적층체
4b 중간층
4c 핵형성층

Claims (3)

  1. Si 단결정 기판과, 해당 Si 단결정 기판의 일방의 주면(主面) 상에만 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 형성한 Ⅲ족 질화물 적층체를 구비하고, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판에 있어서,
    상기 Si 단결정 기판과 상기 Ⅲ족 질화물 적층체와의 사이에, 절연층으로서의 버퍼를 더 구비하고,
    상기 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖고,
    상기 Si 단결정 기판은, 0.01 Ωcm 이하의 비저항치를 갖는 p형 기판인 것을 특징으로 하는 전자 디바이스용 에피택셜 기판..
  2. 제1항에 있어서,
    상기 Ⅲ족 질화물층이, 적어도 Al 또는 Ga를 포함하는 층인 전자 디바이스용 에피택셜 기판.
  3. Si 단결정 기판의 일방의 주면 상에만 복수 층의 Ⅲ족 질화물층을 에피택셜 성장시켜 Ⅲ족 질화물 적층체를 형성한, 가로 방향을 주전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판의 제조 방법에 있어서,
    상기 Ⅲ족 질화물 적층체를 형성하기 전에, 상기 Si 단결정 기판 상에 초격자 다층 구조로 이루어지는 적층체를 갖는 절연층으로서의 버퍼를 형성하고,
    상기 버퍼는, 1*1018/cm3 이상의 C를 포함하는 초격자 다층 구조로 이루어지는 적층체를 갖고,
    상기 Si 단결정 기판은, 0.01 Ωcm 이하의 비저항치를 갖는 p형 기판이 되도록 형성되는 것을 특징으로 하는 전자 디바이스용 에피택셜 기판의 제조 방법.
KR1020127017774A 2008-11-27 2009-11-18 전자 디바이스용 에피택셜 기판 및 그 제조 방법 KR101527638B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-302620 2008-11-27
JP2008302620 2008-11-27
JP2009260014A JP4519196B2 (ja) 2008-11-27 2009-11-13 電子デバイス用エピタキシャル基板およびその製造方法
JPJP-P-2009-260014 2009-11-13
PCT/JP2009/069896 WO2010061865A1 (ja) 2008-11-27 2009-11-18 電子デバイス用エピタキシャル基板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013087A Division KR101205020B1 (ko) 2008-11-27 2009-11-18 전자 디바이스용 에피택셜 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120096069A KR20120096069A (ko) 2012-08-29
KR101527638B1 true KR101527638B1 (ko) 2015-06-09

Family

ID=42225736

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127017774A KR101527638B1 (ko) 2008-11-27 2009-11-18 전자 디바이스용 에피택셜 기판 및 그 제조 방법
KR1020117013087A KR101205020B1 (ko) 2008-11-27 2009-11-18 전자 디바이스용 에피택셜 기판 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117013087A KR101205020B1 (ko) 2008-11-27 2009-11-18 전자 디바이스용 에피택셜 기판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US20110298009A1 (ko)
EP (2) EP2357661A4 (ko)
JP (1) JP4519196B2 (ko)
KR (2) KR101527638B1 (ko)
CN (2) CN102272889B (ko)
WO (1) WO2010061865A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5543866B2 (ja) * 2010-07-16 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板
JP5384450B2 (ja) * 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5059205B2 (ja) 2011-03-03 2012-10-24 株式会社東芝 ウェーハ及び結晶成長方法
JP5460751B2 (ja) * 2012-01-16 2014-04-02 株式会社東芝 半導体装置
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP2014072429A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6154604B2 (ja) * 2012-12-07 2017-06-28 住友化学株式会社 窒化物半導体エピタキシャルウェハ
EP3282041B1 (en) 2013-02-15 2020-06-24 AZUR SPACE Solar Power GmbH P doping of group iii nitride buffer layer structure on a heterosubstrate
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6108609B2 (ja) 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
JP2014236093A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
CN105264651B (zh) * 2013-07-19 2017-10-03 夏普株式会社 场效应晶体管
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN105373072A (zh) * 2014-09-01 2016-03-02 富泰华工业（深圳）有限公司 高精度平面加工系统及方法
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2017216257A (ja) * 2014-10-14 2017-12-07 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
JP2017054955A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP2018041851A (ja) * 2016-09-08 2018-03-15 クアーズテック株式会社 窒化物半導体基板
WO2019151441A1 (ja) * 2018-02-01 2019-08-08 住友化学株式会社 半導体ウエハー及びその製造方法
JP7179706B2 (ja) * 2018-12-12 2022-11-29 クアーズテック株式会社 窒化物半導体基板
US10825895B2 (en) * 2018-12-12 2020-11-03 Coorstek Kk Nitride semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324068A (ja) * 2002-02-28 2003-11-14 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
US20050118752A1 (en) * 2003-11-28 2005-06-02 Koji Otsuka Method of making substrates for nitride semiconductor devices
US20070210329A1 (en) * 2006-03-08 2007-09-13 Sanken Electric Co., Ltd. Warp-free semiconductor wafer, and devices using the same
US20080023706A1 (en) * 2006-07-26 2008-01-31 Kabushiki Kaisha Toshiba Nitride semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US6969824B2 (en) * 2003-07-16 2005-11-29 Lincoln Global, Inc. Locking device for latch assembly
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5170859B2 (ja) * 2007-03-29 2013-03-27 古河電気工業株式会社 基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324068A (ja) * 2002-02-28 2003-11-14 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
US20050118752A1 (en) * 2003-11-28 2005-06-02 Koji Otsuka Method of making substrates for nitride semiconductor devices
US20070210329A1 (en) * 2006-03-08 2007-09-13 Sanken Electric Co., Ltd. Warp-free semiconductor wafer, and devices using the same
US20080023706A1 (en) * 2006-07-26 2008-01-31 Kabushiki Kaisha Toshiba Nitride semiconductor device

Also Published As

Publication number Publication date
JP4519196B2 (ja) 2010-08-04
KR20110088559A (ko) 2011-08-03
CN102272889A (zh) 2011-12-07
CN102272889B (zh) 2013-09-11
US20120273759A1 (en) 2012-11-01
EP2357661A4 (en) 2012-10-17
EP2613341A1 (en) 2013-07-10
EP2357661A1 (en) 2011-08-17
US10388517B2 (en) 2019-08-20
CN103258717A (zh) 2013-08-21
KR20120096069A (ko) 2012-08-29
CN103258717B (zh) 2016-07-06
WO2010061865A1 (ja) 2010-06-03
JP2010153817A (ja) 2010-07-08
US20110298009A1 (en) 2011-12-08
KR101205020B1 (ko) 2012-11-27

Similar Documents

Publication Publication Date Title
KR101527638B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조 방법
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8847203B2 (en) Group III nitride epitaxial laminate substrate
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
EP2360719A1 (en) Epitaxial substrate for electronic devices and manufacturing method therefor
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
JP5543866B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5546301B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
TWI441331B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP2011258782A (ja) 窒化物半導体基板
EP3940123A1 (en) Nitride semiconductor substrate
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5