TWI441331B

TWI441331B - A epitaxial substrate for electronic components and a method for manufacturing the same

Info

Publication number: TWI441331B
Application number: TW99115373A
Authority: TW
Inventors: Tetsuya Ikuta; Jo Shimizu; Tomohiko Shibata
Original assignee: Dowa Electronics Materials Co
Priority date: 2009-11-13
Filing date: 2010-05-14
Publication date: 2014-06-11
Also published as: TW201117378A

Description

電子元件用磊晶基板及其製造方法

本發明係有關電子元件用磊晶基板及其製造方法，特別是，係有關HEMT用磊晶基板及其製造方法。

近年來，隨著IC用元件等之高速化，高電子遷移率電晶體(HEMT：High electron mobility transistor)被廣泛地用作高速之場效電晶體(FET：Field effect transistor)。該種場效型電晶體，例如圖1之示意圖所示般，一般係在絕緣性基板21上積層通道層22及電子供應層23，在該電子供應層23的表面配設源極(source electrode)24、汲極(drain electrode)25、及閘極(gate electrode)26而形成。在元件運作時，電子依照源極24、電子供應層23、通道層22、電子供應層23及汲極25的順序移動並以橫向作為主電流導通方向，該橫向之電子遷移，係受到施加於閘極26之電壓所控制。在HEMT中，於帶隙相異之電子供應層23及通道層22的接合界面所產生之電子，與一般之半導體內相較，能高速遷移。

該種場效型電晶體之磊晶基板，一般使用在半導體基板上磊晶生長Ⅲ族氮化物積層體者，該半導體基板之例子包括：專利文獻1，記載有為了降低造成元件性能劣化之基板損失，而使用電阻值超過10² Ω‧cm的Si基板；專利文獻2，記載有為了降低流向Si基板之洩漏電流，而使用電阻值在1.0～500Ω‧cm左右之Si基板。

如所示，雖然以往偏好使用高電阻值之Si基板，但一般已知，在具有既定電阻值之Si基板上，若使電阻值相異之層磊晶生長，該等Si基板與層之間會發生晶格常數之不匹配，為緩和應變而發生彎曲。磊晶基板之彎曲，在元件的製程階段，成為吸附不良或曝光不良的原因。

為解決上述問題，在專利文獻3中，揭示有預先識別半導體基板之彎曲方向，之後適當地使磊晶層生長，藉以降低彎曲的絕對值之技術。

然而，在專利文獻3所載之技術中，由於預先識別之彎曲係來自鑄錠之切片步驟者，因此終究僅以降低磊晶基板之彎曲的絕對值為目的，最終仍未能充份控制磊晶基板之彎曲形狀，又因為經過識別半導體基板之彎曲方向之步驟，而有製造步驟複雜的問題。

專利文獻1　日本特開2008-522447號公報

專利文獻2　日本特開2003-59948號公報

專利文獻3　日本特開平6-112120號公報

本發明之目的在於，解決上述問題，提供適度控制彎曲形狀之以橫向作為主電流導通方向之電子元件用磊晶基板及其製作方法。

為達成上述目的，本發明之構成要旨如以下所述。

(1)一種電子元件用磊晶基板，具備Si單晶基板、以及在該Si單晶基板上磊晶生長複數層之Ⅲ族氮化物層而形成之Ⅲ族氮化物積層體，並以橫向作為主電流導通方向，其特徵在於：該Si單晶基板係p型基板，且比電阻值在0.01Ω‧cm以下。

(2)如上述第1項之電子元件用磊晶基板，其中，該電子元件用磊晶基板之彎曲之截面形狀，滿足下述關係式：||BOW|-SORI|≦2μm

(3)如上述第1或2項之電子元件用磊晶基板，其中，該電子元件用磊晶基板之彎曲之截面形狀，跨全寬呈一致的彎曲形狀。

(4)如上述第1、2或3項之電子元件用磊晶基板，其中，該Si單晶基板含有濃度10¹⁹ /cm³ 以上之硼作為雜質元素。

(5)如上述第1～4項中任一項之電子元件用磊晶基板，其中，在該Si單晶基板與該Ⅲ族氮化物積層體之間，進一步具備有作為絕緣層之緩衝層。

(6)如上述第5項之電子元件用磊晶基板，其中，該緩衝層具有由超晶格多層構造構成之積層體。

(7)一種電子元件用磊晶基板之製造方法，係在Si單晶基板上磊晶生長複數層之Ⅲ族氮化物層形成Ⅲ族氮化物積層體，並以橫向作為主電流導通方向，其特徵在於：該Si單晶基板，係藉由添加高濃度硼，形成為比電阻值在0.01Ω‧cm以下之p型基板。

(8)如上述第7項之電子元件用磊晶基板之製造方法，其中，該硼之添加量在10¹⁹ /cm³ 以上。

(9)如上述第7或8項之電子元件用磊晶基板之製造方法，其中，在形成該Ⅲ族氮化物積層體之前，先在該Si單晶基板上形成具有由超晶格多層構造構成之積層體之作為絕緣層的緩衝層，之後再形成HEMT構造之Ⅲ族氮化物積層體。

本發明，藉著將Si單晶基板之比電阻值設在適當值以下，可在不劣化元件性能之情況下，適當控制電子元件用磊晶基板之彎曲形狀。

又，本發明藉著添加高濃度的硼而將Si單晶基板之比電阻值設在適當值以下，可適當控制電子元件用磊晶基板之彎曲形狀。

繼而，邊參照圖式邊說明本發明之電子元件用磊晶基板之實施形態。圖2係依照本發明之電子元件用磊晶基板之截面構造之示意圖。

如圖2所示，本發明之電子元件用磊晶基板1，具備Si單晶基板2，以及在該Si單晶基板2上使複數層之Ⅲ族氮化物層磊晶生成而形成之Ⅲ族氮化物積層體3，並以橫向作為主電流導通方向，其特徵在於：Si單晶基板2為p型基板，且比電阻值在0.01Ω‧cm以下，並發現，由於具有上述構成，故能在不劣化元件性能的情況下，適當地控制電子元件用磊晶基板之彎曲形狀。由於在必須於高溫下生長之情形下易發生彎曲問題，因此，Ⅲ族氮化物層3至少含有Al或Ga更佳，易於發揮本發明的效果。

此處之「以橫向作為主電流導通方向」，如圖1所示，係指電流由源極流向汲極，主要在積層體之寬度方向流動，其與例如以一對電極夾住半導體之構造，電流主要在縱向(即積層體之厚度方向)流動，具有不同的意涵。

Si單晶基板2之比電阻值，可藉添加p型雜質元素來調整。該p型雜質元素可舉例為硼、鋁、鎵等，但從可添加更高濃度之點看來，使用硼較佳。此時，為了將Si單晶基板2之比電阻值調整成0.01Ω‧cm以下，硼的添加濃度以10¹⁹ /cm³ 以上為佳。再者，Si單晶基板2之尺寸可依照用途而妥為選擇。再者，Si單晶基板的面並無特別限定，(111)、(100)、(110)面等各個面皆可適用，但使用(111)面較佳。原因在於，使用(111)面時，Ⅲ族氮化物之(0001)面較易於生長，可提升表面平坦性。又，亦可在內面貼合其他材料之基板，或是貼上氧化膜、氮化膜等保護膜。

如此，藉著將Si單晶基板2之比電阻值設在0.01Ω‧cm以下，可將電子元件用磊晶基板之彎曲形狀予以適當修正。此處之「彎曲」形狀的修正度，係由圖3所示之「BOW」之絕對值扣除圖4所示「SORI」值後之絕對值來定義。BOW值係指，如圖3所示，將相對於非吸附之工作中心測定值(測定表面)之與中心以外之測定值異號之具最大絕對值者取絕對值之和，然後賦與中心測定值之符號之值。另一方面，SORI值係如圖4所示，係指在非吸附之主表面(front surface)上之所有測定點數據的最大值與最小值之差值。

本發明之電子元件用磊晶基板1之彎曲之截面形狀，較佳係滿足下述關係式。

||BOW|-SORI|≦2μm

然而，基板之周邊部3mm係除外測定之值。其原因在於，基板周邊部因Si單晶基板本身的SORI形狀、基板邊緣處理形狀等主要原因，而有狹小區域變形之發生。

圖5(a)～(d)，係分別表示各種彎曲之截面形狀之圖，圖6(a)～(d)，與圖5(a)～(d)同樣各自表示彎曲之截面形狀。圖5及圖6中的虛線，係用來測定BOW與SORI。圖5(a)～(c)及圖6(a)～(c)，係表示|BOW|與SORI之值大致相等之情形時；圖5(d)及圖6(d)，係表示|BOW|與SORI相異之情形。電子元件用磊晶基板1之彎曲之截面形狀，如圖5(a)及圖6(a)所示般，往同一方向均勻彎曲者較佳。相反地，如圖5(d)及圖6(d)所示，彎曲之截面形狀往兩個方向彎曲時，|BOW|與SORI之值相異，其等之差的絕對值越大，兩方向之彎曲形狀越不均。上述之||BOW|-SORI|超過2μm時，有導致元件性能劣化之虞，又有成為吸附不良或曝光不良的原因之虞。

電子元件用磊晶基板之彎曲之截面形狀，如圖5(a)及圖6(a)所示，跨全寬呈一致的彎曲形狀較佳。原因在於，可易於進行彎曲的矯正，可抑制因吸附不良造成之元件曝光不良。然而，如以上所述，基板之周邊部3mm除外。

又，在Si單晶基板2與Ⅲ族氮化物積層體3之間，進一步具備作為絕緣層之緩衝層4較佳。原因在於，可防止電流向Si單晶基板2流動，且可謀求使用低比電阻Si基板所造成之縱向洩漏電流之抑制以及耐壓之提升。

緩衝層4較佳係具有由超晶格多層構造所構成之積層體4a。該積層體4a，例如，可以是對至少含有第1層4a₁ (由B_a1 Al_b1 Ga_c1 In_d1 N(0≦a₁ ≦1，0≦b₁ ≦1，0≦c₁ ≦1，0≦d₁ ≦1，a₁ +b₁ +c₁ +d₁ =1)材料構成)及第2層4a₂ (由帶隙異於該第1層之B_a2 Al_b2 Ga_c2 In_d2 N(0≦a₂ ≦1，0≦b₂ ≦1，0≦c₂ ≦1，0≦d₂ ≦1，a₂ +b₂ +c₂ +d₂ =1)材料構成)者進行積層後所得者。目的在於，可增大因能帶之不連續造成之縱向的電阻。此際，在超晶格多層構造內，以含有1×10¹⁸ /cm³ 以上的C(碳)為佳。原因在於，可抑制起因於能帶不連續造成之載子的產生，並進一步提高緩衝層的耐壓。C濃度之上限並無特別限定，由抑制Ⅲ族氮化物積層體3之坑(pit)產生之觀點來看，以1×10²⁰ /cm³ 以下為佳。再者，在一般之超晶格內，係使界面急速地變化而形成，但在本申請案中，尚包含，在不損及本案發明之技術效果之範圍內，將其他層插入界面內，或使界面之組成連續變化，或改變超晶格多層構造之組成。

特別是，若由耐壓提升之觀點考量，則帶隙較大之層之厚度，較佳係設成可抑制通道電流之程度之厚度以上，且為不會產生裂縫之膜厚以下。例如，使用Ⅲ族氮化物中具有最大帶隙之AlN，並設成2～10nm較佳。又，從同樣的觀點來看，帶隙較小之層，較佳係至少含有Al，以使有效地取入C濃度。

又，為了要有效發揮超晶格多層構造之應變緩衝效果以抑制裂縫的產生，帶隙較小之層之厚度，較佳係比帶隙較大之層厚，並在40nm以下。又，基於同樣的理由，必須要有與帶隙較大之層之組成差，相較於帶隙較大的層，Al之組成有50%以上之差(|b1-b2|≧0.5)較佳。

超晶格多層構造之積層對數並無特別限定，但對數越是增加，則越能謀求縱向洩漏電流之抑制及耐壓提升。特別是，若超晶格之對數至少在40對以上，合計厚膜為1μm以上時，則能降低耐壓之不一致性而較佳。再者，由於該超晶格層越厚，則越能增大耐壓，因此對於用於高電壓之用途較佳，但因為亦有原料費增加之缺點，宜依照用途來妥為選擇厚度。

接著，邊參照圖式邊說明本發明之電子元件用磊晶基板之製造方法之實施形態。如圖2所示，本發明之電子元件用磊晶基板1，係以橫向作為主電流導通方向，在Si單晶基板2上磊晶生長複數層之Ⅲ族氮化物層以形成Ⅲ族氮化物積層體3，其特徵在於：藉由添加高濃度硼形成為比電阻值在0.01Ω‧cm以下之p型基板，由於具有該種構成，故能在不劣化元件性能的情況下，適度控制彎曲形狀。

硼之添加量以10¹⁹ /cm³ 以上，包含於基板全體為佳。該硼可以在CZ法、FZ法等單晶製作時作為雜質而添加至單晶內，亦能以離子植入等方法或熱擴散來導入。又，在此際，無須將上述之硼添加在單晶基板全域，添加在基板之一部分即可。例如，本發明亦包含以下情形：在硼的添加量為上述值以上之基板上，形成硼添加量未達上述值之Si膜，或是其中一部分，Si基板內存在未達上述值之添加量之部分。又，本發明亦包含以下情形：在基板表面形成作為初期層之Si氮化膜、碳化膜、氧化膜等表面變質層，或是形成Si或Ⅲ族氮化物以外之不同材料。又，亦可含有B以外之雜質，例如Al、Ga、In、P、Sb、As、H、C、Ge、N、O等。添加用以提高Si單晶基板之硬度之雜質則更佳。

形成Ⅲ族氮化物積層體之前，較佳為先在Si單晶基板上形成具有由超晶格多層構造構成之積層體之作為絕緣層之緩衝層，之後再形成HEMT構造之Ⅲ族氮化物積層體。由超晶格多層構造構成之積層體，與HEMT構造之Ⅲ族氮化物積層體，皆可由MOCVD、MBE、HVPE等各種薄膜積層方法來形成。

再者，圖1～6係表示代表性之實施形態之例，本發明並不侷限於其等實施形態。

(實施例1)

將直徑3吋之Si單晶基板(板厚：625μm；硼添加量：2×10¹⁹ /cm³ ；比電阻值：0.005Ω‧cm；結晶面(111))，在氫及氮環境氣氛中加熱至1050℃後，使用MOCVD法，調整三甲基鎵(TMG)、三甲基鋁(TMA)、NH₃ 的供應量，藉以形成膜厚200nm之AlN層與膜厚50nm的Al_0.25 Ga_0.75 N層。之後，藉由對三甲基鎵(TMG)、三甲基鋁(TMA)、及NH₃ 之供應量的調整，在上述Al_0.25 Ga_0.75 N層之上，形成將AlN(膜厚4nm)與Al_0.15 Ga_0.85 N(膜厚：25nm)交互積層80對而成之絕緣性的超晶格層。該超晶格層之平均C濃度為2×10¹⁸ /cm³ 。進而在其上積層厚1.5μm之GaN層與Al_0.25 Ga_0.75 N(膜厚20nm)作為橫向之電流導電層以發揮機能，而製得電子元件用磊晶基板。

(實施例2)

將硼添加量設為10¹⁹ /cm³ ，將Si單晶基板之比電阻值設為0.01Ω‧cm，其他則以相同於實施例1之方法，製得電子元件用磊晶基板。

(比較例1)

將硼添加量設為4×10¹⁸ /cm³ ，將Si單晶基板之比電阻值設為0.02Ω‧cm，其他則以相同於實施例1之方法，製得電子元件用磊晶基板。

(比較例2)

將硼添加量設為1.5×10¹⁶ /cm³ ，將Si單晶基板之比電阻值設為1Ω‧cm，其他則以相同於實施例1之方法，製得電子元件用磊晶基板。

(比較例3)

將硼添加量設為8×10¹⁴ /cm³ ，將Si單晶基板之比電阻值設為25Ω‧cm，其他則以相同於實施例1之方法，製得電子元件用磊晶基板。

(比較例4)

將硼添加量設為1×10¹³ /cm³ ，將Si單晶基板之比電阻值設為5000Ω‧cm，其他則以相同於實施例1之方法，製得電子元件用磊晶基板。

(評價)

對於實施例1～2及比較例1～4之各電子元件用磊晶基板，使用形狀測定裝置(FT-900：NIDEC製)來觀察彎曲的形狀，以測定BOW及SORI的數值。圖7(a)～(d)係分別表示，使用上述形狀測定裝置得到之實施例1、比較例1、比較例2，及比較例4之截面的彎曲形狀的表面；表1係表示BOW及SORI之值之測定結果。

又，應考慮到Si單晶基板本身形狀的不一致性，將實施例1～2及比較例1～4之電子元件用磊晶基板分別作成10片，分別進行與上述相同的實驗。表2係表示各例之結果之最小值及最大值。

可以得知，本發明之實施例1之電子元件用磊晶基板的截面之彎曲形狀，如圖7(a)所示，係均勻朝同一方向。另一方面，比較例1 、比較例2、及比較例4之電子元件用磊晶基板截面的彎曲形狀，則是如圖7(b)～圖7(d)所示，呈不均勻狀態。又，如表1及表2所示，得知本發明之實施例1及2，藉由將Si單晶基板之比電阻值設為0.01Ω‧cm以下，與比較例1～4相較，能使||BOW|-SORI|之值更小。

關於基板之厚度、尺寸，並不特別侷限於上述實施例，可依照適用用途而妥為選擇。

[產業上之可利用性]

依本發明，藉著將Si單晶基板之比電阻值設在適當修正值以下，可在不劣化元件性能之情況下，適當地控制電子元件用磊晶基板之彎曲形狀。

1．．．電子元件用磊晶基板

2．．．Si單晶基板

3．．．Ⅲ族氮化物積層體

3a‧‧‧通道層

3b‧‧‧電子供應層

4‧‧‧緩衝層

4a‧‧‧由超晶格多層構造構成之積層體

4b‧‧‧中間層

4c‧‧‧核形成層

圖1係表示一般之場效電晶體之示意截面圖。

圖2係本發明之電子元件用磊晶基板之示意截面圖。

圖3係用以說明「BOW」之示意圖。

圖4係用以說明「SORI」之示意圖。

圖5之(a)～(d)，係分別表示各種彎曲之截面形狀之圖。

圖6之(a)～(d)，係分別表示各種彎曲之截面形狀之圖。

圖7之(a)～(d)係分別表示，使用形狀測定裝置所測定之電子元件用磊晶基板之等高線及其截面表面之圖。

1．．．電子元件用磊晶基板

2．．．Si單晶基板

3．．．Ⅲ族氮化物積層體

3a．．．通道層

3b．．．電子供應層

4．．．緩衝層

4a．．．由超晶格多層構造構成之積層體

4b．．．中間層

4c．．．核形成層

Claims

一種電子元件用磊晶基板，具備Si單晶基板、以及在該Si單晶基板上磊晶生長複數層之Ⅲ族氮化物層所形成之Ⅲ族氮化物積層體，並以橫向作為主電流導通方向，其特徵在於：該Si單晶基板係p型基板，且比電阻值在0.01Ω．cm以下，該磊晶基板之彎曲之截面形狀滿足下述關係式：||BOW|-SORI|≦2μm。
如申請專利範圍第1項之電子元件用磊晶基板，其中，該電子元件用磊晶基板之彎曲之截面形狀，跨全寬呈一致的彎曲形狀。
如申請專利範圍第1或2項之電子元件用磊晶基板，其中，該si單晶基板含有濃度10¹⁹ /cm³ 以上之硼作為雜質元素。
如申請專利範圍第1或2項之電子元件用磊晶基板，其中，在該Si單晶基板與該Ⅲ族氮化物積層體之間，進一步具備有作為絕緣層之緩衝層。
如申請專利範圍第4項之電子元件用磊晶基板，其中，該緩衝層具有由超晶格多層構造構成之積層體。
一種電子元件用磊晶基板之製造方法，係在Si單晶基板上磊晶生長複數層之Ⅲ族氮化物層而形成Ⅲ族氮化物積層體，並以橫向作為主電流導通方向，其特徵在於：該Si單晶基板，係藉由添加高濃度硼，形成為比電阻值在0.01Ω．cm以下之p型基板；該磊晶基板之彎曲之截面形狀滿足下述關係式：||BOW|-SORI|≦2μm。
如申請專利範圍第6項之電子元件用磊晶基板之製造方法，其中，該硼之添加量在10¹⁹ /cm³ 以上。
如申請專利範圍第6或7項之電子元件用磊晶基板之製造方法，其中，在形成該Ⅲ族氮化物積層體之前，先在該Si單晶基板上形成具有由超晶格多層構造構成之積層體之作為絕緣層的緩衝層，之後再形成HEMT構造之Ⅲ族氮化物積層體。