JP2018041851A - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP2018041851A
JP2018041851A JP2016175288A JP2016175288A JP2018041851A JP 2018041851 A JP2018041851 A JP 2018041851A JP 2016175288 A JP2016175288 A JP 2016175288A JP 2016175288 A JP2016175288 A JP 2016175288A JP 2018041851 A JP2018041851 A JP 2018041851A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
single crystal
substrate
warp
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016175288A
Other languages
English (en)
Inventor
真司 河端
Shinji Kawabata
真司 河端
阿部 芳久
Yoshihisa Abe
芳久 阿部
真太郎 宮本
Shintaro Miyamoto
真太郎 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to JP2016175288A priority Critical patent/JP2018041851A/ja
Publication of JP2018041851A publication Critical patent/JP2018041851A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】反りや歪みの少ない窒化物半導体基板を提供する。【解決手段】本発明の窒化物半導体基板は、一主面上に窒化物半導体層を形成するためのSi単結晶基板として、口径が6インチ以上で、ボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗を有し、かつ、反り形状が「0μm≦WARP−|BOW|≦20μm」という式で表されるSi単結晶基板を用いているので、反りを効果的にすることができ、さらにその反り形状は、Si単結晶基板の「WARP−|BOW|」値とほぼ同等とすることも可能である。【選択図】図1

Description

本発明は、窒化物半導体基板に関する。
下地基板にSi単結晶基板を用いて、気相成長法で該基板上にガリウム系窒化物半導体層を形成して作製される窒化物半導体基板は、コスト面や大口径化に対して有利なことから、各種パワーデバイスへの適用も進んでいる。
窒化物半導体基板の反りを低減することは積年の課題であるが、数ある対策方法の中で、下地基板であるSi単結晶基板そのものに対する改良は、窒化物半導体層の積層構造に依存しない点で、汎用性の高い有力な解決方法といえる。
例えば、特許文献1には、Si単結晶基板と、該Si単結晶基板上に複数層の3族窒化物層をエピタキシャル成長させて形成したIII族窒化物積層体とを備え、横方向を主電流導通方向とする電子デバイス用エピタキシャル基板が開示され、前記Si単結晶基板はp型基板であって、かつ、比抵抗値が0.01Ω・cm以下であること、前記電子デバイス用エピタキシャル基板の反りの断面形状は||BOW|−SORI|≦2μmの関係式を満たすことが開示されている。
特許文献2には、フローティングゾーン法によって形成された第1シリコン基板上に、チョクラルスキー法によって形成された第2シリコン基板を貼り合わせて形成された基板であって、前記基板における第2シリコン基板の表面に、窒化物半導体をエピタキシャル成長させて電子デバイス形成面を形成させた電子デバイス用エピタキシャル基板が開示されている。
特開2010−153817号公報 特開2014−192226号公報
特許文献1に記載の技術は、Si単結晶基板上に窒化物半導体層を形成する場合の反り等を低減する有力な手法とされているが、大口径の窒化物半導体基板を製造する場合には、必ずしも反り形状が十分に制御できないことが分かっている。
すなわち、Si単結晶基板自体の反り形状が窒化物半導体層を積層した後の窒化物半導体基板の反り形状に影響を及ぼすこと、また、反りの小さいSi単結晶基板を用いても、それに比例して窒化物半導体基板の反り形状が良くなるとは限らないことが明らかになってきた。
特許文献2に記載の発明は、2枚のシリコン基板を貼り合わせて形成されるので、貼り合わせ工程やその後の研磨工程において、新たな基板の反り、凹凸、または歪みが発生する懸念がある。かつ、このような基板の作製により、材料費や加工コストが著しく増大するので、実用上有用な手法とはいえない。
本発明は、上記を鑑みてなされたものであり、反り形状が効果的に低減された窒化物半導体基板を提供することを目的とする。
本発明の窒化物半導体基板は、口径が6インチ以上で、ボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗を有し、かつ、反り形状が数式「0μm≦WARP−|BOW|≦20μm」で表されるSi単結晶基板上に、いずれもガリウム系窒化物半導体からなる多層構造のバッファー層および活性層がこの順で積層されることを特徴とする。
かかる構成を有することで、反り形状が適切な窒化物半導体基板を得ることができる。また、反り形状が数式「0μm≦WARP−|BOW|≦20μm」で表される窒化物半導体層形成用のSi単結晶基板を用いて、反りの小さい窒化物半導体基板を製造することができる。
本発明によれば、適切な反り形状を有するSi単結晶基板を用いることで、その口径が6インチ以上であっても、得られる窒化物半導体基板の反り形状を効果的に制御することができる。よって、本発明の窒化物半導体基板は、反りが顕著になる大口径基板として、特に好適である。
本発明の窒化物半導体基板の斜視概念図である。 本発明で用いるSi単結晶基板の反り形状について、径方向の変位で説明したグラフである。 本発明の実施形態から外れた一形態である、Si単結晶基板の反り形状を、径方向の変位で説明したグラフである。 実施例1および比較例1について、窒化物半導体基板のWARP値と、WARP−|BOW|値をプロットした対比図である。 実施例1および比較例1の窒化物半導体基板の層構成を表す概略概念図である。
以下、本発明の窒化物半導体基板について詳細に説明する。
本発明の窒化物半導体基板は、口径が6インチ以上で、ボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗を有し、かつ、次式で表される反り形状を有するSi単結晶基板上に、いずれもガリウム系窒化物半導体からなる多層構造のバッファー層および活性層がこの順で積層された構造を有する。
Figure 2018041851
本発明では、窒化物半導体層を気相成長法等の手段で一主面上に形成するための下地基板として、半導体用のSi単結晶基板を用いる。
他の一主面、すなわちSi単結晶基板の裏面側には、各種の保護膜が付与されていてもよい。前記保護膜としては、シリコン酸化物、シリコン窒化物、窒化ケイ素および炭化ケイ素のうち少なくとも1つ、またはこれらを2つ以上用いた積層体が挙げられ、多結晶または非晶質で、膜厚は100nmから1500nmの範囲の裏面膜が挙げられる。Si単結晶基板の裏面膜は、公知の方法、好適には常圧気相成長(APCVD)法により形成される。
次に、本発明で用いるSi単結晶基板は、その口径が6インチ以上で、ボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗を有する。
Si単結晶基板にボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗とすることで、下地基板としてのSi単結晶基板に、窒化物半導体層との熱膨張係数差で生じる応力に対して、変形に耐えうるだけの十分な強度を持たせている。
本発明で用いるSi単結晶基板は、口径6インチ以上の基板を対象としており、例えば、従来技術の0.01Ω・cmよりもさらに低い比抵抗、換言すればより高い濃度でボロンがドープされ、より強度が向上したものでないと、反りや歪みを十分に低減できない。このことから、本発明では、比抵抗を0.006Ω・cm以下とする必要がある。
一方、基板の強度を高くするという観点からは、比抵抗は低いほどよいが、比抵抗が0.001Ω・cmを下回るほどにボロンがドープされると、ボロン原子過剰により結晶歪が過大となり、転位や結晶欠陥が多発する懸念がある。
本発明では、上記の事情を考慮すれば、より好ましい範囲は0.001Ω・cm以上0.004Ω・cm以下となる。
なお、本発明では、Si単結晶基板については、上記の構成以外に格別の制約を設けるものではなく、製法、およびその他、不純物や転位の含有量、面方位、一主面のオフ角や面粗さ、ベベル形状、またはノッチかオリフラかの相違、等については、任意に設定してよい。
本発明で用いるSi単結晶基板は、その厚さが大きいほど、反りや歪みの抑制に対しては有利に作用する一方、あまりに大きいと、半導体基板の製造上の制約や研磨加工時の不具合などの問題が生じる。このことを考慮すると、本発明では、Si単結晶基板の厚さは、6インチ基板では600〜700μm、8インチ基板では700〜1000μmが、それぞれ好適である。
本発明で用いるSi単結晶基板の反り形状は、0μm≦WARP−|BOW|≦20μmという式で表される。WARPおよびBOWの定義は、いずれもJEIDA-431999による。反り形状をこのような範囲内とすることで、口径6インチ以上の窒化物半導体基板の作製において、ボロンのドープによる低い比抵抗と相まって、窒化物半導体層を積層した後の反り形状が適正化される。本発明におけるこの反り形状の定義について、以下、さらに詳しく説明する。
窒化物半導体形成用のSi単結晶基板は、反りおよび歪みのいずれもゼロであることが理想であるが、実際にはSi単結晶基板の製造過程により、反りや歪みが必ず発生する。このとき、歪みが大きいもの、または、歪みが小さくても反りが大きいものは、窒化物半導体形成用としては不適である。また、歪みおよび反りは小さいが凸形状のものも、後工程であるパターン形成工程や露光工程で、吸着不良を発生させる恐れがある、等の理由で、あまり好ましいとはいえない。つまり、窒化物半導体形成用のSi単結晶基板は、反りと歪みはできるだけ小さく、どちらかといえば、凹型の反り形状のものが好ましい。なお、歪み形状については、極めて微小な局所凹凸が窒化物半導体層の形成後の基板形状に与える影響までは、実用上厳密に考慮しなくてもよいことが分かっている。
本発明では、Si単結晶基板の中心を通り、互いに直交する径方向に対して反り形状を観察し、それぞれの反り形状の相違から歪みを把握している。図2は、本発明で用いるSi単結晶基板の反り形状を、径方向の変位で説明した図とグラフである。
図2は、Si単結晶基板のX軸とY軸とで、反り形状が大きく異なることを示している。すなわち、図2から、このSi単結晶基板は、基板中心から同心円状に均一な凹形状を有しているとはいえないが、概ね回転方向に対して凹凸を有していることが分かる。
図3は、本発明の実施形態から外れた一態様である、従来のSi単結晶基板の反り形状が、径方向に変位するのを説明したグラフである。図3では、図2と比べると、X軸上の変位とY軸上の変位との差が大きいことがわかる。図2および図3を比較すると、X軸上の変位は大差ないが、Y軸上の変位(特に中心から外周にかけての差)は異なっており、基板の一主面内で見たとき、図3のほうが、基板全体の歪みが大きいといえる。
ここで、図2および図3に記載された「外周3mm」とは、外周端部から中心方向に向かって3mmの位置を指す。つまり、図2および図3では、外周端部から中心方向に向かって3mmまでの部分は除外したSi単結晶基板の反り形状を説明している。
X軸上およびY軸上の変位の差がいずれも小さいSi単結晶基板を選択すれば、窒化物半導体層形成後の反りや歪みを高い確率で低く抑えることができる。
本発明では、Si単結晶基板の反り形状を0μm≦WARP−|BOW|≦20μmという式の範囲内に制御する。WARP−|BOW|値が20μmを超えると、口径6インチ以上の窒化物半導体基板の反り形状が良好なレベルにならず、いわゆる反り形状歩留まりが低下する場合がある。
窒化物半導体層形成後の窒化物半導体基板の反り形状の判定値は、要求される反り形状の規格に合わせて任意に設定することができる。判定値をいずれの数値に設定しても、上記Si単結晶基板を用いれば、反り形状の適切な窒化物半導体基板が得られる確率、いわゆる反り形状歩留まりが高いことに変わりはない。
さらには、上記Si単結晶基板のWARP−|BOW|の範囲と、得られる窒化物半導体基板のWARP−|BOW|の範囲とを、ほぼ同等にすることもできる。すなわち、Si単結晶基板が本来有する反り形状を、窒化物半導体基板にほぼそのまま反映させることができる。
また、多層構造のバッファー層の層構成を最適化することで、WARP−|BOW|の範囲が0μm以上20μm以下、すなわち、全体の反り量が十分に低減された窒化物半導体層を形成することができる。上記Si単結晶基板は、このように種々の形態を有する窒化物半導体層を積層させても、窒化物半導体層に生じる歪みを大きく抑制することができる。
言い換えると、本発明では、窒化物半導体層の形態に依存せずに、窒化物半導体基板の反り形状を下地基板であるSi単結晶基板で制御できるため、窒化物半導体層の設計自由度を高めることができる。
窒化物半導体層の層厚は、限定されるものではないが、層厚4μm以上が好ましい。
上記Si単結晶基板は、例えば、Siインゴットをワイヤーソーでスライシングする、等の方法で製造することができる。
本発明の窒化物半導体基板は、反りや歪みが十分に低減されており、デバイス工程で好適に使用できる。
ここで、特許文献1に、エピタキシャル基板の反りの断面形状が||BOW|−SORI|≦2μmの関係式を満たす場合は、デバイス工程での不具合が抑制される旨の記載があり、本発明に類似した技術が開示されている。しかしながら、特許文献1に記載の技術は、実施形態に記載されるように、もともとの反りが非常に小さい口径3インチのSi単結晶基板を使用し、かつ、Si単結晶基板の抵抗値を制御することで達成されている。
これに対して、本発明で用いる、例えば、口径6インチSi単結晶基板は、口径3インチのSi単結晶基板に比べて、もともとの反りが大きく、このような口径6インチSi単結晶基板を用いて、特許文献1に記載の技術で窒化物半導体層を形成すれば、窒化物半導体基板の反りも、かなり大きくなることは明らかである。このような効果は、Si単結晶基板の抵抗値を制御するだけでは十分に達成することができない。
以上のとおり、本発明では、Si単結晶基板のもともとの反り形状を最適化することで、6インチ以上もの大口径基板においても、窒化物半導体基板の反り低減効果を得ることができる。
以下、本発明を実施例に基づき具体的に説明するが、本発明は下記に示す実施例により制限されるものではない。
(Si単結晶基板の準備)
評価に用いるSi単結晶基板は、口径6インチ、ボロンドープで比抵抗0.003〜0.004Ω・cmの範囲、面方位(111)、厚さ675μm、多結晶シリコン酸化膜からなる裏面膜(厚さ500nm)を有するCZ(チョクラルスキ―)品である。
そして、上記のSi単結晶基板について、25枚単位の1ロットから2枚を測定用として抜き取り、前述のJEIDA-431999に基づいて、汎用の反り測定装置を用いて、WARPとBOWを測定した。WARP−|BOW|の平均値が7.78μmの集団25枚を実施例1、WARP−|BOW|の平均値が24.2μmの集団25枚を比較例1とした。なお、実施例1および比較例1ともに、すべてお椀型の凹形状(WARP値で12.9μm〜41.3μmの範囲内)であった。
(窒化物半導体層の形成)
以下に示す工程により、実施例1および比較例1のSi単結晶基板の一主面上に窒化物半導体層を積層して、図5に示す窒化物半導体基板を得た。
まず、Si単結晶基板10を公知の半導体基板洗浄方法で清浄化した後、有機金属気相成長(MOCVD)装置内にセットし、原料ガスとしてトリメチルアルミニウム(TMA)およびアンモニア(NH3)を用い、厚さ100nmのAlN単結晶層21aを1000℃で気相成長させた。なお、以降の窒化物半導体層の形成はすべて、成長温度の基準を1000℃とし、これに1〜15℃の範囲で微調整を加えた。前記AlN単結晶層上に、原料ガスとしてトリメチルガリウム(TMG)、TMA、およびNH3を用い、炭素濃度5×1019atoms/cm3、厚さ300nmのAlxGa1-xN単結晶層(x=0.1)21bを気相成長させ、初期核形成層21を形成した。次に、原料ガスとしてTMG、TMA、およびNH3を用い、炭素濃度5×1019atoms/cm3で厚さ5nmのAlN単結晶層22aおよび厚さ30nmのAlGaN単結晶層22bを交互に各8層気相成長させて、領域Vを形成した。次に、原料ガスとしてTMG、TMA、およびNH3を用い、炭素濃度5×1019atoms/cm3で厚さ190nmのAlGaN単結晶層23を成膜し、領域Vを形成した。その後、領域Vの上にVという順で4回繰り返し成膜した。次に、炭素濃度1×1018atoms/cm3にて、厚さ1250nmのGaN単結晶層24を同様にして積層し、領域Vを形成した。その後、炭素濃度1×1016atoms/cm3、厚さ700nmのGaN単結晶層を同様にして積層し、活性層として電子走行層25を、さらに厚さ18nmのAlGa1-yN単結晶層(y=0.26)を同様にして積層し、電子供給層26を形成し、窒化物半導体基板を得た。なお、気相成長により形成した各層の厚さや炭素濃度の制御は、原料ガスの流量および供給時間、基板温度、ならびにその他公知の成長条件の調整により行った。
(反りの評価)
得られた窒化物半導体基板に対しても、前述の手法でBOWとWARPを測定した。図4に、窒化物半導体層形成前のSi単結晶基板、窒化物半導体層形成後の窒化物半導体基板のそれぞれの反りをプロットした散布図を示す。なお、欠けや割れ等により、反り測定不能なものは除去したため、窒化物半導体層形成後は、実施例1では20枚、比較例1では25枚であった。
図4に示した評価結果から、実施例1のSi単結晶基板を用いて作製された窒化物半導体基板はすべて、WARP−|BOW|が20μmを大きく下回っており、良好な結果であった。これに対して、比較例1のSi単結晶基板を用いて作製された窒化物半導体基板は、25枚中5枚は、WARP−|BOW|が20μmを上回っており、実施例1と比べて見劣りするものであった。これを歩留まりに換算すると、実施例1は歩留り100%に対して、比較例1は歩留り80%(20/25)であった。
さらに、比較例1は、WARP−|BOW|が16μm以下は60%(15/25)、WARP−|BOW|が15μm以下は48%(12/25)であるのに対し、実施例1は、いずれの場合も歩留まり100%であった。すなわち、Si単結晶基板のWARP−|BOW|の平均値が7.78μmの実施例1は、窒化物半導体基板のWARP−|BOW|の平均値も12.2μmとなり、Si単結晶基板上に窒化物半導体層を積層させても、反りの発生が抑えられていることがわかる。
なお、実施例は口径6インチであるが、口径6インチより大きい場合でも、Si単結晶基板のWARP−|BOW|値が20μm以下であれば、少なくとも口径8インチまでは、同等の効果が得られる。
Z 窒化物半導体基板
1、10 Si単結晶基板
2 窒化物半導体層
21 初期核形成層
21a AlN単結晶層
21b AlxGa1-xN単結晶層
22 領域V1
22a AlN単結晶層
22b AlGaN単結晶層
23 AlGaN単結晶層(領域V2
24 GaN単結晶層(領域V3
25 電子走行層(活性層)
26 電子供給層

Claims (1)

  1. 口径が6インチ以上で、ボロンがドープされ、0.001Ω・cm以上0.006Ω・cm以下の比抵抗を有し、かつ、反り形状が次式で表されるSi単結晶基板上に、
    いずれもガリウム系窒化物半導体からなる多層構造のバッファー層および活性層がこの順で積層されていることを特徴とする窒化物半導体基板。
    Figure 2018041851
JP2016175288A 2016-09-08 2016-09-08 窒化物半導体基板 Pending JP2018041851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016175288A JP2018041851A (ja) 2016-09-08 2016-09-08 窒化物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016175288A JP2018041851A (ja) 2016-09-08 2016-09-08 窒化物半導体基板

Publications (1)

Publication Number Publication Date
JP2018041851A true JP2018041851A (ja) 2018-03-15

Family

ID=61623982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175288A Pending JP2018041851A (ja) 2016-09-08 2016-09-08 窒化物半導体基板

Country Status (1)

Country Link
JP (1) JP2018041851A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005872A1 (ja) * 2019-07-11 2021-01-14 信越半導体株式会社 電子デバイス用基板およびその製造方法
EP4012750A4 (en) * 2019-08-06 2023-10-18 Shin-Etsu Handotai Co., Ltd. SUBSTRATE FOR ELECTRONIC DEVICE AND PRODUCTION METHOD THEREOF
CN117476743A (zh) * 2023-10-27 2024-01-30 中环领先半导体材料有限公司 一种氮化镓外延片及其制备方法
WO2024084836A1 (ja) * 2022-10-20 2024-04-25 信越半導体株式会社 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272465A (ja) * 2008-05-08 2009-11-19 Sumco Corp シリコンウェーハ及びエピタキシャル基板の製造方法。
JP2010153817A (ja) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010238807A (ja) * 2009-03-30 2010-10-21 Sumco Corp ウェーハ評価方法及びエピタキシャルウェーハ製造方法
JP2014132607A (ja) * 2013-01-04 2014-07-17 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272465A (ja) * 2008-05-08 2009-11-19 Sumco Corp シリコンウェーハ及びエピタキシャル基板の製造方法。
JP2010153817A (ja) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010238807A (ja) * 2009-03-30 2010-10-21 Sumco Corp ウェーハ評価方法及びエピタキシャルウェーハ製造方法
JP2014132607A (ja) * 2013-01-04 2014-07-17 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005872A1 (ja) * 2019-07-11 2021-01-14 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2021014376A (ja) * 2019-07-11 2021-02-12 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP7279552B2 (ja) 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法
EP3998376A4 (en) * 2019-07-11 2023-07-12 Shin-Etsu Handotai Co., Ltd. SUBSTRATE FOR ELECTRONIC DEVICE AND METHOD FOR PRODUCTION THEREOF
US11705330B2 (en) 2019-07-11 2023-07-18 Shin-Etsu Handotai Co., Ltd. Substrate for electronic device and method for producing the same
EP4012750A4 (en) * 2019-08-06 2023-10-18 Shin-Etsu Handotai Co., Ltd. SUBSTRATE FOR ELECTRONIC DEVICE AND PRODUCTION METHOD THEREOF
WO2024084836A1 (ja) * 2022-10-20 2024-04-25 信越半導体株式会社 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
CN117476743A (zh) * 2023-10-27 2024-01-30 中环领先半导体材料有限公司 一种氮化镓外延片及其制备方法

Similar Documents

Publication Publication Date Title
JP5665676B2 (ja) Iii族窒化物エピタキシャル基板およびその製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
US8148753B2 (en) Compound semiconductor substrate having multiple buffer layers
WO2014192228A1 (ja) シリコン系基板、半導体装置、及び、半導体装置の製造方法
US8697564B2 (en) Method of manufacturing GaN-based film
JP2018041851A (ja) 窒化物半導体基板
JP6138974B2 (ja) 半導体基板
JP6404655B2 (ja) AlNテンプレート基板およびその製造方法
WO2016136548A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
US20120118222A1 (en) METHOD OF MANUFACTURING GaN-BASED FILM
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
JP4130389B2 (ja) Iii族窒化物系化合物半導体基板の製造方法
US20090160026A1 (en) Nitride semiconductor free-standing substrate and method for making same
JP6224424B2 (ja) Iii族窒化物半導体自立基板の製造方法
JP6108609B2 (ja) 窒化物半導体基板
JP6556664B2 (ja) 窒化物半導体基板
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
TWI470831B (zh) 分層半導體基材及其製造方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法
JP2016199436A (ja) 気相成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602