JP2010103478A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010103478A
JP2010103478A JP2009163649A JP2009163649A JP2010103478A JP 2010103478 A JP2010103478 A JP 2010103478A JP 2009163649 A JP2009163649 A JP 2009163649A JP 2009163649 A JP2009163649 A JP 2009163649A JP 2010103478 A JP2010103478 A JP 2010103478A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
layer
nitride
lattice constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009163649A
Other languages
English (en)
Inventor
Satoyuki Tamura
聡之 田村
Ryo Kajitani
亮 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009163649A priority Critical patent/JP2010103478A/ja
Publication of JP2010103478A publication Critical patent/JP2010103478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

【課題】エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、ｎ型クラッド層１３とｐ型クラッド層２２との間に形成された活性層１５と、活性層１５への電流が流れる通電部を有する電流狭窄層１８とを備えている。電流狭窄層１８は、第１の半導体層１８Ａと、第２の半導体層１８Ｂと、第３の半導体層１８Ｃとを有する。第２の半導体層１８Ｂは、第１の半導体層１８Ａの上に接して形成され第１の半導体層１８Ａと比べて格子定数が小さい。第３の半導体層１８Ｃは、２の半導体層１８Ｂの上に接して形成され第１の半導体層１８Ａと比べて格子定数が小さく且つ第２の半導体層１８Ｂと比べて格子定数が大きい。
【選択図】図４

Description

本発明は窒化物半導体装置及びその製造方法に関し、特に埋め込み型の電流狭窄層を備えた窒化物半導体装置及びその製造方法に関する。
現在、窒化ガリウム（ＧａＮ）を代表とし、一般式がＢwＡｌxＩｎyＧａzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表されるIII族元素であるホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなるIII−Ｖ族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。
例えば、窒化物半導体を用いた発光ダイオード（ＬＥＤ）が、大型ディスプレイ素子及び信号機等において用いられている。また、窒化物半導体を用いたＬＥＤと蛍光体を組み合わせた白色ＬＥＤも商品化されており、将来的に発光効率が改善されれば、現状の照明素子に置き換わることも期待されている。
また、窒化物半導体を用いた青紫色半導体レーザ素子も非常に盛んに研究開発が行われており、市場規模も年々増加している。青紫色半導体レーザ素子は、従来のＣＤ及びＤＶＤ等の光ディスクに用いられている赤色域や赤外域の光を発光する半導体レーザ素子と比べて、光ディスク上におけるスポット径を小さくすることが可能であるため、光ディスクの記録密度を向上させることが可能である。
また、窒化ガリウム系材料は、高絶縁破壊電界、高電界における高い飽和電子速度、ヘテロ接合での高い２次元電子ガス密度という優れた物性を有するため、電子デバイス用材料としても有望視されている。
窒化物半導体を用いた光デバイス及び電子デバイス等の半導体装置を製作するには、窒化物半導体を任意の形状に加工する技術が必要となる。ＬＤの電流狭窄構造及びＦＥＴのゲートリセス等を形成するために、窒化物半導体層を選択的にエッチングする必要がある。一般的に、窒化物半導体のエッチングにはドライエッチングが用いられている（例えば、特許文献１を参照。）。
特許第３４６４９９１号明細書
しかしながら、ドライエッチングにより窒化物半導体層をエッチングする場合には以下のような問題がある。
まず、ドライエッチングはイオンを半導体層に衝突させてエッチングを行うため、半導体層に大きなダメージを与える。このため、ドライエッチングにより凹部を形成すると、エッチングのダメージによりデバイスの特性が劣化するという問題がある。
また、ドライエッチングはかなり制御性が良い技術である。しかし、数％のばらつきが生じるため、例えば、ＧａＮ層の上に形成されたＡｌＧａＮ層を除去する場合、オーバーエッチが生じたり、アンダーエッチが生じたりすることが避けられない。このため、デバイス特性がばらついてしまうという問題がある。
このため、半導体装置の製造に用いるエッチング方法は、エッチングによるダメージが小さく且つ２つの半導体層の界面においてエッチングが自己停止することが理想的である。
一方、本願発明者らは、ダメージが少なく且つ２つの半導体層の界面近傍においてエッチングを自己停止させることができるウェットエッチングの条件を見いだした。
本願は、本願発明者らの知見を基に、前記の問題を解決し、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本願は窒化物半導体装置を、格子定数が大きい層と小さい層との間にさらに格子定数の小さい層が配置された積層体を備えている構成とする。
具体的に本発明に係る第１の窒化物半導体装置は、基板の上に形成されたｎ型クラッド層と、ｎ型クラッド層の上に形成された活性層と、活性層の上に形成され活性層への電流が流れる通電部を有する電流狭窄層と、電流狭窄層の上に形成されたｐ型クラッド層とを備え、電流狭窄層は、第１の半導体層と、第１の半導体層の上に接して形成され第１の半導体層と比べて格子定数が小さい第２の半導体層と、第２の半導体層の上に接して形成され第１の半導体層と比べて格子定数が小さく且つ第２の半導体層と比べて格子定数が大きい第３の半導体層とを有し、通電部は、第３の半導体層と第２の半導体層の一部とが除去された部分であることを特徴とする。
第１の窒化物半導体装置は、電流狭窄層が、第１の半導体層と、第１の半導体層の上に接して形成され第１の半導体層と比べて格子定数が小さい第２の半導体層と、第２の半導体層の上に接して形成され第１の半導体層と比べて格子定数が小さく且つ第２の半導体層と比べて格子定数が大きい第３の半導体層とを有している。このため、電流狭窄層をウェットエッチングして通電部となる凹部を形成する際に、第１の半導体層と第２の半導体層との界面近傍において、極薄い第２の半導体層が残存した状態で再現性良くエッチングを自己停止させることができる。従って、エッチングのばらつきによる半導体装置の特性のばらつきを小さく抑えることが可能となる。
第１の窒化物半導体装置において、第１の半導体層、第２の半導体層及び第３の半導体層は、それぞれ一般式がＢwＡｌxＩｎyＧａzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体からなる構成としてもよい。
この場合において、第１の半導体層はインジウムを含んでいてもよい。また、第２の半導体層及び第３の半導体層はホウ素を含み、第２の半導体層は第３の半導体層よりもホウ素の組成比が大きい構成としてもよい。
また、第３の半導体層は第１の半導体層よりもアルミニウムの組成比が大きく、第２の半導体層は第３の半導体層よりもアルミニウムの組成比が大きい構成としてもよい。この場合において、第１の半導体層はＧａＮからなり、第２の半導体層はアルミニウムの組成比が０．１５以上のＡｌＧａＮからなる構成としてもよい。
第１の窒化物半導体装置において、第２の半導体層の膜厚は、１０ｎｍ以下としてもよい。
第１の窒化物半導体装置において、電流狭窄層と活性層との間に形成され、第１の半導体層よりも格子定数が大きい中間層をさらに備えていてもよい。
本発明に係る第２の窒化物半導体装置は、基板の上に形成されたｎ型クラッド層と、ｎ型クラッド層の上に形成された活性層と、活性層の上に形成され活性層への電流が流れる通電部を有する電流狭窄層と、電流狭窄層の上に形成されたｐ型クラッド層とを備え、電流狭窄層は、第１の半導体層と、第１の半導体層の上に接して形成された第２の半導体層とを有し、第１の半導体層は、第１層と該第１層と比べて格子定数が大きい第２層とが２周期以上積層された超格子構造であり、通電部は、第２の半導体層と第１の半導体層の一部が除去された部分であることを特徴とする。
第２の窒化物半導体装置は、電流狭窄層が、第１の半導体層と、第１の半導体層の上に接して形成された第２の半導体層とを有し、第１の半導体層は、第１層と該第１層と比べて格子定数が大きい第２層とが２周期以上積層された超格子構造でありである。このため、エッチングストップ機能が生じる第１層と第２層との界面が複数存在する。従って、通電部を形成するエッチングを再現性良く自己停止することができ、エッチングのばらつきによる半導体装置の特性のばらつきを小さく抑えることが可能となる。
第２の窒化物半導体装置において、第１層及び第２層と、第２の半導体層とは、それぞれ一般式がＢwＡｌxＧａyＩｎzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体からなる構成としてもよい。
第２の窒化物半導体装置において、第２層と第２の半導体層とは、格子定数が等しい構成としてもよい。
本発明に係る第３の窒化物半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に接して形成され、第１の窒化物半導体層と比べて格子定数が小さい第２の窒化物半導体層と、第２の窒化物半導体層の上に接して形成され、第１の窒化物半導体層と比べて格子定数が小さく且つ第２の窒化物半導体層と比べて格子定数が大きい第３の窒化物半導体層とを備え、第３の窒化物半導体層及び第２の窒化物半導体層は、第３の窒化物半導体層を貫通し且つ第２の窒化物半導体層の一部を残すように形成された凹部を有していることを特徴とする。
第３の窒化物半導体装置は、第１の窒化物半導体層の上に接して形成され、第１の窒化物半導体層と比べて格子定数が小さい第２の窒化物半導体層を備えている。このため、第１の窒化物半導体層と第２の窒化物半導体層との界面近傍において、第２の窒化物半導体層がわずかに残存した状態でエッチングを停止することができる。従って、第２の窒化物半導体層に、第１の窒化物半導体層へ突き抜けることがない凹部を再現性良く形成することができる。例えば、凹部をゲートリセスとすることによりヘテロ接合トランジスタを再現性良く形成することが可能となる。
第３の窒化物半導体装置は、凹部に形成されたゲート電極と、凹部の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えていてもよい。
第３の窒化物半導体装置は、凹部及び周辺部に形成されたｐ型の第４の窒化物半導体層と、第４の窒化物半導体層の上に形成されたゲート電極と、第４の窒化物半導体層の両側方にそれぞれ形成されたソース電極及びドレイン電極とをさらに備えていている構成としてもよい。
本発明に係る窒化物半導体装置の製造方法は、基板の上に、第１の窒化物半導体層、第２の窒化物半導体層及び第３の窒化物半導体層を順次形成する工程（ａ）と、第３の窒化物半導体層と第２の窒化物半導体層の一部とを選択的に除去して凹部を形成する工程（ｂ）とを備え、第２の窒化物半導体層は、第１の窒化物半導体層の上に接し、第１の窒化物半導体層と比べて格子定数が小さく、第３の窒化物半導体層は、第２の窒化物半導体層の上に接し、第１の窒化物半導体層と比べて格子定数が小さく且つ第２の窒化物半導体層と比べて格子定数が大きく、工程（ｂ）では、フォトエレクトロケミカルエッチングを行うことを特徴とする。
本発明の窒化物半導体装置の製造方法は、第１の窒化物半導体層の上に第１の窒化物半導体層と比べて格子定数が小さい第２の窒化物半導体層を形成し、第２の窒化物半導体層をフォトエレクトケミカルエッチングにより除去する。このため、第１の窒化物半導体層と第２の窒化物半導体層との界面近傍において、薄い第２の窒化物半導体層が残存した状態で再現性良くエッチングを停止することができる。従って、第１の窒化物半導体層へ突き抜けていない凹部を容易に形成することができ、電流狭窄層又はゲートリセス等を有する窒化物半導体装置を歩留まり良く形成することが可能となる。
本発明の窒化物半導体装置の製造方法は、工程（ｂ）よりも後に、凹部にゲート電極を形成し、凹部の両側方にそれぞれソース電極及びドレイン電極を形成する工程（ｃ）とをさらに備えていてもよい。
本発明の窒化物半導体装置の製造方法は、工程（ｂ）よりも後に、基板上の全面にｐ型の第４の窒化物半導体層を形成する工程と（ｄ）と、第４の窒化物半導体層を凹部及びその周囲に形成された部分を除いて除去する工程（ｅ）と、第４の窒化物半導体層の上にゲート電極を形成し、第４の窒化物半導体層の両側方にそれぞれソース電極及びドレン電極を形成する工程（ｆ）とをさらに備えていてもよい。
本発明に係る窒化物半導体装置及びその製造方法によれば、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置を実現できる。
本発明の第１の実施形態に係る窒化物半導体層のエッチング方法を示す断面図である。 本発明の第１の実施形態に係る窒化物半導体層のエッチングにおけるエッチング時間とエッチング量との関係を示すグラフである。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る窒化物半導体層のエッチング機構を説明するためのエネルギーバンド図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る窒化物半導体装置を示し、（ａ）は断面図であり、（ｂ）は通電部を拡大した断面図である。 本発明の第１の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る窒化物半導体装置を示し、（ａ）は断面図であり、（ｂ）は通電部を拡大した断面図である。 本発明の第２の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 本発明の第３の実施形態に係る窒化物半導体装置を示す断面図である。 本発明の第３の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。 本発明の第４の実施形態に係る窒化物半導体装置を示す断面図である。 本発明の第４の実施形態に係る窒化物半導体装置の製造方法を工程順に示す断面図である。
（第１の実施形態）
まず、本発明の第１の実施形態において用いるウェットエッチングの原理について図面を参照して説明する。本実施形態において用いるウェットエッチングは、窒化物半導体層を光が照射された状態でアルカリ性の溶液と反応させるフォトエレクトロケミカル（ＰＥＣ）エッチングである。
図１はＰＥＣエッチングの概略を示している。図１に示すように白金（Ｐｔ）等からなるカソード５２と接続された窒化物半導体層５１を、水酸化カリウム（ＫＯＨ）等のアルカリ性のエッチング溶液５３に浸漬し、光を照射することによりエッチングを行う。ＰＥＣエッチングはｎ型の窒化物半導体を選択的にエッチングし、ｐ型の窒化物半導体はエッチングされないとされている。
ＰＥＣエッチングによりｎ型の窒化物半導体をエッチングすることについては、種々の文献において述べられている（例えば、Appl. Phys. Lett, 72巻, 5号, 1998年, ｐ．560-562を参照。）。従って、ｐ型の窒化物半導体層の上にｎ型の窒化物半導体層が積層されている場合には、ｐ型の窒化物半導体層をエッチングすることなく、ｎ型の窒化物半導体層のみをエッチングすることが期待される。しかし、実際にｐ型の窒化物半導体層の上にｎ型の窒化物半導体層を形成した後、ＰＥＣエッチングをすることにより、ｎ型の窒化物半導体層のみを選択的に除去することができたという報告はない。
本願発明者らが検討した結果、第１の窒化物半導体層５１Ａがｐ型の場合にｎ型の第２の窒化物半導体層５１Ｂに対してＰＥＣエッチングを行うと、エッチングはｎ型の第２の窒化物半導体層５１Ｂとｐ型の第１の窒化物半導体層５１Ａとの界面まで進行するのではなく、ｎ型の第２の窒化物半導体層５１Ｂが数ｎｍ〜数十ｎｍ残存した状態で停止することが明らかとなった。
また、第１の窒化物半導体層５１Ａが第２の窒化物半導体層５１Ｂと比べてエネルギーバンドギャップが小さい窒化物半導体層である場合には、ｐ型にドープされている場合だけでなく、ｎ型にドープされていても第２の窒化物半導体層５１Ｂがわずかに残存した状態でエッチングを停止できることを見出した。
第１の窒化物半導体層５１Ａと第２の窒化物半導体層５１Ｂとがｎ型である場合におけるエッチングの挙動についてさらに検討を行った。図２は、第１の窒化物半導体層がｎ−ＧａＮであり、第２の窒化物半導体層がｎ−ＡｌＧａＮである場合におけるエッチング時間とエッチング量との関係を示している。図２に示すように第２の窒化物半導体層のＡｌ組成比が０．１２の場合には、２０分程度エッチングをすると第２の窒化物半導体層５１Ｂが５ｎｍ〜１０ｎｍ程度残存した状態で一旦エッチングストップが生じる。しかし、さらに時間が経過するとエッチングが進行し第１の窒化物半導体層５１Ａまでエッチングされることが明らかとなった。一方、第２の窒化物半導体層５１ＢのＡｌ組成比が０．１５の場合には、２０分程度でエッチングストップが生じると、６０分程度経過してもエッチングは進行しないことが明らかとなった。
一般の半導体製造プロセスにおいては、エッチング時間が大きく変動してもエッチングのばらつきが生じないことが好ましい。Ａｌ組成比が０．１２の場合には、再現性を向上させるために時間管理を非常に厳しくしたプロセスとしなければならないが、Ａｌ組成比が０．１５の場合には容易に再現性を向上させることが可能となる。
Ａｌ組成比が大きい窒化物半導体を用いた場合にエッチストップ機能が高い理由の詳細は明らかではないが以下のように考察している。ｎ−ＡｌＧａＮからなる第２の窒化物半導体層５１Ｂとｎ−ＧａＮからなる第１の窒化物半導体層５１Ａとは、格子定数が異なる。このため、両者が接するとピエゾ分極が生じ、図３に示すようなバンド構造を形成する。なお、図３（ａ）はエッチング初期の第２の窒化物半導体層の膜厚が厚い場合を示し、（ｂ）は第２の窒化物半導体層が数ｎｍ程度までエッチングされた状態を示している。バンド構造の特徴として、ｎ−ＧａＮからなる第１の窒化物半導体層５１Ａとｎ−ＡｌＧａＮからなる第２の窒化物半導体層５１Ｂとの界面部は２次元電子ガスが溜まりやすい構造となっている。
図３（ａ）に示す状態では、光照射により生成した正孔が第２の窒化物半導体層５１Ｂのエッチングに寄与し、エッチングが進行する。しかし、エッチングが進行し、図３（ｂ）に示すように第２の窒化物半導体層５１Ｂの膜厚が５ｎｍ以下程度となると、第２の窒化物半導体層５１Ｂに電子のトンネルが生じ、第２の窒化物半導体層５１Ｂの表面に電子が流れ込む。これにより、表面準位においてトンネルした電子と正孔との再結合が生じる。その結果、エッチングに寄与する正孔の濃度が非常に小さくなり、エッチングがほとんど停止するのではないかと考えられる。
第２の窒化物半導体層のＡｌ組成比を大きくするとエッチストップ機能が高くなるのは以下のような理由によると考えられる。Ａｌ組成比が高い方がｎ−ＧａＮからなる第１の窒化物半導体層５１Ａとの格子定数差が大きくなる。このため、界面部に誘起される２次元電子ガス密度も高くなる。このため再結合により消滅する正孔も多くなり、エッチングに寄与する正孔濃度がより低減されるからではないかと考えられる。
以上のように、基板側から見て格子定数が大きい層と格子定数が小さい層が接している積層構造に対してウェットエッチングを行うと、格子定数が小さい層がわずかに残存した状態でエッチストップが生じ、そのエッチストップは両者の格子定数差が大きいほど生じやすい。Ａｌ組成比が０．１５のＡｌＧａＮのａ軸方向の格子定数とＧａＮのａ軸方向の格子定数との比は０．９７２である。従って、第２の窒化物半導体層と第１の窒化物半導体層とは、ａ軸方向の格子定数の比が０．９７２以下となるようにすることが好ましい。なお、ａ軸は結晶成長層の主面とほぼ平行な軸である。
次に、以上の実験結果を基にした、エッチングストップが確実に生じ、エッチングによるばらつきが小さい窒化物半導体装置について説明する。図４（ａ）は第１の実施形態に係る窒化物半導体装置の断面構成を示し、（ｂ）は活性層への電流が流れる通電部を拡大して示している。図４に示すように第１の実施形態に係る窒化物半導体装置は、埋め込み型の電流狭窄層を備えた半導体レーザ装置である。
基板１１の上にバッファ層１２、ｎ型クラッド層１３、ｎ型ガイド層１４、活性層１５、電子障壁層１６、第１のｐ型ガイド層１７、電流狭窄層１８、第２のｐ型ガイド層２１、ｐ型クラッド層２２及びｐ型コンタクト層２３が順次形成されている。ｐ型コンタクト層２３の上にはｐ側電極３１が形成され、基板１１の裏面にはｎ側電極３２が形成されている。ｐ側電極３１とｎ側電極３２との間に電圧を印加すると電流狭窄層１８に形成された通電部２０を通じて活性層１５に電流が流れ、レーザ発振が生じる。
基板１１は、ＧａＮからなり、バッファ層１２は、ｎ−ＧａＮからなり、ｎ型クラッド層１３はｎ−ＡｌＧａＮからなり、ｎ型ガイド層１４はｎ−ＧａＮからなる。活性層１５はＩｎＧａＮからなる多重量子井戸（ＭＱＷ）活性層である。電子障壁層１６はｐ−ＡｌＧａＮからなり、第１のｐ型ガイド層１７はｐ−ＧａＮからなり、第２のｐ型ガイド層２１はｐ−ＧａＮからなり、ｐ型クラッド層２２はｐ−ＡｌＧａＮからなり、ｐ型コンタクト層２３はｐ−ＧａＮからなる。
電流狭窄層１８は、膜厚が２０ｎｍのｎ−ＧａＮ層からなる第１の半導体層１８Ａと、膜厚が１０ｎｍのｎ−Ａｌ0.15Ｇａ0.85Ｎからなる第２の半導体層１８Ｂと、膜厚が１３０ｎｍのｎ−Ａｌ0.12Ｇａ0.88からなる第３の半導体層１８Ｃとが順に積層された積層構造を有している。電流狭窄層１８のうち第３の半導体層１８Ｃと第２の半導体層１８Ｂの一部とが除去されて凹部が形成され、第２のｐ型ガイド層２１は凹部を埋めるように形成されている。第２の半導体層１８Ｂ及び第１の半導体層１８Ａにおける凹部の下側の部分は、第２のｐ型ガイド層２１、ｐ型クラッド層２２及びｐ型コンタクト層２３を再成長する際にｐ型不純物が拡散するためｐ型に転換されている。このため、電流狭窄層１８の凹部が形成された部分は、ｐ側電極３１とｎ側電極３２との間に電圧を印加した際に電流が流れる通電部２０となる。
次に、本実施形態に係る窒化物半導体装置の製造方法について説明する。図５は第１の実施形態の窒化物半導体装置の製造方法を工程順に示している。
まず、図５（ａ）に示すようにＧａＮからなる基板１１の上に、ＧａＮからなるバッファ層１２と、ｎ型クラッド層１３と、ｎ型ガイド層１４と、活性層１５と、電子障壁層１６と、第１のｐ型ガイド層１７と、電流狭窄層１８とを有機金属気相成長（ＭＯＣＶＤ）法により順次形成する。ｎ型の層にはｎ型不純物として例えばシリコンを導入し、ｐ型の層にはｐ型不純物として例えばマグネシウムを導入すればよい。
電流狭窄層１８は、ｎ−ＧａＮからなる第１の半導体層１８Ａと、ｎ−Ａｌ0.15Ｇａ0.85Ｎからなる第２の半導体層１８Ｂと、ｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第３の半導体層１８Ｃとの３層とする。第１の半導体層１８Ａ、第２の半導体層１８Ｂ及び第３の半導体層１８Ｃの組成については後で詳細に説明する。
次に、図５（ｂ）に示すように、第３の半導体層１８Ｃの上にメタルマスク５５を形成した後、白金（Ｐｔ）カソード５２と電気的に接続して、ＫＯＨ等のエッチング溶液５３に浸漬する。なお、メタルマスク５５はチタン（Ｔｉ）等の第３の半導体層１８Ｃとオーミック接合しやすい材料を用いることが望ましい。この状態で、ＵＶ光を照射することにより、電流狭窄層１８の一部がエッチングされる。なお、基板１１のＭＯＣＶＤによる成長層が形成されていない面（Ｖ族面）を、例えば誘電体膜等で被覆し、Ｖ族面側に薬液が接触しないようにする必要がある。
先に説明したように、ｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第３の半導体層１８Ｃの露出部分が除去され、ｎ−Ａｌ0.15Ｇａ0.85Ｎからなる第２の半導体層１８Ｂの一部が残存した状態で、エッチングは自己停止する。その後、Ｐｔカソード５２との接続を外し、メタルマスク５５を薬液で除去することにより、図５（ｃ）に示すように凹部１８ａを有する電流狭窄層１８が得られる。
次に、図６（ａ）に示すように、電流狭窄層１８の上に凹部１８ａを埋めるように第２のｐ型ガイド層２１、ｐ型クラッド層２２、ｐ型コンタクト層２３をＭＯＣＶＤ法を用いて再成長する。この工程において凹部１８ａの底面に残存した第２の半導体層１８Ｂ及び第１の半導体層１８Ａにｐ型不純物が拡散する。これにより、第１の半導体層１８Ａ及び第２の半導体層１８Ｂの凹部の底面に残存する部分はｐ型に転換される。
次に、窒素雰囲気において８００℃でアニールを行いｐ型不純物を活性化する。この後、ｐ型コンタクト層２３の上にｐ側電極３１を形成する。ｐ側電極３１はニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を含む多層膜を電子線（ＥＢ）蒸着法により形成し、その後シンタを行うことにより形成すればよい。
続いて、基板１１のＭＯＣＶＤ法による成長層が形成されていない面を研磨により薄くし、研磨した面にｎ側電極３２を形成する。ｎ側電極３２はＴｉ又はバナジウム（Ｖ）等を含んだ多層膜を用いればよい。その後、へき開を行い、チップ分離することにより、図６（ｂ）に示すような埋め込み型の電流狭窄層を備えた半導体レーザ装置が得られる。
以下に、電流狭窄層１８の詳細について説明する。本実施形態において電流狭窄層１８は、ｎ−ＧａＮからなる第１の半導体層１８Ａと、ｎ−Ａｌ0.15Ｇａ0.85Ｎからなる第２の半導体層１８Ｂと、ｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第３の半導体層１８Ｃとの３つの層から構成されている。最も基板１１側に形成された第１の半導体層１８Ａと比べて第２の半導体層１８Ｂ及び第３の半導体層１８Ｃの格子定数は小さい。また、第３の半導体層１８Ｃと比べて第２の半導体層１８Ｂの格子定数は小さい。
先に説明したように、エッチングストップを生じさせるためには、基板側に形成する半導体層の格子定数を薬液側に形成する半導体層よりも大きくすることが必要である。また、エッチングストップを確実にするためには格子定数の差は大きい方がよい。第１の半導体層１８Ａと第２の半導体層１８Ｂとの格子定数は十分に大きいため、第１の半導体層１８Ａの上に極薄い第２の半導体層１８Ｂが残存した状態でエッチングを停止することができる。このため、電流狭窄層１８を第１の半導体層１８Ａと第２の半導体層１８Ｂとにより形成することも可能である。
電流狭窄機能を確保するためには、通電部を除く電流狭窄層１８の厚さを比較的厚くする必要がある。このため、電流狭窄層１８を第１の半導体層１８Ａと第２の半導体層１８Ｂとの２層にする場合には、第２の半導体層１８Ｂの膜厚を厚くする必要がある。ｎ−ＧａＮからなる第１の半導体層１８Ａの上にＡｌ組成比が高い第２の半導体層１８Ｂの膜厚を厚く成長すると、クラックが入りやすくなり、歩留まりが低下するおそれがある。このため、本願においては、第２の半導体層１８Ｂの膜厚を比較的薄くし、その上にＡｌ組成比が低い第３の半導体層１８Ｃを比較的厚く形成している。これにより、ウェットエッチングの際のエッチングストップ機能を向上させると共に、クラックの発生を低減している。
第２の半導体層１８Ｂの膜厚は、５ｎｍ〜１０ｎｍあれば確実にウェットエッチング後に残存しエッチングストップを行うことができる。第２の半導体層１８ＢのＡｌ組成比は、第１の半導体層１８ＡがＧａＮからなる場合には、少なくとも０．１５以上あればよい。第２の半導体層１８ＢがＡｌ組成比が０．１５のＡｌＧａＮであり、第１の半導体層１８ＡがＧａＮである場合には、第２の半導体層１８Ｂと第１の半導体層１８Ａとのａ軸方向の格子定数の比は０．９７２となる。一方、第３の半導体層１８Ｃは、クラックの発生を抑制できるようにＡｌ組成比を０．１２以下とすることが好ましい。
本実施形態においては、Ａｌの組成比を変化させることにより各層の格子定数を変化させた例を示した。しかし、格子定数を変化させられればどのような構成としてもよい。一般に、Ｉｎの組成比が高くなると格子定数が大きくなり、Ａｌ又はＢの組成比が高くなると格子定数が小さくなる傾向にある。このため、格子定数を小さくしたい層はＡｌ又はＢを含む層とし、さらに格子定数を小さくしたい場合にはＡｌ又はＢの組成比を高くすればよい。また、格子定数を大きくしたい層はＡｌ及びＢ含まない層としたり、さらにＩｎを含む層としたりすればよい。例えば、第１の半導体層１８ＡにはＩｎを含む窒化物半導体を用い、第２の半導体層１８ＢにはＡｌを含む窒化物半導体を用いることにより、第１の半導体層１８Ａと第２の半導体層１８Ｂと格子定数の差を大きくすることができる。これに限らず、III族元素であるホウ素、アルミニウム、ガリウム及びインジウムの少なくとも１つとＶ族元素である窒素とを含む、一般式がＢwＡｌxＧａyＩｎzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体を適宜組み合わせて使用すればよい。この場合においても、第２の半導体層１８Ｂと第１の半導体層１８Ａとは、ａ軸方向の格子定数の比が０．９７２以下となるようにすることが好ましい。
また、電流狭窄層１８を４層以上としてもよい。例えば、第１の半導体層１８Ａよりも基板１１側に第１の半導体層１８Ａよりも格子定数が大きい第４の半導体層を形成すれば、第１の半導体層１８Ａと第２の半導体層１８Ｂとの界面に生じる歪みを大きくできる。このため、エッチングストップ機能をさらに向上させることが可能である。また、電流狭窄層１８とは別に電流狭窄層１８と活性層１５との間に第１の半導体層１８Ａよりも格子定数が大きい中間層を形成しても同様の効果が得られる。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図７（ａ）は第２の実施形態に係る窒化物半導体装置の断面構成を示し、（ｂ）は活性層への電流が流れる通電部を拡大して示している。図７において図４と同一の構成要素には同一の符号を附すことにより説明を省略する。
図７に示すように第２の実施形態に係る窒化物半導体装置は、電流狭窄層２８が、第１の半導体層２８Ａと、第１の半導体層２８Ａの上に形成された第２の半導体層２８Ｂとにより形成されている。第１の半導体層２８Ａは、厚さが２ｎｍのｎ−ＧａＮからなる第１の層３４と、厚さが２ｎｍのｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第２の層３５とが５周期積層された超格子層である。第２の半導体層２８Ｂは、厚さが１３０ｎｍのｎ−Ａｌ0.12Ｇａ0.88Ｎからなる。
以下に、第２の実施形態の窒化物半導体装置の製造方法について図面を参照して説明する。図８は第２の実施形態の窒化物半導体装置の製造方法を工程順に示している。
まず、図８（ａ）に示すようにＧａＮからなる基板１１の上に、ＧａＮからなるバッファ層１２と、ｎ型クラッド層１３と、ｎ型ガイド層１４と、活性層１５と、電子障壁層１６と、第１のｐ型ガイド層１７と、電流狭窄層２８とを有機金属気相成長（ＭＯＣＶＤ）法により順次形成する。電流狭窄層２８は、ｎ−ＧａＮからなる第１の層３４と、ｎ−Ａｌ0.12Ｇａ0.85Ｎからなる第２の層３５とを５周期積層して超格子層を形成した後、ｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第２の半導体層２８Ｂを形成する。第１の半導体層２８Ａ、第２の半導体層２８Ｂ組成については後で詳細に説明する。
次に、図８（ｂ）に示すように、第２の半導体層２８Ｂの上にメタルマスク５５を形成した後、Ｐｔカソード５２と電気的に接続して、ＫＯＨ等のエッチング溶液５３に浸漬する。なお、メタルマスク５５はチタン（Ｔｉ）等の第２の半導体層２８Ｂとオーミック接合しやすい材料を用いることが望ましい。この状態で、ＵＶ光を照射することにより、電流狭窄層２８の一部がエッチングされる。なお、基板１１のＭＯＣＶＤ法による成長層が形成されていない面（Ｖ族面）を、例えば誘電体膜等で被覆し、Ｖ族面側に薬液が接触しないようにする必要がある。
ｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第２の半導体層２８Ｂの露出部分が除去され、超格子層である第１の半導体層２８Ａの一部が残存した状態で、エッチングは自己停止する。その後、Ｐｔカソード５２との接続を外し、メタルマスク５５を薬液で除去することにより、図８（ｃ）に示すように凹部２８ａを有する電流狭窄層２８が得られる。
次に、図９（ａ）に示すように、電流狭窄層２８の上に凹部２８ａを埋めるように第２のｐ型ガイド層２１、ｐ型クラッド層２２、ｐ型コンタクト層２３をＭＯＣＶＤを用いて再成長する。この工程において第１の半導体層２８Ａにおける凹部２８ａの底面に残存した部分にｐ型不純物が拡散する。これにより、第１の半導体層２８Ａの凹部２８ａの底面に残存する部分はｐ型に転換される。
次に、窒素雰囲気において８００℃でアニールを行いｐ型不純物を活性化する。この後、ｐ型コンタクト層２３の上にｐ側電極３１を形成する。ｐ側電極３１はニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を含む多層膜を電子線（ＥＢ）蒸着法により形成し、その後シンタを行うことにより形成すればよい。
続いて、基板１１のＭＯＣＶＤ法による成長層が形成されていない面を研磨により薄くし、研磨した面にｎ側電極３２を形成する。ｎ側電極３２はＴｉ又はバナジウム（Ｖ）等を含んだ多層膜を用いればよい。その後、へき開を行い、チップ分離することにより、図９（ｂ）に示すような埋め込み型の電流狭窄層を備えた半導体レーザ装置が得られる。
以下に、電流狭窄層２８について詳細に説明する。本実施形態において電流狭窄層２８の第１の半導体層２８Ａは、ｎ−ＧａＮからなる第１の層３４とｎ−Ａｌ0.12Ｇａ0.88Ｎからなる第２の層３５とが５周期積層された超格子層である。第１の層３４は第２の層３５よりも格子定数が大きい。従って、格子定数が大きい層の上に格子定数が小さい層が形成された界面が５つ存在する。先に説明したように、格子定数が大きい層の上に格子定数が小さい層が形成された界面においてはエッチストップが生じる。本実施形態においては、第１の層３４がｎ−ＧａＮであり、第２の層３５がｎ−Ａｌ0.12Ｇａ0.88Ｎであるため、エッチング時間が長くなると界面を越えてエッチングが進行する。しかし、界面が５箇所存在するため、全体としてのエッチストップ機能を向上させることができる。また、Ａｌ組成比が高い層を形成する必要がないため、クラックの発生が問題となることはない。
本実施形態においては、Ａｌの組成比を変化させることにより各層の格子定数を変化させた例を示した。しかし、格子定数を変化させられればどのような構成としてもよい。一般に、Ｉｎの組成比が高くなると格子定数が大きくなり、Ａｌ又はＢの組成比が高くなると格子定数が低くなる傾向にある。例えば第１の層３４にはＩｎを含む窒化物半導体を用い、第２の層３５にはＡｌ又はＢを含む窒化物半導体を用いることにより、超格子層の各界面における格子定数の差を大きくすることができる。これに限らず、III族元素であるホウ素、アルミニウム、ガリウム及びインジウムの少なくとも１つとＶ族元素である窒素とを含む、一般式がＢwＡｌxＧａyＩｎzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体を適宜組み合わせて使用すればよい。この場合においても、第２の層３５と第１の層３４とのａ軸方向の格子定数の比は０．９７２以下となるようにすることが好ましい。
第２の半導体層２８Ｂは、超格子層の第２の層３５と同一の組成とすれば形成が容易となるが、異なる組成であっても問題ない。また、超格子層の積層周期は２周期以上あればいくつであってもよいが、５周期程度あった方がエッチストップ機能を十分確保できる。超格子層を構成する層の膜厚は２ｎｍ〜３ｎｍ程度とすればよい。さらに、格子定数が大きい第１の層３４が最も基板側に位置するように形成することが好ましい。格子定数が小さい第２の層３５が最下層に位置する場合には、エッチストップに寄与しない界面が１つできてしまう。
また、電流狭窄層２８を３層以上としてもよい。例えば、第１の半導体層２８Ａよりも下側に第１の層３４よりも格子定数が大きい層を形成したり、第２の半導体層２８Ｂよりも上側に第２の半導体層２８Ｂよりも格子定数が大きい層を形成することが可能である。
第１の実施形態及び第２の実施形態において、窒化物半導体装置が埋め込み型の電流狭窄層を有する半導体レーザ装置である場合について説明した。しかし、ｎ型半導体層に開口部を選択的に形成する必要がある窒化物半導体装置であればどのようなものにも適用できる。
第１及び第２の実施形態において、基板はＧａＮとしたが、窒化物半導体層が成長できればよく、ＧａＮに変えてサファイア、シリコン又は炭化珪素等の基板を用いてもよい。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図１０は第３の実施形態に係る窒化物半導体装置の断面構成を示している。図１０に示すように、本実施家血合いの窒化物半導体装置は、リセス構造を有するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：以下ＨＦＥＴと記す。）である。
サファイア基板等の基板４１の上にバッファ層４２、ｉ―ＧａＮ等からなる第１の窒化物半導体層４３、ｎ−Ａｌ０．２５Ｇａ０．７５Ｎからなる第２の窒化物半導体層４４、ｎ−Ａｌ０．１２Ｇａ０．８８Ｎからなる第３の窒化物半導体層４５が形成されている。第３の窒化物半導体層４５と、第２の窒化物半導体層４４の一部分とはエッチングにより除去され、ゲートリセスである凹部６０が形成されている。凹部６０において第２の窒化物半導体層４４は、完全に除去されておらず、第１の窒化物半導体層４３の上に薄膜化された第２の窒化物半導体層４４が残存している。凹部６０には、ゲート電極４８が形成されている。凹部６０の両側方における第３の窒化物半導体層４５の上には、オーミック電極４６とオーミック電極４７とがそれぞれ形成されている。オーミック電極４６及びオーミック電極４７の一方は、ソース電極となり、他方がドレイン電極となる。
以下に、本実施形態のＨＦＥＴの製造方法について説明する。まず、図１１（ａ）に示すように、ＭＯＣＶＤ法等を用いて、基板４１の上にバッファ層４２、第１の窒化物半導体層４３、第２の窒化物半導体層４４及び第３の窒化物半導体層４５を順次形成する。
次に、図１１（ｂ）に示すように、第３の窒化物半導体層４５と、第２の窒化物半導体層４４の一部とをＰＥＣエッチングにより除去して、凹部６０を形成する。ｎ−Ａｌ０．１２Ｇａ０．８８Ｎ層とｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層との積層体に対してＰＥＣエッチングを行うと、第１の実施形態において説明したように、ｎ−Ａｌ０．２５Ｇａ０．７５Ｎからなる薄膜層が残存した状態でエッチストップが生じる。残存したｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層の膜厚は５ｎｍ程度又は５ｎｍよりも厚くなる。しかし、再現性良く一定の厚さで残存させることができる。
次に、凹部６０の両側方における第３の窒化物半導体層４５の上にオーミック電極４６及びオーミック電極４７をそれぞれ形成する。また、凹部６０にはゲート電極４８を形成する。オーミック電極４６、オーミック電極４７及びゲート電極４８は、既知の材料を用いて既知の方法により形成すればよい。第２の窒化物半導体層４４と第１の窒化物半導体層４３との界面よりも下側に達するオーミックリセス部を形成し、オーミックリセス部にオーミック電極４６及びオーミック電極４７を形成してもよい。ゲート電極４８は、凹部６０の底面を完全に覆うように形成してもよい。また、凹部６０の底面及び側面を覆うように形成してもよい。
ｎ−Ａｌ０．１２Ｇａ０．８８Ｎからなる第３の窒化物半導体層４５とｎ−Ａｌ０．２５Ｇａ０．７５Ｎからなる第２の窒化物半導体層４４との積層体をエッチングする場合には、エッチング量がばらつくという問題がある。エッチング量がばらつくことによりＨＦＥＴの閾値電圧Ｖｔｈがばらつく。しかし、本実施形態においては、第２の窒化物半導体層４４をわずかに残した状態でエッチストップさせることができる。また、残存する第２の窒化物半導体層４４の膜厚のばらつきも小さくすることができる。このため、歩留まり良くＨＦＥＴを作製することが可能である。
（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図１２は第４の実施形態に係る窒化物半導体装置の断面構成を示している。図１２において図１１と同一の構成要素には同一の符号を附すことにより説明を省略する。
本実施形態のＨＦＥＴは、第３の窒化物半導体層４５と、第２の窒化物半導体層４４の一部とが除去されて形成された凹部にｐ型の第４の窒化物半導体層４９が形成されている。第４の窒化物半導体層４９は例えば、ｐ−ＧａＮ又はｐ−ＡｌＧａＮ等とすればよい。ゲート電極４８は第４の窒化物半導体層４９の上に形成されている。オーミック電極４６及びオーミック電極４７は、オーミックリセス部に形成されており、第２の窒化物半導体層４４と第１の窒化物半導体層４３との界面よりもした側に達している。
以下に、本実施形態のＨＦＥＴの製造方法について説明する。まず、第３の実施形態と同様にして、ＭＯＣＶＤ法等を用いて、基板４１の上にバッファ層４２、第１の窒化物半導体層４３、第２の窒化物半導体層４４及び第３の窒化物半導体層４５を順次形成する。
次に、図１３（ａ）に示すように、第３の窒化物半導体層４５と、第２の窒化物半導体層４４の一部とをＰＥＣエッチングにより除去して、凹部６０を形成する。ｎ−Ａｌ０．１２Ｇａ０．８８Ｎ層とｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層との積層体に対してＰＥＣエッチングを行うと、第１の実施形態において説明したように、ｎ−Ａｌ０．２５Ｇａ０．７５Ｎからなる薄膜層が残存した状態でエッチストップが生じる。残存したｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層の膜厚は５ｎｍ程度又は５ｎｍよりも厚くなる。しかし、再現性良く一定の厚さで残存させることができる。
次に、図１２（ｂ）に示すように、基板４１上の全面にｐ−ＧａＮ又はｐ−ＡｌＧａＮ等からなる第４の窒化物半導体層４９を再成長する。
次に、図１２（ｃ）に示すように、第４の窒化物半導体層４９における凹部６０の周囲に形成された部分を残すように第４の窒化物半導体層４９を除去する。これにより、第４の窒化物半導体層４９は、凹部６０の底面及び側面を覆い、且つ第３の窒化物半導体層４５における凹部６０の周囲の上を覆う。
次に、図１２（ｄ）に示すように、第４の窒化物半導体層４９の両側方において、第３の窒化物半導体層４５、第２の窒化物半導体層４４及び第１の窒化物半導体層４３の一部をエッチングにより除去し、オーミックリセス部６２を形成する。
次に、図１２（ｅ）に示すように、オーミックリセス部６２を埋めるようにオーミック電極４６及びオーミック電極４７を形成し、第４の窒化物半導体層４９の上にゲート電極４８を形成する。
ｎ−Ａｌ０．１２Ｇａ０．８８Ｎからなる第３の窒化物半導体層４５とｎ−Ａｌ０．２５Ｇａ０．７５Ｎからなる第２の窒化物半導体層４４との積層体をエッチングする場合には、エッチング量がばらつくという問題がある。エッチング量がばらつくことによりＨＦＥＴの閾値電圧Ｖｔｈがばらつく。しかし、本実施形態においては、第２の窒化物半導体層４４をわずかに残した状態でエッチストップさせることができる。また、残存する第２の窒化物半導体層４４の膜厚のばらつきも小さくすることができる。このため、歩留まり良くＨＦＥＴを作製することが可能である。
第３の実施形態及び第４の実施形態において、第１の窒化物半導体層４３をＧａＮとし、第２の窒化物半導体層４４をｎ−Ａｌ０．２５Ｇａ０．７５Ｎとした。しかし、第１の窒化物半導体層４３と第２の窒化物半導体層４４とは、第２の窒化物半導体層４４が第１の窒化物半導体層４３と比べて、格子定数が小さく且つバンドギャップが大きければよく他の組み合わせとしてもよい。一般に、窒化物半導体はＩｎの組成比が高くなると格子定数が大きくなり、Ａｌ又はＢの組成比が高くなると格子定数が小さくなる傾向にある。また、バンドギャップは格子定数が小さいほど大きくなる傾向にある。このため、格子定数を小さくしたい層はＡｌ又はＢを含む層とし、さらに格子定数を小さくしたい場合にはＡｌ又はＢの組成比を高くすればよい。また、格子定数を大きくしたい層はＡｌ及びＢ含まない層としたり、さらにＩｎを含む層としたりすればよい。従って、III族元素であるホウ素、アルミニウム、ガリウム及びインジウムの少なくとも１つとＶ族元素である窒素とを含む、一般式がＢwＡｌxＧａyＩｎzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体を適宜組み合わせて使用すればよい。但し、第２の窒化物半導体層４４と第１の窒化物半導体層４３とのａ軸方向の格子定数の比は０．９７２以下とすることが好ましい。第２の窒化物半導体層はｎ型ではなくｉ型であってもよい。第３の窒化物半導体層４５は、第１の窒化物半導体層４３と比べて格子定数が小さく且つ第２の窒化物半導体層４４と比べて格子定数が大きければよい。
第３及び第４の実施形態において、基板はサファイアとしたが、窒化物半導体層が成長できればよく、サファイアに変えてＧａＮ、シリコン又は炭化珪素等の基板を用いてもよい。
本発明に係る窒化物半導体装置及びその製造方法は、エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置を実現でき、エッチングにより凹部を形成する窒化物半導体装置、特に埋め込み型の電流狭窄層を備えた窒化物半導体装置及びその製造方法等として有用である。
１１ 基板
１２ バッファ層
１３ ｎ型クラッド層
１４ ｎ型ガイド層
１５ 活性層
１６ 電子障壁層
１７ 第１のｐ型ガイド層
１８ 電流狭窄層
１８Ａ 第１の半導体層
１８Ｂ 第２の半導体層
１８Ｃ 第３の半導体層
１８ａ 凹部
２０ 通電部
２１ 第２のｐ型ガイド層
２２ ｐ型クラッド層
２３ ｐ型コンタクト層
２８ 電流狭窄層
２８Ａ 第１の半導体層
２８Ｂ 第２の半導体層
２８ａ 凹部
３１ ｐ側電極
３２ ｎ側電極
３４ 第１の層
３５ 第２の層
４１ 基板
４２ バッファ層
４３ 第１の窒化物半導体層
４４ 第２の窒化物半導体層
４５ 第３の窒化物半導体層
４６ オーミック電極
４７ オーミック電極
４８ ゲート電極
４９ 第４の窒化物半導体層
５１ 窒化物半導体層
５１Ａ 第１の窒化物半導体層
５１Ｂ 第２の窒化物半導体層
５２ カソード
５３ エッチング溶液
５５ メタルマスク
６０ 凹部
６２ オーミックリセス部

Claims (17)

  1. 基板の上に形成されたｎ型クラッド層と、
    前記ｎ型クラッド層の上に形成された活性層と、
    前記活性層の上に形成され、前記活性層への電流が流れる通電部を有する電流狭窄層と、
    前記電流狭窄層の上に形成されたｐ型クラッド層とを備え、
    前記電流狭窄層は、
    第１の半導体層と、
    前記第１の半導体層の上に接して形成され前記第１の半導体層と比べて格子定数が小さい第２の半導体層と、
    前記第２の半導体層の上に接して形成され前記第１の半導体層と比べて格子定数が小さく且つ前記第２の半導体層と比べて格子定数が大きい第３の半導体層とを有し、
    前記通電部は、前記第３の半導体層と前記第２の半導体層の一部とが除去された部分であることを特徴とする窒化物半導体装置。
  2. 前記第１の半導体層、第２の半導体層及び第３の半導体層は、それぞれ一般式がＢwＡｌxＩｎyＧａzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体からなることを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第１の半導体層はインジウムを含むことを特徴とする請求項２に記載の窒化物半導体装置。
  4. 前記第２の半導体層及び第３の半導体層はホウ素を含み、
    前記第２の半導体層は前記第３の半導体層よりもホウ素の組成比が大きいことを特徴とする請求項２に記載の窒化物半導体装置。
  5. 前記第３の半導体層は前記第１の半導体層よりもアルミニウムの組成比が大きく、
    前記第２の半導体層は前記第３の半導体層よりもアルミニウムの組成比が大きいことを特徴とする請求項２に記載の窒化物半導体装置。
  6. 前記第１の半導体層は、ＧａＮからなり、
    前記第２の半導体層は、アルミニウムの組成比が０．１５以上のＡｌＧａＮからなることを特徴とする請求項５に記載の窒化物半導体装置。
  7. 前記第２の半導体層の膜厚は、１０ｎｍ以下であることを特徴とする請求項１〜６のいずれか１項に記載の窒化物半導体装置。
  8. 前記電流狭窄層と前記活性層との間に形成され、前記第１の半導体層よりも格子定数が大きい中間層をさらに備えていることを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体装置。
  9. 基板の上に形成されたｎ型クラッド層と、
    前記ｎ型クラッド層の上に形成された活性層と、
    前記活性層の上に形成され、前記活性層への電流が流れる通電部を有する電流狭窄層と、
    前記電流狭窄層の上に形成されたｐ型クラッド層とを備え、
    前記電流狭窄層は、第１の半導体層と、前記第１の半導体層の上に接して形成された第２の半導体層とを有し、
    前記第１の半導体層は、第１の層と該第１の層と比べて格子定数が大きい第２の層とが２周期以上積層された超格子構造であり、
    前記通電部は、前記第２の半導体層と前記第１の半導体層の一部が除去された部分であることを特徴とする窒化物半導体装置。
  10. 前記第１の層及び第２の層と、第２の半導体層とは、それぞれ一般式がＢwＡｌxＧａyＩｎzＮ（但し、０≦ｗ、ｘ、ｙ、ｘ≦１、ｗ＋ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体からなることを特徴とする請求項９に記載の窒化物半導体装置。
  11. 前記第２の層と前記第２の半導体層とは、格子定数が等しいことを特徴とする請求項１０に記載の窒化物半導体装置。
  12. 基板の上に形成された第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に接して形成され、前記第１の窒化物半導体層と比べて格子定数が小さい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に接して形成され、前記第１の窒化物半導体層と比べて格子定数が小さく且つ前記第２の窒化物半導体層と比べて格子定数が大きい第３の窒化物半導体層とを備え、
    前記第３の窒化物半導体層及び第２の窒化物半導体層は、前記第３の窒化物半導体層を貫通し且つ前記第２の窒化物半導体層の一部を残すように形成された凹部を有していることを特徴とする窒化物半導体装置。
  13. 前記凹部に形成されたゲート電極と、前記凹部の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えていることを特徴とする請求項１２に記載の窒化物半導体装置。
  14. 前記凹部及び周辺部に形成されたｐ型の第４の窒化物半導体層と、
    前記第４の窒化物半導体層の上に形成されたゲート電極と、
    前記第４の窒化物半導体層の両側方にそれぞれ形成されたソース電極及びドレイン電極とをさらに備えていることを特徴とする請求項１２に記載の窒化物半導体装置。
  15. 基板の上に、第１の窒化物半導体層、第２の窒化物半導体層及び第３の窒化物半導体層を順次形成する工程（ａ）と、
    前記第３の窒化物半導体層と前記第２の窒化物半導体層の一部とを選択的に除去して凹部を形成する工程（ｂ）とを備え、
    前記第２の窒化物半導体層は、前記第１の窒化物半導体層の上に接し、前記第１の窒化物半導体層と比べて格子定数が小さく、
    前記第３の窒化物半導体層は、前記第２の窒化物半導体層の上に接し、前記第１の窒化物半導体層と比べて格子定数が小さく且つ前記第２の窒化物半導体層と比べて格子定数が大きく、
    前記工程（ｂ）では、フォトエレクトロケミカルエッチングを行うことを特徴とする窒化物半導体装置の製造方法。
  16. 前記工程（ｂ）よりも後に、前記凹部にゲート電極を形成し、前記凹部の両側方にそれぞれソース電極及びドレイン電極を形成する工程（ｃ）とをさらに備えていることを特徴とする請求項１５に記載の窒化物半導体装置の製造方法。
  17. 前記工程（ｂ）よりも後に、前記基板上の全面にｐ型の第４の窒化物半導体層を形成する工程と（ｄ）と、
    前記第４の窒化物半導体層を前記凹部及びその周囲に形成された部分を除いて除去する工程（ｅ）と、
    前記第４の窒化物半導体層の上にゲート電極を形成し、前記第４の窒化物半導体層の両側方にそれぞれソース電極及びドレイン電極を形成する工程（ｆ）とをさらに備えていることを特徴とする請求項１５に記載の窒化物半導体装置の製造方法。
JP2009163649A 2008-09-25 2009-07-10 窒化物半導体装置及びその製造方法 Pending JP2010103478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009163649A JP2010103478A (ja) 2008-09-25 2009-07-10 窒化物半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008246362 2008-09-25
JP2009163649A JP2010103478A (ja) 2008-09-25 2009-07-10 窒化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010103478A true JP2010103478A (ja) 2010-05-06

Family

ID=42036740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163649A Pending JP2010103478A (ja) 2008-09-25 2009-07-10 窒化物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8076685B2 (ja)
JP (1) JP2010103478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009090821A1 (ja) * 2008-01-16 2011-05-26 国立大学法人東京農工大学 Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP2011077122A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲートリセスの形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
US8692261B2 (en) * 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
JP5179611B2 (ja) * 2011-03-04 2013-04-10 シャープ株式会社 ノーマリオフ型ヘテロ接合電界効果トランジスタ
US8778747B2 (en) * 2011-05-25 2014-07-15 Triquint Semiconductor, Inc. Regrown Schottky structures for GAN HEMT devices
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US9000484B2 (en) * 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
JPWO2015008430A1 (ja) * 2013-07-16 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US20150041820A1 (en) * 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
WO2015163908A1 (en) * 2014-04-25 2015-10-29 The Texas State University-San Marcos Material selective regrowth structure and method
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107247A (ja) 1994-10-03 1996-04-23 Rohm Co Ltd 半導体レーザ
JP3439168B2 (ja) 1999-01-22 2003-08-25 三洋電機株式会社 半導体レーザ
JP3754226B2 (ja) * 1999-03-25 2006-03-08 三洋電機株式会社 半導体発光素子
JP2001068786A (ja) 1999-06-24 2001-03-16 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
US6709881B2 (en) * 2000-11-28 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US7320898B2 (en) * 2004-06-17 2008-01-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US20070195843A1 (en) * 2006-02-22 2007-08-23 Satoshi Tamura Nitride semiconductor laser device and method for fabricating the same
JP4954691B2 (ja) * 2006-12-13 2012-06-20 パナソニック株式会社 窒化物半導体レーザ装置の製造方法及び窒化物半導体レーザ装置
JP2008282836A (ja) 2007-05-08 2008-11-20 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び窒化物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8076685B2 (en) 2011-12-13
US20100072516A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
JP2010103478A (ja) 窒化物半導体装置及びその製造方法
JP5191843B2 (ja) 半導体発光素子及びウェーハ
JP5653327B2 (ja) 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
KR100789028B1 (ko) 반도체 장치
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP2007305851A (ja) 窒化物半導体発光素子
KR20110104866A (ko) 반도체 발광 소자, 웨이퍼, 반도체 발광 소자의 제조 방법 및 웨이퍼의 제조 방법
JPWO2006109418A1 (ja) 半導体発光素子
JP2007200932A (ja) 窒化物半導体素子の製造方法
JP2010287714A (ja) 窒化物半導体装置
JP4197030B2 (ja) 半導体レーザ、半導体レーザの製造方法、光ピックアップおよび光ディスク装置
JP2007214221A (ja) 窒化物半導体レーザ素子
JP4877294B2 (ja) 半導体発光素子の製造方法
JP2007234796A (ja) 窒化物半導体レーザ装置およびその製造方法
JP5892607B2 (ja) 光電変換装置及びその特性検査方法
JP4954691B2 (ja) 窒化物半導体レーザ装置の製造方法及び窒化物半導体レーザ装置
JP2011205148A (ja) 半導体装置
JP2007235181A (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2008282836A (ja) 半導体レーザ装置及び窒化物半導体装置の製造方法
JP2010186835A (ja) 窒化物半導体レーザ装置
JP2006032925A (ja) 半導体レーザ装置及びその製造方法、光ピックアップ装置
JP5777770B2 (ja) 半導体発光素子及びウェーハ
JP5787851B2 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
WO2015001692A1 (ja) 半導体発光素子
JP4007737B2 (ja) 半導体素子