KR20010105788A - 이종접합 바이폴라 트랜지스터의 제조방법 - Google Patents

이종접합 바이폴라 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20010105788A
KR20010105788A KR1020000026712A KR20000026712A KR20010105788A KR 20010105788 A KR20010105788 A KR 20010105788A KR 1020000026712 A KR1020000026712 A KR 1020000026712A KR 20000026712 A KR20000026712 A KR 20000026712A KR 20010105788 A KR20010105788 A KR 20010105788A
Authority
KR
South Korea
Prior art keywords
layer
emitter
metal layer
base
photoresist
Prior art date
Application number
KR1020000026712A
Other languages
English (en)
Inventor
박해성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000026712A priority Critical patent/KR20010105788A/ko
Publication of KR20010105788A publication Critical patent/KR20010105788A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 베이스 금속의 저항을 줄일 수 있도록 베이스 금속의 두께를 두껍게 하는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor)의 제조 방법을 기재한다. 본 발명에 따른 이종 접합 바이폴라 트랜지스터의 제조 방법은, 전자-빔(E-beam)에 대하여 서로 다른 감응도를 갖는 레지스트(resist)를 복층으로 형성한 다중층 레지스트 체계(Multilayer resist systems)를 이용하여 T-shaped emitter를 제작하거나, 혹은 특정한 광에 넓게 감광되는 포토레지스트와 그 광에 좁은 폭으로 감광되는 포토레지스트를 사용하여 T-shaped emitter를 제작함으로써, 베이스 금속(base metal)을 두껍게 형성하여 베이스 급부(base feeding) 저항을 감소시켜 소자의 증폭능력을 향상시킨다.

Description

이종접합 바이폴라 트랜지스터의 제조 방법{Method for fabricating a heterojunction bipolar transist}
본 발명은 베이스 금속의 저항을 줄일 수 있도록 베이스 금속의 두께를 두껍게 하는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor : 이하 HBT라 칭함)의 제조 방법에 관한 것이다.
화합물 반도체 전자 소자는 이동통신 단말기로부터 밀리파 시스템의 파워 앰프(Power Amp.)와 저잡음 앰프(Low Noise Amp.) 등에 폭넓게 사용되고 있다. 이러한 파워 앰프와 저잡음 앰프에 기본이 되는 단위소자가 HEMT(High Electron Mobility Transistor)와 HBT이다. 이중 HBT는 수직 구조로 다량의 전류를 흘릴 수 있고 선형성(linearity)이 좋아서 파워(power) 소자로서 널리 사용되고 있다.
이종접합 바이폴라 트랜지스터(HBT)는 통상의 실리콘 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)와는 달리 에미터 영역에 베이스 영역보다 에너지 대역폭이 큰 물질를 사용함으로써 베이스 영역에서 에미터 영역으로의 전하 캐리어의 주입을 대폭 줄여 전류이득을 크게 향상시킨 소자이다. 따라서, 베이스 영역의 불순물 농도를 높일 수 있어 전력이득이 1이 되는 주파수인 최대발진주파수(fmax) 및 얼리(Early) 전압(VA)이 증가한다. 또한, 에미터 영역의 불순물 농도를 낮출 수 있어 에미터 충전시간을 줄여주어 전류이득이 1이 되는 주파수인 전류이득 차단주파수(ft) 및 최대발진주파수(fmax)를 향상시킬 수 있다. 따라서 상기와 같은 장점을 지닌 HBT는 마이크로웨이브 및 밀리미터웨이브 소자로 적합하며, 이에 대해 많은 연구가 진행되고 있다.
특히 HBT의 최대발진주파수(fmax)는 다음 수식(H. Kroemer, "Heterojunction Bipolar Transistors and Integrated Circuits," Proc. IEEE, vol. 70, p. 13, 1982 논문 참조)과 같이 표현할 수 있다.
여기서, RB는 베이스 저항이고, CBC는 베이스-콜렉터 정전용량(capacitance)이다. 따라서, HBT의 fmax를 높일 수 있는 방법 중의 하나는 베이스 저항을 감소시키는 것이다. 이 베이스 저항은, 도 1에 도시된 바와 같이, 베이스 영역(14:결정층)에 의한 저항(19), 베이스 영역(14)과 베이스 금속(13) 간의 접촉저항(20), 베이스 금속(13) 자체의 저항인 베이스 급부(給付) 저항(21:Base Feeding Resistance) 등 크게 세가지로 나눌 수 있다.
이미 잘 알려진 베이스 저항의 감소 방법으로는 다음과 같은 방법들이 있다.
베이스 영역에 의한 저항(19)을 감소시키기 위해서는 베이스 결정층(14)의 두께 및 농도를 최적화시키고 베이스 금속(13)을 자기정렬(self alignment)방식으로 증착하여 에미터 영역(12)에 최대한 가깝게 형성한다. 베이스 접촉저항을 최소화하기 위해서는 베이스를 이루는 물질(14)에 적합한 베이스 금속(13)을 선택하여 최적의 열처리 조건을 찾아낸다. 그 외에 베이스 영역(14) 위에 고농도로 불순물이 도핑된 결정층을 재성장(regrowth)시켜 베이스 접촉 저항(20)과 베이스 급부 저항(Base Feeding Resistance)(21)을 감소시키는 방법이 있으나(H. Shimawaki, et al., "High-fmaxAlGaAs/InGaAs and AlGaAs/GaAs HBT's with p+/p Regrown Base Contacts," IEEE Trans. Electron Devices, vol. 42, no. 10, pp. 1735-1744, 1995. 논문 참조) 이 방법은 기술적으로 매우 어렵고 수율이 떨어진다는 문제점이 있다.
베이스 금속 자체의 저항인 베이스 급부 저항(21:Base Feeding Resistance)을 줄이려면 베이스 금속(13)의 두께 t1를 두껍게 하면 된다. 즉, 도 2에 도시된 바와 같이, 에미터 금속(emitter metal)(11)을 마스크로 하여 리액티브 이온 에칭법(RIE)으로 에미터 물질층을 식각하고, 에미터(AlGaAs)/베이스(GaAs)의 식각액에 대한 선택도(selectivity)를 이용하여 에미터 금속(emitter metal)(11) 아래에 언드컷(under-cut)을 만든다. 이 언더컷을 이용해 자기 정렬 베이스 금속(self-aligned base metal)(13)을 만들게 된다. 이렇게 하면, 도 2에 도시된 바와 같이,에미터(12)의 두께 t2에 의해 베이스 금속(13)의 높이 t1이 제한을 받게 되어, 에미터(12)의 두께가 약 2,000Å인 HBT의 경우, 베이스 금속(13)의 두께가 약 1,700Å을 넘지 못하게 되는 제약이 있다. 이렇게 베이스 금속(13)의 두께가 얇으면 급부(feeding) 저항이 증가하여 베이스 금속에서 큰 전압 강하(voltage drop)이 일어나고 전류가 주입되는 초기 단자에서 많은 발열을 하게되어 소자 구동에 나쁜 영향을 주게 된다. 따라서, 도 1에 도시된 바와 같은 베이스 금속의 길이 Lb를 가능한한 짧게 하여야 하므로, 베이스 금속(13)의 길이가 짧아지게 되어 소자당 증폭할 수 있는 길이가 짧아지게 되어 증폭 특성이 나빠진다.
따라서 이 문제를 해결하기 위해 M. Yanagihara 등은 "253-GHz fmaxAlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-Contact and L-Shaped Base Electrode"라는 명칭으로 1995년에 International Electron Device Meeting (IEDM 95-807)에 발표한 바와 같이 베이스 금속(13)을 금도금법으로 두껍게 도금하고 아르곤 이온 밀링(Ar Ion Milling)법으로, 도 3에 도시된 바와 같이 패터닝한 L-형 베이스 금속(13)을 형성하였다. 그러나 이 방법도 공정이 복잡하고 시간이 많이 소모되어 소자 제작시 수율이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 단순하면서도 수율이 높은 공정으로 베이스 급부(base feeding) 저항을 줄여 증폭 특성을 향상시키는 이종접합 바이폴라 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 기존의 자기정렬된 베이스 전극용 금속층을 가지는 이종접합 바이폴라 트랜지스터의 사시도로서, 베이스 저항을 이루는 성분들을 표시한 도면,
도 2는 도 1의 이종접합 바이폴라 트랜지스터의 단면도,
도 3은 기존의 자기정렬된 베이스 전극용 금속층을 두껍게 증착시킨 이종접합 바이폴라 트랜지스터의 단면도,
도 4는 본 발명에 따른 자기정렬된 베이스 전극용 금속층을 두껍게 증착시키는 방법이 제작시 적용되는 이종접합 바이폴라 트랜지스터의 단면도,
도 5a 내지 도 5i는 본 발명에 따른 제조 방법을 적용하여 자기정렬된 베이스 전극용 금속층을 두껍게 증착시키기 위해 형성하는 T-형 에미터 금속의 제조 단계별 공정 순서도로서,
도 5a는 트랜지스터 기본 적층이 형성된 반도체 기판위에 제1,2,3레지스트막을 순차로 도포한 후의 단면도,
도 5b는 제1,2,3레지스트막에 전자빔으로 감응시킨 후의 수직 단면도,
도 5c는 제1,2,3레지스트막을 현상한 후의 수직 단면도,
도 5d는 에미터 전극용 금속층을 증착시킨후의 수직 단면도,
도 5e는 제1,2,3레지스트막을 제거하여 불필요한 금속층을 리프트-오프(lift-off)하여 T형 에미터 금속만을 남긴 후의 수직 단면도,
도 5f는 에미터층을 식각하여 에미터를 형성한 후의 수직 단면도,
도 5g는 포토레지스트 패턴을 형성하여 베이스 전극용 금속층을 증착시킨 후의 수직 단면도,
도 5h는 포토레지스트 패턴을 리프트-오프시켜 불필요한 베이스 전극용 금속층 형성 물질을 제거한 후의 수직 단면도,
도 5i는 베이스층 및 컬렉터층을 식각하여 베이스 및 컬렉터를 형성한 후의 수직 단면도,
그리고 도 6a 내지 도 6d는 본 발명에 따른 또 다른 제조 방법을 적용하여 자기정렬된 베이스 전극용 금속층을 두껍게 증착시키기 위해 형성하는 T-형 에미터 금속의 제조 단계별 공정 순서도로서,
도 6a는 트랜지스터 기본 적층이 형성된 반도체 기판위에 제1,2포토레지스트막을 순차로 도포한 후의 단면도,
도 6b는 제1,2포토레지스트막에 노광한 후의 수직 단면도,
도 6c는 제1,2포토레지스트막을 현상한 후의 수직 단면도,
도 6d는 에미터 전극용 금속층을 증착시켜 평탄화시킨후의 수직 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
11. 에미터 전극용 금속층 12. 에미터
13. 베이스 전극용 금속층 14. 베이스
15. 콜렉터 16. 콜렉터 전극용 금속층
17. 콜렉터 콘택트층 18. 반도체 기판
19. 베이스 자체 저항 20. 베이스 콘택트 저항
21. 베이스 전극용 금속층 저항 22. 제1레지스트막
23. 제2레지스트막 24. 제3레지스트막
25. 포토레지스트 패턴 32. 제1포토레지스트막
33. 제2포토레지스트막
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 이종 접합 바이폴라 트랜지스터의 제조 방법은, (가) 반도체 기판 위에 컬렉터층, 베이스층 및 에미터층이 순차로 적층된 바이폴라 트랜지스터의 기본 적층 상에 소정 두께의 PMMA 제1레지스트막, PMMA+PMAA 제2레지스트막 및 PMMA 제3레지스트막을 순차로 도포하는 단계; (나) 상기 제1,2,3레지스트막에 전자빔을 노출시켜 감응시킨 다음 현상하여 상기 에미터를 노출시키는 단계; (다) 상기 제1레지스트막의 개구부를 통하여 상기 노출된 에미터 상에 금속을 증착시키되, 상기 현상되어 상기 제1레지스트막 밑에 언더컷이 형성된 자리에 까지 금속이 증착되도록 하여 T자형의 에미터 전극용 금속층을 형성하는 단계; (라) 상기 제1,2,3 레지스트막을 제거하는 단계; (마) 상기 T자형 에미터 전극용 금속층을 마스크로 하여 T자형 금속층 하부의 에미터층 만 남기고 나머지 부분을 식각하여 에미터를 형성하는 단계; (바) 베이스 전극용 금속층을 형성하기 위하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴과 상기 T자형 금속층을 이용하여 자기정렬방식으로 금속을 증착시키켜 소정 두께 이상의 베이스 전극용 금속층을 증착하는 단계; 및 (사) 상기 포토레지스트 패턴을 제거하여 상기 포토레지스트 상부에 증착된 불필요한 에미터 전극용 금속 물질을 리프트-오프시켜 베이스 전극용 금속층을 남기는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계에서 상기 제2레지스트막은 상기 제1,3레지스트막 보다 전자빔에 민감하게 감응되는 것이 바람직하며, 상기 (가) 단계에서, 상기 제1레지스트막의 두께는 자기 정렬 방식으로 형성될 베이스 전극용 금속층의 두께에서 상기 에미터의 두께를 뺀 나머지 두께 보다 100~500Å 더 두껍게 형성하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 (다) 단계에서 상기 T자형 에미터 전극용 금속층은 상기 반도체 기판을 소정의 각도로 기울여 회전시키면서 금속을 증착시키고, 상기 (바) 단계에서 베이스 전극용 금속층은 상기 에미터 보다 두껍게 형성하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 (가) 단계에서 상기 반도체 기판과 컬렉터층 사이에 컬렉터 콘택트층을 더 형성하고, 상기 (사) 단계 다음에 포토리소그래피법으로 상기 베이스층 및 컬렉터층을 순차적으로 식각하여 베이스 및 컬렉터를 형성하고, 노출된 컬렉터 콘택트층 상에 컬렉터 전극용 금속층을 형성하는 단계;를 더 포함하는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 이종 접합 바이폴라 트랜지스터의 제조 방법은, (가) 반도체 기판 위에 컬렉터층, 베이스층 및 에미터층이 순차로 적층된 바이폴라 트랜지스터의 기본 적층 상에 소정 두께로 상대적으로 좁게 감광되는 제1포토레지스트막 및 상기 제1포토레지스트막에 비하여 상대적으로 넓게 감광되는 제2포토레지스트막을 순차로 도포하는 단계; (나) 상기 제1,2포토레지스트막에 노광한 다음 현상하여 상기 에미터를 노출시키는 단계; (다) 상기 제1,2포토레지스트막의 개구부를 통하여 상기 노출된 에미터 상에 금속을 증착시킨 다음, 윗면이 평탄하도록 포토레지스트 윗부분에 증착된 금속을 식각하여T자형의 에미터 전극용 금속층을 형성하는 단계; (라) 상기 제1,2포토레지스트막을 제거하는 단계; (마) 상기 T자형 에미터 전극용 금속층을 마스크로 하여 T자형 금속층 하부의 에미터층 만 남기고 나머지 부분을 식각하여 에미터를 형성하는 단계; (바) 베이스 전극용 금속층을 형성하기 위하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴과 상기 T자형 금속층을 이용하여 자기정렬방식으로 금속을 증착시키켜 소정 두께 이상의 베이스 전극용 금속층을 증착하는 단계; 및 (사) 상기 포토레지스트 패턴을 제거하여 상기 포토레지스트 상부에 증착된 불필요한 에미터 전극용 금속 물질을 리프트-오프시켜 베이스 전극용 금속층을 남기는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계에서, 상기 제1포토레지스트막의 두께는 자기 정렬 방식으로 형성될 베이스 전극용 금속층의 두께에서 상기 에미터의 두께를 뺀 나머지 두께 보다 100~500Å 더 두껍게 형성하고, 상기 (바) 단계에서 베이스 전극용 금속층은 상기 에미터 보다 두껍게 형성하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 (가) 단계에서 상기 반도체 기판과 컬렉터층 사이에 컬렉터 콘택트층을 더 형성하고, 상기 (사) 단계 다음에 포토리소그래피법으로 상기 베이스층 및 컬렉터층을 순차적으로 식각하여 베이스 및 컬렉터를 형성하고, 노출된 컬렉터 콘택트층 상에 컬렉터 전극용 금속층을 형성하는 단계;를 더 포함하는 것이 바람직하며, 상기 (라) 단계에서 상기 제1,2포토레지스트막은 아세톤으로 제거하는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 이종 접합 바이폴라 트랜지스터의제조 방법을 상세하게 설명한다.
본 발명은 베이스 급부(base feeding) 저항을 줄여 증폭 특성을 향상시키기 위해, 도 4에 도시된 바와 같이, HEMT에서 T-gate를 만드는 공정을 도입하여 "T" 자형 에미터(T-shaped emitter)를 제작하여 베이스 금속(base metal)의 두께를 두껍게 한다. 도 4에 도시된 바와 같은 "T"자형 에미터를 갖는 구조의 이종 접합 바이폴라 트랜지스터는 본 출원이 이미 특허 제98-3150호에서 제안한 바 있다.
즉, 도 4는 베이스 급부 저항을 줄이기 위하여 방안으로 에미터의 구조를 T자형으로 형성하여 베이스 금속의 두께를 높일 수 있도록 한 이종접합 바이폴라 트랜지스터의 수직 단면도이다. 그 구조는, 도시된 바와 같이, 반도체 기판(18) 상에 컬렉터 콘택트층(17)이 적층되고, 그 위에 컬렉터(15), 베이스(14) 및 에미터(12)이 순차로 적층되며, 컬렉터 콘택트층(17)의 가장자리에는 컬렉터 전극용 금속층(16)이 적층되며, 베이스(14) 상의 가장자리에는 베이스 전극용 금속층(13)이 적층되며, 에미터(12) 상에는 T자형의 에미터용 금속 전극(11)이 적층된 구조를 갖는다. 여기서, 에미터(12)의 두께를 늘려 베이스 금속의 두께를 두껍게 할 수 있는 공간을 확보하는 방법도 있을 수 있으나, 이 경우에는 에미터 저항이 증가하여 전류이득 차단주파수(ft) 및 최대발진주파수(fmax)가 감소하는 문제점이 발생하게 된다. 따라서, 도 4에 도시된 바와 같이, 에미터 전극용 금속층(11)을 T자형으로 형성하여 베이스 전극용 금속층(12)의 두께를 크게 할 수 있는 공간을 확보하는 것이 바람직하다. 이와 같이, 에미터의 두께를 두껍게 하는 대신에 에미터 전극용 금속층의 T자형으로 하여 언더컷 부분의 공간을 많이 확보함으로써 에미터의 저항을 크게하지 않으면서 베이스 전극용 금속층의 두께를 충분히 확보하여 베이스 급부 저항(베이스 전극용 금속층 자체의 저항)을 줄인다.
이러한 구조의 E-beam에 의한 T-gate 제작공정은 이미 앞서 언급한 본 출원의 선행 특허 제98-3150호에서 제시된 바 있다. 따라서, 본 발명에 따른 이종 접합 바이폴라 트랜지스터의 제조 방법에서는 다음 두 가지 제조 방법의 실시예를 제안하고자 한다.
1) 제1실시예는 전자-빔(E-beam)에 대하여 서로 다른 감응도를 갖는 레지스트(resist)를 복층으로 형성한 다중층 레지스트 체계(Multilayer resist systems)를 이용하여 T-shaped emitter를 제작하는 방법이고,
2) 제2실시예는 특정한 광에 넓게 감광되는 포토레지스트와 그 광에 좁은 폭으로 감광되는 포토레지스트를 사용하여 T-shaped emitter를 제작하는 방법이다.
첫 번째로, 이종 접합 바이폴라 트랜지스터 제조 방법의 제1실시예는 다음과 같은 순서로 진행된다.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(18) 위에 컬렉터 콘택트층(17), 컬렉터층(15'), 베이스층(14') 및 에미터층(12')이 순차로 적층된 바이폴라 트랜지스터의 기본 구조 상에 자기정렬(self-align) 방식으로 형성될 금속 전극의 두께(언더컷 하부 두께)를 고려하여 PMMA 제1레지스트막(22), PMMA+PMAA 제2레지스트막(23) 및 PMMA 제3레지스트막(24)을 순차로 형성한다. 이 때, 제1레지스트막(22)의 두께는 원하는 베이스 전극용 금속층(13)의 두께에서 에미터(12)의 두께를 뺀 나머지 두께보다 약 100~500Å정도 더 두껍게 형성하는 것이 바람직하다.
다음으로, 도 5b에 도시된 바와 같이, 레지스트(resist)막들을 전자빔으로 감광시킨다. 이와 같이하면, 저 비중의 PMMA로 이루어진 제2레지스트막(23)이 전자빔에 훨씬 더 민감하므로 넓게 감응된다.
다음으로, 도 5c에 도시된 바와 같이, 제1,2,3레지스트막(22,23,24)에서 감응된 부분을 식각하면, 제3레지스트막(24) 밑의 제2레지스트막(23)에는 언더컷(100; Undercut)이 형성된다.
다음으로, 도 5d에 도시된 바와 같이, 금속을 증착시켜 전극용 금속층(11)을 형성한다. 이 증착과정에서 반도체 기판(18)을 약간 기울인 후 회전시키면서 증착시킨다.
다음으로, 도 5e에 도시된 바와 같이, 제1,2,3레지스트막들(22,23,24)을 식각하여 제거(lift-off)하면 T자형 에미터 전극용 금속층(11)을 얻는다.
다음으로, 도 5f에 도시된 바와 같이, T자형 금속층(11)을 마스크로 하여 T자형 금속층(11) 하부의 에미터층(12')에서 에미터(12)만 남기고 나머지 부분을 식각하여 제거한다.
다음에, 도 5g에 도시된 바와 같이, 베이스 전극용 금속층(13)을 형성하기 위하여 포토레지스트 패턴(25)을 형성하고, 이 포토레지스트 패턴(25)과 T자형 금속층(11)을 이용하여 자기정렬방식으로 금속을 증착시키면 에미터 전극용 T자형 금속층(11)과 단락되지 않으면서도 두꺼운 베이스 금속층(13)을 얻는다.
다음에, 베이스 전극용 금속층(13) 형성을 위한 포토레지스트 패턴(25)을 제거하는 방법으로 불필요한 에미터 전극용 금속 물질(13)을 리프트-오프(lift-off)시켜, 도 5h에 도시된 바와 같이, 베이스 전극용 금속층(13) 만을 남긴다.
다음에, 상기와 같은 방법으로 베이스층(14') 및 컬렉터층(15')을 순차적으로 식각하여, 도 5i에 도시된 바와 같이, 베이스(14) 및 컬렉터(15)를 형성하고, 도 4에 도시된 바와 같이, 노출된 컬렉터 콘택트층(17) 상에 컬렉터 전극용 금속층(16)을 형성하여 소자를 완성한다.
이와 같은 방법으로 T자형 에미터 금속을 제작하면, 에미터(emitter)와 베이스(base) 사이의 간격도 정밀하게 조절할 수 있다. 도 4에 도시된 바와 같이, t5만큼 베이스 금속(base metal)의 두께를 늘릴 수 있어, 베이스 금속(base metal)의 두께인 t3은 도 1에서의 두께 t1에 t5만큼의 두께를 더할 수 있고, 그 두께는 5,000Å 이상이 가능하게 된다. 따라서, 급부(feeding) 저항을 대폭 줄일 수 있으므로 에미터 핑거(emitter finger)의 길이를 늘릴 수 있어 소자의 증폭특성을 향상시킬 수 있다.
두 번째로, 이종 접합 바이폴라 트랜지스터 제조 방법의 제2실시예는 다음과 같은 순서로 진행된다.
먼저, 도 6a에 도시된 바와 같이, 반도체 기판(18) 위에 컬렉터 콘택트층(17), 컬렉터층(15'), 베이스층(14') 및 에미터층(12')이 순차로 적층된 바이폴라 트랜지스터의 기본 구조 상에 자기정렬(self-align) 방식으로 형성될 금속 전극의 두께(언더컷 하부 두께)를 고려하여 특정한 광에 좁은 폭으로 감광되는포토레지스트(PR1)(32)와 그 광에 넓게 감광되는 포토레지스트(PR2)(33)를 순차로 도포한다. 이 때, 제1포토레지스트막(32)의 두께는 원하는 베이스 전극용 금속층(13)의 두께에서 에미터(12)의 두께를 뺀 나머지 두께보다 약 100~500Å정도 더 두껍게 형성하는 것이 바람직하다.
다음으로, 도 6b에 도시된 바와 같이, 포토레지스트(photoresist)막들에 빛을 조사하여 감광시킨다. 이와 같이하면, 제1포토레지스트(PR1)막(32)은 좁게 감광되고, 제2포토레지스트(PR2)막(33)은 넓게 감광된다.
다음으로, 도 6c에 도시된 바와 같이, 제1,2포토레지스트막(32,33)에서 감응된 부분을 식각하여 제거한다.
다음에, 식각된 부분에 금속을 증착하고 윗부분을 평탄하게 식각하면, 도 6d에 도시된 바와 같이, T자형의 에미터 금속(11)이 형성된다.
다음으로, 제1,2포토레지스트(Photoresist, 32,33) 제거하면, 도 5e에 도시된 바와 같이, T자형 금속(11) 만 남는다. 이후의 공정은 도 5f 내지 도 5i에 도시된 바와 같은 방법을 진행하면 소자가 완성된다.
이상 설명한 바와 같이, 본 발명에 따른 이종 접합 바이폴라 트랜지스터의 제조 방법은, 전자-빔(E-beam)에 대하여 서로 다른 감응도를 갖는 레지스트(resist)를 복층으로 형성한 다중층 레지스트 체계(Multilayer resist systems)를 이용하여 T-shaped emitter를 제작하거나, 혹은 특정한 광에 넓게 감광되는 포토레지스트와 그 광에 좁은 폭으로 감광되는 포토레지스트를 사용하여 T-shaped emitter를 제작함으로써, 베이스 금속(base metal)을 두껍게 형성하여 베이스 급부(base feeding) 저항을 감소시켜 소자의 증폭능력을 향상시킨다. 특히, E-beam에 의한 리소그래피법(lithography)이나 혹은 포토리소그래피(photolithography)법으로도 T-shaped emitter metal을 만드는 공정을 도입함으로써 베이스 금속(base metal)의 높이조절이 자유롭고, 에미터와 베이스 사이의 간격조절도 정밀하게 할 수 있다. 또한, 베이스 금속을 두껍게 형성함으로써 베이스 금속의 폭을 줄일 수 있어 베이스와 콜렉터 사이의 캐패시턴스(capacitance)를 줄일 수 있다.

Claims (11)

  1. (가) 반도체 기판 위에 컬렉터층, 베이스층 및 에미터층이 순차로 적층된 바이폴라 트랜지스터의 기본 적층 상에 소정 두께의 PMMA 제1레지스트막, PMMA+PMAA 제2레지스트막 및 PMMA 제3레지스트막을 순차로 도포하는 단계;
    (나) 상기 제1,2,3레지스트막에 전자빔을 노출시켜 감응시킨 다음 현상하여 상기 에미터를 노출시키는 단계;
    (다) 상기 제1레지스트막의 개구부를 통하여 상기 노출된 에미터 상에 금속을 증착시키되, 상기 현상되어 상기 제1레지스트막 밑에 언더컷이 형성된 자리에 까지 금속이 증착되도록 하여 T자형의 에미터 전극용 금속층을 형성하는 단계;
    (라) 상기 제1,2,3 레지스트막을 제거하는 단계;
    (마) 상기 T자형 에미터 전극용 금속층을 마스크로 하여 T자형 금속층 하부의 에미터층 만 남기고 나머지 부분을 식각하여 에미터를 형성하는 단계;
    (바) 베이스 전극용 금속층을 형성하기 위하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴과 상기 T자형 금속층을 이용하여 자기정렬방식으로 금속을 증착시키켜 소정 두께 이상의 베이스 전극용 금속층을 증착하는 단계; 및
    (사) 상기 포토레지스트 패턴을 제거하여 상기 포토레지스트 상부에 증착된 불필요한 에미터 전극용 금속 물질을 리프트-오프시켜 베이스 전극용 금속층을 남기는 단계;를
    포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 (가) 단계에서 상기 제2레지스트막은 상기 제1,3레지스트막 보다 전자빔에 민감하게 감응되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 (가) 단계에서, 상기 제1레지스트막의 두께는 자기 정렬 방식으로 형성될 베이스 전극용 금속층의 두께에서 상기 에미터의 두께를 뺀 나머지 두께 보다 100~500Å 더 두껍게 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 (다) 단계에서 상기 T자형 에미터 전극용 금속층은 상기 반도체 기판을 소정의 각도로 기울여 회전시키면서 금속을 증착시켜 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 (바) 단계에서 베이스 전극용 금속층은 상기 에미터 보다 두껍게 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  6. 제1항에 있어서,
    상기 (가) 단계에서 상기 반도체 기판과 컬렉터층 사이에 컬렉터 콘택트층을 더 형성하고, 상기 (사) 단계 다음에 포토리소그래피법으로 상기 베이스층 및 컬렉터층을 순차적으로 식각하여 베이스 및 컬렉터를 형성하고, 노출된 컬렉터 콘택트층 상에 컬렉터 전극용 금속층을 형성하는 단계;를
    더 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  7. (가) 반도체 기판 위에 컬렉터층, 베이스층 및 에미터층이 순차로 적층된 바이폴라 트랜지스터의 기본 적층 상에 소정 두께로 상대적으로 좁게 감광되는 제1포토레지스트막 및 상기 제1포토레지스트막에 비하여 상대적으로 넓게 감광되는 제2포토레지스트막을 순차로 도포하는 단계;
    (나) 상기 제1,2포토레지스트막에 노광한 다음 현상하여 상기 에미터를 노출시키는 단계;
    (다) 상기 제1,2포토레지스트막의 개구부를 통하여 상기 노출된 에미터 상에 금속을 증착시킨 다음, 윗면이 평탄하도록 포토레지스트 윗부분에 증착된 금속을 식각하여 T자형의 에미터 전극용 금속층을 형성하는 단계;
    (라) 상기 제1,2포토레지스트막을 제거하는 단계;
    (마) 상기 T자형 에미터 전극용 금속층을 마스크로 하여 T자형 금속층 하부의 에미터층 만 남기고 나머지 부분을 식각하여 에미터를 형성하는 단계;
    (바) 베이스 전극용 금속층을 형성하기 위하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴과 상기 T자형 금속층을 이용하여 자기정렬방식으로 금속을 증착시키켜 소정 두께 이상의 베이스 전극용 금속층을 증착하는 단계; 및
    (사) 상기 포토레지스트 패턴을 제거하여 상기 포토레지스트 상부에 증착된 불필요한 에미터 전극용 금속 물질을 리프트-오프시켜 베이스 전극용 금속층을 남기는 단계;를
    포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  8. 제7항에 있어서,
    상기 (가) 단계에서, 상기 제1포토레지스트막의 두께는 자기 정렬 방식으로형성될 베이스 전극용 금속층의 두께에서 상기 에미터의 두께를 뺀 나머지 두께 보다 100~500Å 더 두껍게 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  9. 제7항에 있어서,
    상기 (바) 단계에서 베이스 전극용 금속층은 상기 에미터 보다 두껍게 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  10. 제7항에 있어서,
    상기 (가) 단계에서 상기 반도체 기판과 컬렉터층 사이에 컬렉터 콘택트층을 더 형성하고, 상기 (사) 단계 다음에 포토리소그래피법으로 상기 베이스층 및 컬렉터층을 순차적으로 식각하여 베이스 및 컬렉터를 형성하고, 노출된 컬렉터 콘택트층 상에 컬렉터 전극용 금속층을 형성하는 단계;를
    더 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  11. 제7항에 있어서,
    상기 (라) 단계에서 상기 제1,2포토레지스트막은 아세톤으로 제거하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
KR1020000026712A 2000-05-18 2000-05-18 이종접합 바이폴라 트랜지스터의 제조방법 KR20010105788A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000026712A KR20010105788A (ko) 2000-05-18 2000-05-18 이종접합 바이폴라 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000026712A KR20010105788A (ko) 2000-05-18 2000-05-18 이종접합 바이폴라 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20010105788A true KR20010105788A (ko) 2001-11-29

Family

ID=19669089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026712A KR20010105788A (ko) 2000-05-18 2000-05-18 이종접합 바이폴라 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20010105788A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847848B1 (ko) * 2007-02-26 2008-07-23 삼성전기주식회사 이종접합 바이폴라 트랜지스터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847848B1 (ko) * 2007-02-26 2008-07-23 삼성전기주식회사 이종접합 바이폴라 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5538910A (en) Method of making a narrow gate electrode for a field effect transistor
JPH05326561A (ja) 電界効果トランジスタの製造方法
KR20050051650A (ko) 자기 정렬되어 선택적으로 식각된 이중 리세스형 고 전자이동도 트랜지스터 형성 방법
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
US6144048A (en) Heterojunction field effect transistor and method of fabricating the same
US6090649A (en) Heterojunction field effect transistor and method of fabricating the same
US7648867B2 (en) Method for fabricating a semiconductor device
US5362658A (en) Method for producing semiconductor device
KR20010105788A (ko) 이종접합 바이폴라 트랜지스터의 제조방법
JP2851044B2 (ja) 半導体装置の製造方法
US5943577A (en) Method of making heterojunction bipolar structure having air and implanted isolations
US5252500A (en) Method of fabricating a semiconductor device
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JPH08340012A (ja) 電界効果トランジスタ及びその製造方法
KR100494559B1 (ko) 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법
JP3018662B2 (ja) 電界効果トランジスタの製造方法
JP2553573B2 (ja) 半導体装置の製造方法
JPH11145153A (ja) 化合物半導体トランジスタの製造方法
JP2682032B2 (ja) 半導体装置の製造方法
JPH05175245A (ja) 電界効果トランジスタ及びその電界効果トランジスタの形成方法
JPH0831475B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS6294981A (ja) 半導体装置用電極の形成方法
JPH01157574A (ja) 電界効果トランジスタ
JPH0571171B2 (ko)
JPH0595004A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination