JPH0831475B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH0831475B2 JPH0831475B2 JP26974788A JP26974788A JPH0831475B2 JP H0831475 B2 JPH0831475 B2 JP H0831475B2 JP 26974788 A JP26974788 A JP 26974788A JP 26974788 A JP26974788 A JP 26974788A JP H0831475 B2 JPH0831475 B2 JP H0831475B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- substrate
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はヘテロ接合バイポーラトランジスタの製造方
法に関する。
法に関する。
（従来の技術） 近年、半導体装置の高速化、高集積化に向けて、活発
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラトランジスタ（以下、HB
Tと称す）は、ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため、高利得で高速性能を有するデ
バイスとして注目されている。このHBTは分子線エピタ
キシャル成長法、有機金属気相成長法、イオン注入技術
等の化合物半導体及び絶縁体の薄膜多層プロセス技術の
進展に伴い、その実現が可能となった。
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラトランジスタ（以下、HB
Tと称す）は、ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため、高利得で高速性能を有するデ
バイスとして注目されている。このHBTは分子線エピタ
キシャル成長法、有機金属気相成長法、イオン注入技術
等の化合物半導体及び絶縁体の薄膜多層プロセス技術の
進展に伴い、その実現が可能となった。
HBTにおいて、その特有の潜在能力を引き出すため
に、デバイス構造のセルファライン化、微細化を可能と
した高度な製作プロセス技術の開発が重要な役割を果た
す。従来は第２図に示すHBTの製造方法が用いられてい
た。従来のHBT製造方法では、まず、第２図（ａ）及び
（ｂ）に示すように、基板１上にｎ−GaAsからなるコレ
クタ層２、ｐ−GaAsからなるベース層３、ｎ−AlGaAsか
らなるエミッタ層４を形成した後に、SiO2マスク５を用
いて、基板１をベース層３に達するまでにエッチングし
ていた。次に、第２図（ｃ）に示すように、マスク５の
一部及びベース層３の一部を露出したマスクを用いて基
板１の全面にAuZn層を蒸着した後に、マスク５をリフト
オフすることによってベース電極33を形成していた。更
に、第２図（ｄ）に示すように、基板全面にホトレジス
ト６を塗布し、その平坦化工程を行うことにより、金属
層55の表面56及びマスク５の表面57を露出した後に、金
属層55及びマスク５を除去することによって、第２図
（ｅ）に示すように、エミッタ電極44を形成していた。
又、前記エミッタ電極を引き出すために、第２図（ｆ）
に示すように、高抵抗イオン注入層７上にエミッタ引き
出し電極45を設けていた。なお、第２図（ｇ）〜（ｌ）
には第２図（ａ）〜（ｆ）に対応した平面図を示した。
に、デバイス構造のセルファライン化、微細化を可能と
した高度な製作プロセス技術の開発が重要な役割を果た
す。従来は第２図に示すHBTの製造方法が用いられてい
た。従来のHBT製造方法では、まず、第２図（ａ）及び
（ｂ）に示すように、基板１上にｎ−GaAsからなるコレ
クタ層２、ｐ−GaAsからなるベース層３、ｎ−AlGaAsか
らなるエミッタ層４を形成した後に、SiO2マスク５を用
いて、基板１をベース層３に達するまでにエッチングし
ていた。次に、第２図（ｃ）に示すように、マスク５の
一部及びベース層３の一部を露出したマスクを用いて基
板１の全面にAuZn層を蒸着した後に、マスク５をリフト
オフすることによってベース電極33を形成していた。更
に、第２図（ｄ）に示すように、基板全面にホトレジス
ト６を塗布し、その平坦化工程を行うことにより、金属
層55の表面56及びマスク５の表面57を露出した後に、金
属層55及びマスク５を除去することによって、第２図
（ｅ）に示すように、エミッタ電極44を形成していた。
又、前記エミッタ電極を引き出すために、第２図（ｆ）
に示すように、高抵抗イオン注入層７上にエミッタ引き
出し電極45を設けていた。なお、第２図（ｇ）〜（ｌ）
には第２図（ａ）〜（ｆ）に対応した平面図を示した。
（発明が解決しようとする問題点） ところが、このような従来のHBT製造方法において、
ベース電極とエミッタ引出し電極との短絡を避けるため
に、SiO2マスク５の一部のみを露出したホトレジストマ
スクを利用することによってベース電極を形成してい
る。従って、このホトレジストマスクをリフトオフした
時に、第２図（ｃ）に示したように、SiO2マスク上の一
部のみに金属層55が残るため、このSiO2マスク上に段差
が生じる。その結果、その後のホトレジストの平坦化工
程及びエミッタ電極形成工程が困難となる。つまり、前
述の段差のために、金属層55が露出された後も、SiO2マ
スク５が露出されるまでに、更に、金属層55の厚み程度
に、前記ホトレジストのエッチバック、即ち、平坦化、
工程を続ける必要がある。その結果、基板上のホトレジ
ストがかなり薄くなり、エミッタの電極を形成する時の
リフトオフがきわめて困難となる。以上述べたことか
ら、このような従来の製造方法は、単体レベルのHBTを
実現できても、その微細化及び集積化が不可能という欠
点があった。
ベース電極とエミッタ引出し電極との短絡を避けるため
に、SiO2マスク５の一部のみを露出したホトレジストマ
スクを利用することによってベース電極を形成してい
る。従って、このホトレジストマスクをリフトオフした
時に、第２図（ｃ）に示したように、SiO2マスク上の一
部のみに金属層55が残るため、このSiO2マスク上に段差
が生じる。その結果、その後のホトレジストの平坦化工
程及びエミッタ電極形成工程が困難となる。つまり、前
述の段差のために、金属層55が露出された後も、SiO2マ
スク５が露出されるまでに、更に、金属層55の厚み程度
に、前記ホトレジストのエッチバック、即ち、平坦化、
工程を続ける必要がある。その結果、基板上のホトレジ
ストがかなり薄くなり、エミッタの電極を形成する時の
リフトオフがきわめて困難となる。以上述べたことか
ら、このような従来の製造方法は、単体レベルのHBTを
実現できても、その微細化及び集積化が不可能という欠
点があった。
本発明の目的は、上記の問題点を解決し、微細化、集
積化に適応したヘテロ接合バイポーラトランジスタの製
造方法を提供することにある。
積化に適応したヘテロ接合バイポーラトランジスタの製
造方法を提供することにある。
（問題点を解決するための手段） 本発明のヘテロ接合バイポーラトランジスタの製造方
法は、半絶縁性基板上にコレクタ層、ベース層及びエミ
ッタ層を形成すべき第１の半導体材料、第２の半導体材
料及び前記第２の半導体材料よりも広いバンドギャップ
を有する第３の半導体材料を順次積層形成する工程と、
所定のパターンを有する第１のマスクを形成する工程
と、前記第１のマスクを用いて、前記半絶縁性基板を前
記ベース層に達するまで選択的にエッチングする工程
と、少なくとも、前記第１のマスク及びベース層の一部
を露出させた第２のマスクを形成する工程と、ベース層
電極用金属層を基板全面に蒸着する工程と、この第２の
マスクをリフトオフすることによって基板上のベース層
電極用金属を選択的に除去する工程と、基板全面にホト
レジストを塗布する工程と、このホトレジストの平坦化
を行うことにより前記第１のマスク上の金属を露出する
工程と、この金属及び第１のマスクを除去し、エミッタ
層電極用金属を基板全面に蒸着する工程と、前記ホトレ
ジストを除去することによってエミッタ電極を形成する
工程と、基板全面に所定の厚さの絶縁体層を成長する工
程と、この絶縁体層の平坦化を行うことにより前記エミ
ッタ電極を露出する工程と、その後に、少なくとも、こ
のエミッタ電極の一部を露出させた第３のマスクを用い
て、エミッタ層引出し電極を形成する工程とを含む構成
を有している。
法は、半絶縁性基板上にコレクタ層、ベース層及びエミ
ッタ層を形成すべき第１の半導体材料、第２の半導体材
料及び前記第２の半導体材料よりも広いバンドギャップ
を有する第３の半導体材料を順次積層形成する工程と、
所定のパターンを有する第１のマスクを形成する工程
と、前記第１のマスクを用いて、前記半絶縁性基板を前
記ベース層に達するまで選択的にエッチングする工程
と、少なくとも、前記第１のマスク及びベース層の一部
を露出させた第２のマスクを形成する工程と、ベース層
電極用金属層を基板全面に蒸着する工程と、この第２の
マスクをリフトオフすることによって基板上のベース層
電極用金属を選択的に除去する工程と、基板全面にホト
レジストを塗布する工程と、このホトレジストの平坦化
を行うことにより前記第１のマスク上の金属を露出する
工程と、この金属及び第１のマスクを除去し、エミッタ
層電極用金属を基板全面に蒸着する工程と、前記ホトレ
ジストを除去することによってエミッタ電極を形成する
工程と、基板全面に所定の厚さの絶縁体層を成長する工
程と、この絶縁体層の平坦化を行うことにより前記エミ
ッタ電極を露出する工程と、その後に、少なくとも、こ
のエミッタ電極の一部を露出させた第３のマスクを用い
て、エミッタ層引出し電極を形成する工程とを含む構成
を有している。
（作用） 本発明によれば、エミッタメサ形成用マスクを用いて
ベース層に達するまで基板をエッチングした後に、前記
マスクを含む領域にベース電極用金属を蒸着するため、
前記マスク上に段差が生じない。従って、その後のエミ
ッタ電極形成用平坦化工程が容易に行なうことが出来
る。また、ベース電極とエミッタ引出し電極間に絶縁体
層が設けられているため、前記両電極の短絡の心配がな
い。
ベース層に達するまで基板をエッチングした後に、前記
マスクを含む領域にベース電極用金属を蒸着するため、
前記マスク上に段差が生じない。従って、その後のエミ
ッタ電極形成用平坦化工程が容易に行なうことが出来
る。また、ベース電極とエミッタ引出し電極間に絶縁体
層が設けられているため、前記両電極の短絡の心配がな
い。
（実施例） 以下に図面を参照して本発明を詳細に説明する。第１
図（ａ）〜（ｇ）は本発明の一実施例を示すヘテロ接合
バイポーラトランジスタの製造工程順序図第１図（ｈ）
〜（ｎ）は平面図である。まず、第１図（ａ）と（ｈ）
及び（ｂ）と（ｉ）に示すように、基板１上にｎ−GaAs
からなるコレクタ層２、ｐ−GaAsからなるベース層３、
ｎ−AlGaAsからなるエミッタ層４を形成した後に、SiO2
マスク５を用いて、基板１をベース層３に達するまでに
エッチングする。次に第１図（ｃ）と（ｊ）に示すよう
に、マスク５及びベース層３の一部を露出させたマスク
88を形成した後に、AuZnからなるベース層電極用金属を
0.2μｍ程度で基板全面に蒸着する。次にマスク88をリ
フトオフした後に、基板全面にホトレジスト６を塗布
し、第１図（ｄ）と（ｋ）に示すように、その平坦化を
行うことによりマスク５上の金属層55を露出する。次
に、イオンミリングによって金属層55及びマスク５を除
去した後に、AuGeからなるエミッタ電極用金属を0.2μ
ｍ程度で基板全面に蒸着し、ホトレジスト６をリフトオ
フすることによって、第１図（ｅ）と（ｌ）に示すよう
に、エミッタ電極44を形成する。更に、前記マスクを除
去した後に、基板全面に0.5μｍ程度のSiO2膜を成長
し、エミッタ電極44が露出されるまでその平坦化を行う
（第１図（ｆ）と（ｍ）参照）。その後に、第１図
（ｇ）と（ｎ）に示すように、少なくともエミッタ電極
44の一部を露出させたマスクを用いて、Ti−Auからなる
エミッタ引出し電極45を形成する。最後に、図で示して
ないが、周知の方法でコレクタ層２の所定部分を露出さ
せAuGeからなる電極を設けると、本発明のヘテロ接合バ
イポーラトランジスタが得られる。
図（ａ）〜（ｇ）は本発明の一実施例を示すヘテロ接合
バイポーラトランジスタの製造工程順序図第１図（ｈ）
〜（ｎ）は平面図である。まず、第１図（ａ）と（ｈ）
及び（ｂ）と（ｉ）に示すように、基板１上にｎ−GaAs
からなるコレクタ層２、ｐ−GaAsからなるベース層３、
ｎ−AlGaAsからなるエミッタ層４を形成した後に、SiO2
マスク５を用いて、基板１をベース層３に達するまでに
エッチングする。次に第１図（ｃ）と（ｊ）に示すよう
に、マスク５及びベース層３の一部を露出させたマスク
88を形成した後に、AuZnからなるベース層電極用金属を
0.2μｍ程度で基板全面に蒸着する。次にマスク88をリ
フトオフした後に、基板全面にホトレジスト６を塗布
し、第１図（ｄ）と（ｋ）に示すように、その平坦化を
行うことによりマスク５上の金属層55を露出する。次
に、イオンミリングによって金属層55及びマスク５を除
去した後に、AuGeからなるエミッタ電極用金属を0.2μ
ｍ程度で基板全面に蒸着し、ホトレジスト６をリフトオ
フすることによって、第１図（ｅ）と（ｌ）に示すよう
に、エミッタ電極44を形成する。更に、前記マスクを除
去した後に、基板全面に0.5μｍ程度のSiO2膜を成長
し、エミッタ電極44が露出されるまでその平坦化を行う
（第１図（ｆ）と（ｍ）参照）。その後に、第１図
（ｇ）と（ｎ）に示すように、少なくともエミッタ電極
44の一部を露出させたマスクを用いて、Ti−Auからなる
エミッタ引出し電極45を形成する。最後に、図で示して
ないが、周知の方法でコレクタ層２の所定部分を露出さ
せAuGeからなる電極を設けると、本発明のヘテロ接合バ
イポーラトランジスタが得られる。
（本発明の効果） 以上詳細に説明したように、本発明によれば、エミッ
タメサ形成用マスクを用いてベース層に達するまでに基
板をエッチングした後に、前記マスクを含む基板全面に
ベース電極用金属を蒸着するため、前記マスク上に段差
が生じない。従ってその後のエミッタ極形成用平坦化工
程が容易に行なわれるため、微細化、集積化に適応し、
かつ、量産化に向いたヘテロ接合バイポーラトランジス
タが実現できる。
タメサ形成用マスクを用いてベース層に達するまでに基
板をエッチングした後に、前記マスクを含む基板全面に
ベース電極用金属を蒸着するため、前記マスク上に段差
が生じない。従ってその後のエミッタ極形成用平坦化工
程が容易に行なわれるため、微細化、集積化に適応し、
かつ、量産化に向いたヘテロ接合バイポーラトランジス
タが実現できる。
第１図（ａ）〜（ｇ）と（ｈ）〜（ｎ）は本発明バイポ
ーラトランジスタの製造方法の一実施例を説明するため
の工程順に配置した半導体チップの断面図及び平面図
で、第２図（ａ）〜（ｆ）と（ｇ）〜（ｌ）は従来のバ
イポーラトランジスタの製造方法を説明するための工程
順に配置した半導体チップの断面図及び平面図である。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAs/GaAsエミ
ッタ層、５……SiO2マスク、6,88……ホトレジストマス
ク、７……イオン注入層、33,55……AuZn金属層、44…
…AuGe金属層、45……Ti−Au金属層、77……SiO2膜、56
……金属層55の表面、57……マスク５の表面。
ーラトランジスタの製造方法の一実施例を説明するため
の工程順に配置した半導体チップの断面図及び平面図
で、第２図（ａ）〜（ｆ）と（ｇ）〜（ｌ）は従来のバ
イポーラトランジスタの製造方法を説明するための工程
順に配置した半導体チップの断面図及び平面図である。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAs/GaAsエミ
ッタ層、５……SiO2マスク、6,88……ホトレジストマス
ク、７……イオン注入層、33,55……AuZn金属層、44…
…AuGe金属層、45……Ti−Au金属層、77……SiO2膜、56
……金属層55の表面、57……マスク５の表面。
Claims (1)
- 【請求項１】半絶縁性基板上にコレクタ層、ベース層及
びエミッタ層を形成すべき第１の半導体材料、第２の半
導体材料及び前記第２の半導体材料よりも広いバンドギ
ャップを有する第３の半導体材料を順次積層形成する工
程と、所定のパターンを有する第１のマスクを形成する
工程と、前記第１のマスクを用いて、前記半絶縁性基板
を前記ベース層に達するまで選択的にエッチングする工
程と、少なくとも、前記第１のマスク及びベース層の一
部を露出させた第２のマスクを形成する工程と、ベース
層電極用金属層を基板全面に蒸着する工程と、この第２
のマスクをリフトオフすることによって基板上のベース
層電極用金属を選択的に除去する工程と、基板全面にホ
トレジストを塗布する工程と、このホトレジストの平坦
化を行うことにより前記第１のマスク上の金属を露出す
る工程と、この金属及び第１のマスクを除去し、エミッ
タ層電極用金属を基板全面に蒸着する工程と、前記ホト
レジストを除去することによってエミッタ電極を形成す
る工程と、基板全面に所定の厚さの絶縁体層を成長する
工程と、この絶縁体層の平坦化を行うことにより前記エ
ミッタ電極を露出する工程と、その後に、少なくとも、
このエミッタ電極の一部を露出させた第３のマスクを用
いて、エミッタ層引出し電極を形成する工程とを含むこ
とを特徴とするヘテロ接合バイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26974788A JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26974788A JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116133A JPH02116133A (ja) | 1990-04-27 |
| JPH0831475B2 true JPH0831475B2 (ja) | 1996-03-27 |
Family
ID=17476592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26974788A Expired - Lifetime JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831475B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3937388B2 (ja) | 2001-08-10 | 2007-06-27 | 富士通株式会社 | 磁気センサ及び磁気ヘッド |
-
1988
- 1988-10-25 JP JP26974788A patent/JPH0831475B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02116133A (ja) | 1990-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61147571A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JPH0831475B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH02116134A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH02116135A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JPS63124465A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0360178B2 (ja) | ||
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0666323B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH11145153A (ja) | 化合物半導体トランジスタの製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 |