JPH02116133A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH02116133A JPH02116133A JP26974788A JP26974788A JPH02116133A JP H02116133 A JPH02116133 A JP H02116133A JP 26974788 A JP26974788 A JP 26974788A JP 26974788 A JP26974788 A JP 26974788A JP H02116133 A JPH02116133 A JP H02116133A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- substrate
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はへテロ接合バイポーラトランジスタの製造方法
に関する。
に関する。
（従来の技術）
近年、半導体装置の高速化、高集積化に向けて、活発な
研究開発が進められている。特に化合物半導体等のへテ
ロ接合を利用したバイポーラトランジスタ（以下、ＨＢ
Ｔと称す）は、ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため、高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法、有機金属気相成長法、イオン注入技
術等の化合物半導体及び絶縁体の薄膜多層プロセス技術
の進展に伴い、その実現が可能となった。
研究開発が進められている。特に化合物半導体等のへテ
ロ接合を利用したバイポーラトランジスタ（以下、ＨＢ
Ｔと称す）は、ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため、高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法、有機金属気相成長法、イオン注入技
術等の化合物半導体及び絶縁体の薄膜多層プロセス技術
の進展に伴い、その実現が可能となった。
ＨＢＴにおいて、その特有の潜在能力を引き出すために
、デバイス構造のセルファライン化、微細化を可能とし
た高度な製作プロセス技術の開発が重要な役割を果たす
。従来は第２図に示すＨＢＴの製造方法が用いられてい
た。従来のＨＢＴ製造方法で、は、まず、第２図（ａ）
及び（ｂ）に示すように、基板１上にｎ −ＧａＡｓか
らなるコレクタ層２、ｐ −ＧａＡｓからなるベース層
３、ｎ−ＡｌＧａＡｓからなるエミッタ層４を形成した
後に、ＳｉＯ２マスク５を用いて、基板１をベース層３
に達するまでにエツチングしていた。次に、第２図（Ｃ
）に示すように、マスク５の一部及びベース層３の一部
を露出したマスクを用いて基板１の全面にＡｕＺｎＭを
蒸着した後に、マスク５をリフトオフすることによって
ベース電極３３を形成していた。更に、第２図（ｄ）に
示すように、基板全面にホトレジスト６を塗布し、その
平坦化工程を行うことにより、金属層５５の表面５６及
びマスク５の表面５７を露出した後に、金属層５５及び
マスク５を除去することによって、第２図（ｅ）に示す
ように、エミッタ電極４４を形成していた。又、前記エ
ミッタ電極を引き出すために、第２図（０に示すように
、高抵抗イオン注入層７上にエミッタ引き出し電極４５
を設けていた。なお、第２図（ｇ）〜（１）には第２図
（ａ）〜（０に対応した平面図を示した。
、デバイス構造のセルファライン化、微細化を可能とし
た高度な製作プロセス技術の開発が重要な役割を果たす
。従来は第２図に示すＨＢＴの製造方法が用いられてい
た。従来のＨＢＴ製造方法で、は、まず、第２図（ａ）
及び（ｂ）に示すように、基板１上にｎ −ＧａＡｓか
らなるコレクタ層２、ｐ −ＧａＡｓからなるベース層
３、ｎ−ＡｌＧａＡｓからなるエミッタ層４を形成した
後に、ＳｉＯ２マスク５を用いて、基板１をベース層３
に達するまでにエツチングしていた。次に、第２図（Ｃ
）に示すように、マスク５の一部及びベース層３の一部
を露出したマスクを用いて基板１の全面にＡｕＺｎＭを
蒸着した後に、マスク５をリフトオフすることによって
ベース電極３３を形成していた。更に、第２図（ｄ）に
示すように、基板全面にホトレジスト６を塗布し、その
平坦化工程を行うことにより、金属層５５の表面５６及
びマスク５の表面５７を露出した後に、金属層５５及び
マスク５を除去することによって、第２図（ｅ）に示す
ように、エミッタ電極４４を形成していた。又、前記エ
ミッタ電極を引き出すために、第２図（０に示すように
、高抵抗イオン注入層７上にエミッタ引き出し電極４５
を設けていた。なお、第２図（ｇ）〜（１）には第２図
（ａ）〜（０に対応した平面図を示した。
（発明が解決しようとする問題点）
ところが、このような従来のＨＢＴ製造方法において、
ベース電極とエミッタ引出し電極との短絡を避けるため
に、ＳｉＯ□マスク５の一部のみを露出しなホトレジス
トマスクを利用することによってベース電極を形成して
いる。従って、このホトレジストマスクをリフトオフし
た時に、第２図（ｅ）に示したように、ＳｉＯ２マスク
上の一部のみに金属層５５が残るため、このＳｉＯ２マ
スク上に段差が生じる。その結果、その後のホトレジス
トの平坦化工程及びエミッタ電極形成工程が困難となる
。つまり、前述の段差のために、金属層５５が露出され
た後も、ＳｉＯ□マスク５が露出されるまでに、更に、
金属層５５の厚み程度に、前記ホトレジストのエッチバ
ック、即ち、平坦化、工程を続ける必要がある。その結
果、基板上のホトレジストがかなり薄くなり、エミッタ
電極を形成する時のりフトオフがきわめて困難となる。
ベース電極とエミッタ引出し電極との短絡を避けるため
に、ＳｉＯ□マスク５の一部のみを露出しなホトレジス
トマスクを利用することによってベース電極を形成して
いる。従って、このホトレジストマスクをリフトオフし
た時に、第２図（ｅ）に示したように、ＳｉＯ２マスク
上の一部のみに金属層５５が残るため、このＳｉＯ２マ
スク上に段差が生じる。その結果、その後のホトレジス
トの平坦化工程及びエミッタ電極形成工程が困難となる
。つまり、前述の段差のために、金属層５５が露出され
た後も、ＳｉＯ□マスク５が露出されるまでに、更に、
金属層５５の厚み程度に、前記ホトレジストのエッチバ
ック、即ち、平坦化、工程を続ける必要がある。その結
果、基板上のホトレジストがかなり薄くなり、エミッタ
電極を形成する時のりフトオフがきわめて困難となる。
以上述べたことから、このような従来の製造方法は、単
体レベルのＨＢＴを実現できても、その微細化及び集積
化が不可能という欠点があった。
体レベルのＨＢＴを実現できても、その微細化及び集積
化が不可能という欠点があった。
本発明の目的は、上記の問題点を解決し、微細化、集積
化に適応したベテロ接合バイポーラトランジスタの製造
方法を提供することにある。
化に適応したベテロ接合バイポーラトランジスタの製造
方法を提供することにある。
（問題点を、解決するための手段）
本発明のへテロ接合バイポーラトランジスタの製造方法
は、半絶縁性基板上にコレクタ層、ベース層及びエミッ
タ層を形成すべき第１の半導体材料、第２の半導体材料
及び前記第２の半導体材料よりも広いバンドギャップを
有する第３の半導体材料を順次積層形成する工程と、所
定のパターンを有する第１のマスクを形成する工程と、
前記第１のマスクを用いて、前記半絶縁性基板を前記ベ
ース層に達するまで選択的にエツチングする工程と、少
なくとも、前記第１のマスク及びベース層の一部を露出
させた第２のマスクを形成する工程と、ベース層電極用
金属層を基板全面に蒸着する工程と、この第２のマスク
をリフトオフすることによって基板上のベース層電極用
金属を選択的に除去する工程と、基板全面にホトレジス
トを塗布する工程と、このホトレジストの平坦化を行う
ことにより前記第１のマスク上の金属を露出する工程と
、この金属及び第１のマスクを除去し、エミッタ層電極
用金属を基板全面に蒸着する工程と、前記ホトレジスト
を除去することによってエミッタ電極を形成する工程と
、基板全面に所定の厚さの絶縁体層を成長する工程と、
この絶縁体層の平坦化を行うことにより前記エミッタ電
極を露出する工程と、その後に、少なくとも、このエミ
ッタ電極の一部を露出させた第３のマスクを用いて、エ
ミッタ層引出し電極を形成する工程とを含む構成を有し
ている。
は、半絶縁性基板上にコレクタ層、ベース層及びエミッ
タ層を形成すべき第１の半導体材料、第２の半導体材料
及び前記第２の半導体材料よりも広いバンドギャップを
有する第３の半導体材料を順次積層形成する工程と、所
定のパターンを有する第１のマスクを形成する工程と、
前記第１のマスクを用いて、前記半絶縁性基板を前記ベ
ース層に達するまで選択的にエツチングする工程と、少
なくとも、前記第１のマスク及びベース層の一部を露出
させた第２のマスクを形成する工程と、ベース層電極用
金属層を基板全面に蒸着する工程と、この第２のマスク
をリフトオフすることによって基板上のベース層電極用
金属を選択的に除去する工程と、基板全面にホトレジス
トを塗布する工程と、このホトレジストの平坦化を行う
ことにより前記第１のマスク上の金属を露出する工程と
、この金属及び第１のマスクを除去し、エミッタ層電極
用金属を基板全面に蒸着する工程と、前記ホトレジスト
を除去することによってエミッタ電極を形成する工程と
、基板全面に所定の厚さの絶縁体層を成長する工程と、
この絶縁体層の平坦化を行うことにより前記エミッタ電
極を露出する工程と、その後に、少なくとも、このエミ
ッタ電極の一部を露出させた第３のマスクを用いて、エ
ミッタ層引出し電極を形成する工程とを含む構成を有し
ている。
（作用）
本発明によれば、エミッタメサ形成用マスクを用いてベ
ース層に達するまで基板をエツチングした後に、前記マ
スクを含む領域にベース電極用金属を蒸着するため、前
記マスク上に段差が生じない。従って、その後のエミッ
タ電極形成用平坦化工程が容易に行なうことが出来る。
ース層に達するまで基板をエツチングした後に、前記マ
スクを含む領域にベース電極用金属を蒸着するため、前
記マスク上に段差が生じない。従って、その後のエミッ
タ電極形成用平坦化工程が容易に行なうことが出来る。
また、ベース電極とエミッタ引出し電極間に絶縁体層が
設けられているため、前記画電極の短絡の心配がない。
設けられているため、前記画電極の短絡の心配がない。
（実施例）
以下に図面を参照して本発明の詳細な説明する。第１図
（ａ）〜（ｇ）は本発明の一実施例を示すヘテロ接合バ
イポーラトランジスタの製造工程順序図第１図（ｈ）〜
（ｎ）は平面図である。まず、第１図（ａ）と（ｈ）及
び（ｂ）と（ｉ）に示すように、基板１上にｎ −Ｇａ
Ａｓからなるコレクタ層２、ｐ −ＧａＡｓからなるベ
ース層３、ｎ −ＡｌＧａＡｓからなるエミッタ層４を
形成した後に、ＳｉＯ□マスク５を用いて、基板ｌをベ
ース層３に達するまでにエツチングする。次に第１図（
ｅ）とり）に示すように、マスク５及びベース層３の一
部を露出させたマスク８８を形成した後に、ＡｕＺｎか
らなるベース層電極用金属を０．２ｐｍ程度で基板全面
に蒸着する。次にマスク８８をリフトオフした後に、基
板全面にホトレジスト６を塗布し、第１図（ｄ）と（ｋ
）に示すように、その平坦化を行うことによりマスク５
上の金属層５５を露出する。次に、イオンミリングによ
って金属層５５及びマスク５を除去した後に、ＡｕＧｅ
からなるエミッタ電極用金属を０．２ｐｍ程度で基板全
面に蒸着し、ホトレジスト６をリフトオフすることによ
って、第１図（ｅ）と（１）に示すように、エミッタ電
極４４を形成する。更に、前記マスクを除去した後に、
基板全面に０．５μｍ程度のＳｉＯ□膜を成長し、エミ
ッタ電極４４が露出されるまでその平坦化を行う（第１
図（Ｏと（ｍ）参照）。その後に、第１図（ｇ）と（ｎ
）に示すように、少なくともエミッタ電極４４の一部を
露出させたマスクを用いて、Ｔｉ−Ａｕからなるエミッ
タ引出し電極４５を形成する。最後に、図で示してない
が、周知の方法でコレクタ層２の所定部分を露出させＡ
ｕＧｅからなる電極を設けると、本発明のへテロ接合バ
イポーラトランジスタが得られる。
（ａ）〜（ｇ）は本発明の一実施例を示すヘテロ接合バ
イポーラトランジスタの製造工程順序図第１図（ｈ）〜
（ｎ）は平面図である。まず、第１図（ａ）と（ｈ）及
び（ｂ）と（ｉ）に示すように、基板１上にｎ −Ｇａ
Ａｓからなるコレクタ層２、ｐ −ＧａＡｓからなるベ
ース層３、ｎ −ＡｌＧａＡｓからなるエミッタ層４を
形成した後に、ＳｉＯ□マスク５を用いて、基板ｌをベ
ース層３に達するまでにエツチングする。次に第１図（
ｅ）とり）に示すように、マスク５及びベース層３の一
部を露出させたマスク８８を形成した後に、ＡｕＺｎか
らなるベース層電極用金属を０．２ｐｍ程度で基板全面
に蒸着する。次にマスク８８をリフトオフした後に、基
板全面にホトレジスト６を塗布し、第１図（ｄ）と（ｋ
）に示すように、その平坦化を行うことによりマスク５
上の金属層５５を露出する。次に、イオンミリングによ
って金属層５５及びマスク５を除去した後に、ＡｕＧｅ
からなるエミッタ電極用金属を０．２ｐｍ程度で基板全
面に蒸着し、ホトレジスト６をリフトオフすることによ
って、第１図（ｅ）と（１）に示すように、エミッタ電
極４４を形成する。更に、前記マスクを除去した後に、
基板全面に０．５μｍ程度のＳｉＯ□膜を成長し、エミ
ッタ電極４４が露出されるまでその平坦化を行う（第１
図（Ｏと（ｍ）参照）。その後に、第１図（ｇ）と（ｎ
）に示すように、少なくともエミッタ電極４４の一部を
露出させたマスクを用いて、Ｔｉ−Ａｕからなるエミッ
タ引出し電極４５を形成する。最後に、図で示してない
が、周知の方法でコレクタ層２の所定部分を露出させＡ
ｕＧｅからなる電極を設けると、本発明のへテロ接合バ
イポーラトランジスタが得られる。
（本発明の効果）
以上詳細に説明したように、本発明によれば、エミッタ
メサ形成用マスクを用いてベース層に達するまでに基板
をエツチングした後に、前記マスクを含む基板全面にベ
ース電極用金属を蒸着するため、前記マスク上に段差が
生じない。従ってその後のエミッタ電極形成用平坦化工
程が容易に行なわれるため、微細化、集積化に適応し、
かつ、量産化に向いたヘテロ接合バイポーラトランジス
タが実現できる。
メサ形成用マスクを用いてベース層に達するまでに基板
をエツチングした後に、前記マスクを含む基板全面にベ
ース電極用金属を蒸着するため、前記マスク上に段差が
生じない。従ってその後のエミッタ電極形成用平坦化工
程が容易に行なわれるため、微細化、集積化に適応し、
かつ、量産化に向いたヘテロ接合バイポーラトランジス
タが実現できる。
第１図（ａ）〜（ｇ）と（ｈ）〜（ｎ）は本発明バイポ
ーラトランジスタの製造方法の一実施例を説明するため
の工程順に配置した半導体チップの断面図及び平面図で
、第２図（ａ）〜（０と（ｇ）〜（１）は従来のバイポ
ーラトランジスタの製造方法を説明するための工程順に
配置した半導体チップの断面図及び平面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ −ＧａＡ
ｓコレクタ層、３−ｐ −ＧａＡｓベース層、４−ｎ
−ＡＩＧａＡｓ／ＧａＡｓエミッタ層、５・・・ＳｉＯ
２マスク、６，８８・・・ホトレジストマスク、７．・
・イオン注入層、３３．５５・・・ＡｕＺｎ金属層、４
４−ＡｕＧｅ金属層、４５・Ｔｉ−Ａｕ金属層、７７・
・・ＳｉＯ２膜、５６・・・金属層５５の表面、５７・
・・マスク５の表面。
ーラトランジスタの製造方法の一実施例を説明するため
の工程順に配置した半導体チップの断面図及び平面図で
、第２図（ａ）〜（０と（ｇ）〜（１）は従来のバイポ
ーラトランジスタの製造方法を説明するための工程順に
配置した半導体チップの断面図及び平面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ −ＧａＡ
ｓコレクタ層、３−ｐ −ＧａＡｓベース層、４−ｎ
−ＡＩＧａＡｓ／ＧａＡｓエミッタ層、５・・・ＳｉＯ
２マスク、６，８８・・・ホトレジストマスク、７．・
・イオン注入層、３３．５５・・・ＡｕＺｎ金属層、４
４−ＡｕＧｅ金属層、４５・Ｔｉ−Ａｕ金属層、７７・
・・ＳｉＯ２膜、５６・・・金属層５５の表面、５７・
・・マスク５の表面。
Claims (1)
- 半絶縁性基板上にコレクタ層、ベース層及びエミッタ層
を形成すべき第１の半導体材料、第２の半導体材料及び
前記第２の半導体材料よりも広いバンドギャップを有す
る第３の半導体材料を順次積層形成する工程と、所定の
パターンを有する第１のマスクを形成する工程と、前記
第１のマスクを用いて、前記半絶縁性基板を前記ベース
層に達するまで選択的にエッチングする工程と、少なく
とも、前記第１のマスク及びベース層の一部を露出させ
た第２のマスクを形成する工程と、ベース層電極用金属
層を基板全面に蒸着する工程と、この第２のマスクをリ
フトオフすることによって基板上のベース層電極用金属
を選択的に除去する工程と、基板全面にホトレジストを
塗布する工程と、このホトレジストの平坦化を行うこと
により前記第１のマスク上の金属を露出する工程と、こ
の金属及び第１のマスクを除去し、エミッタ層電極用金
属を基板全面に蒸着する工程と、前記ホトレジストを除
去することによってエミッタ電極を形成する工程と、基
板全面に所定の厚さの絶縁体層を成長する工程と、この
絶縁体層の平坦化を行うことにより前記エミッタ電極を
露出する工程と、その後に、少なくとも、このエミッタ
電極の一部を露出させた第３のマスクを用いて、エミッ
タ層引出し電極を形成する工程とを含むことを特徴とす
るヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26974788A JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26974788A JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116133A true JPH02116133A (ja) | 1990-04-27 |
| JPH0831475B2 JPH0831475B2 (ja) | 1996-03-27 |
Family
ID=17476592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26974788A Expired - Lifetime JPH0831475B2 (ja) | 1988-10-25 | 1988-10-25 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831475B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801413B2 (en) | 2001-08-10 | 2004-10-05 | Fujitsu Limited | Magnetic sensor, magnetic head and magnetic recording apparatus |
-
1988
- 1988-10-25 JP JP26974788A patent/JPH0831475B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801413B2 (en) | 2001-08-10 | 2004-10-05 | Fujitsu Limited | Magnetic sensor, magnetic head and magnetic recording apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831475B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH02116133A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPH02116135A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH02116134A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP2606664B2 (ja) | メサ型バイポーラトランジスタの製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPH0666323B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6353971A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0620074B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0569297B2 (ja) | ||
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0828372B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01107570A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |