KR19990048599A - 이종접합 바이폴라 트랜지스터의 개선된 구조 및제조 방법 - Google Patents

이종접합 바이폴라 트랜지스터의 개선된 구조 및제조 방법 Download PDF

Info

Publication number
KR19990048599A
KR19990048599A KR1019970067341A KR19970067341A KR19990048599A KR 19990048599 A KR19990048599 A KR 19990048599A KR 1019970067341 A KR1019970067341 A KR 1019970067341A KR 19970067341 A KR19970067341 A KR 19970067341A KR 19990048599 A KR19990048599 A KR 19990048599A
Authority
KR
South Korea
Prior art keywords
layer
bipolar transistor
heterojunction bipolar
emitter
collector
Prior art date
Application number
KR1019970067341A
Other languages
English (en)
Other versions
KR100298126B1 (ko
Inventor
김범만
인병욱
김지영
Original Assignee
정명식
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정명식, 학교법인 포항공과대학교 filed Critical 정명식
Priority to KR1019970067341A priority Critical patent/KR100298126B1/ko
Publication of KR19990048599A publication Critical patent/KR19990048599A/ko
Application granted granted Critical
Publication of KR100298126B1 publication Critical patent/KR100298126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 이종접합 바이폴라 트랜지스터에 관한 것으로서, 반절연성 반도체 기판(10)의 상부에 형성된 콜렉터 접촉층(20); 상기 콜렉터 접촉층(20)의 중앙 상부에 순차적으로 형성된 콜렉터층(30) 및 베이스층(40); 상기 콜렉터층(30) 및 베이스층(40)이 형성되지 않은 상기 콜렉터 접촉층(20)의 외곽 상부에 상기 콜렉터층(30) 및 베이스층(40)과 소정 간격 이격되어 형성된 콜렉터 전극(100); 상기 베이스층(40)의 중앙 상부에 형성된 공핍 보호층(80); 상기 공핍 보호층(80)의 중앙 상부에 상기 공핍 보호층(80)과 동일한 물질로 형성된 에미터층(50); 상기 에미터층(50)의 상부에 형성된 에미터 접촉층(60); 상기 에미터 접촉층(60)의 상부에 상기 에미터 접촉층(60)보다 넓은 범위로 형성된 에미터 전극(70); 상기 에미터 전극(70), 에미터 접촉층(60), 에미터층(50)과 소정 간격 이격된 상기 베이스층(40) 및 공핍 보호층(80)의 상측 일부에 형성된 베이스 전극(90)으로 이루어진 이종접합 바이폴라 트랜지스터의 구조 및 제조 방법을 제공하여, 베이스 전극(90)과 공핍 보호층(80) 겹치는 부분(t2)의 하단에 형성된 베이스층(40)이 온도 안정용 저항으로 작용하고, 베이스 전극(90) 하부에 형성된 공핍 보호층(80, t2 구간)이 우회 축전기로 작용하도록 형성하므로써, 추가 공정 및 면적 증대 없이도 온도에 대한 안정성과 고주파에서의 우수한 효율, 이득, 출력 특성을 얻을 수 있다.

Description

이종접합 바이폴라 트랜지스터의 개선된 구조 및 제조 방법
본 발명은 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor : 이하, HBT라 칭함)에 관한 것으로서, 더욱 상세하게는 온도 안정용 베이스 저항 및 우회 축전기를 보다 효율적으로 형성한 이종접합 바이폴라 트랜지스터의 개선된 구조 및 그 제조 방법에 관한 것이다.
주지하다시피, HBT는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)와는 달리 에미터(Emitter) 영역에 베이스(Base) 영역보다 에너지 대역 갭(Energy Band Gap)이 큰 반도체 물질을 사용하여, 베이스 영역에서 에미터 영역으로 소수 캐리어(Minority Carrier)가 주입되는 것을 억제하므로써, 전류 이득을 크게 향상시킨 소자이다.
또한, 베이스 영역에서 에미터 영역으로 소수 캐리어가 주입되는 것을 억제하므로써, 베이스 영역의 캐리어 농도(Carrier Density)를 증가시키고, 에미터 영역의 캐리어 농도를 감소시킬 수 있어, 어얼리 전압(Early Voltage), 전류 이득 차단 주파수, 최대 발진 주파수를 향상시킬 수 있는 효과가 있다.
HBT는 상술한 장점들에 의해 고속 동작, 고출력, 저잡음 등 우수한 전기적 특성을 지니므로써, 때문에 디지탈과 아날로그 및 초고주파 응용 그리고 광전 집적회로의 전류 구동 소자 등으로 광범위하게 활용되고 있다.
한편, 종래의 HBT는 반도체 물질을 실리콘(Silicon, Si) 대신 GaAs를 주로 사용하는바, GaAs는 Si보다 열전도도가 나쁘고, 온도 증가에 따라 전류 이득이 감소하는 문제점이 있다.
이와 같은 GaAs의 문제점에 의하여, 고출력 HBT의 경우 소모전력을 높이면 콜렉터 전류가 급격히 감소하는 현상이 발생하게 된다. 즉, 최대 출력이 항복 전압에 의해 전기적으로 제한을 받는 것이 아니라 열적으로 제한을 받게되는 것이다.
따라서, 상술한 문제점을 해결하기 위한 종래 기술에서는, 에미터 또는 베이스에 온도 안정용 저항 (Ballast Resistor)을 형성한 HBT 구조가 제안되어졌다.
이와 같은 에미터 또는 베이스에 온도 안정용 저항을 사용한 구조는, 소자의 전력 소모에 따른 열이 발생하면 전류가 증가하게 되고, 전류의 증가에 따라 온도 안정용 저항에 걸리는 전압도 상승하므로, 실제로 에미터와 베이스 접합에 걸리는 전압이 감소되어 전류의 증가를 막는다.
그러나, 베이스 또는 에미터 온도 안정용 저항을 쓰는 경우 베이스 또는 에미터 저항을 증가시키므로 고주파 특성을 떨어뜨리기 때문에 이 문제를 해결하기 위해 따로 우회 축전기(Bypass Capacitor)를 제작해야하는 번거로움과 이 우회 축전기가 차지하는 면적으로 인해 소자의 면적이 커진다는 부담을 안고 있다.
본 발명은 상술한 문제점을 고려하여 안출한 것으로서, 본 발명의 목적은, 베이스 영역을 온도 안정용 저항으로 사용하고, 공핍 보호층(80)을 우회 축전기로 사용할 수 있는 이종접합 바이폴라 트랜지스터의 개선된 구조와 그 제조 방법을 제공하는 데 있다.
상술한 목표를 달성하기 위한 본 발명의 일관점에서는, 이종 접합 바이폴라 트랜지스터에 있어서, 반절연성 반도체 기판(10)의 상부에 형성된 콜렉터 접촉층(20); 상기 콜렉터 접촉층(20)의 중앙 상부에 순차적으로 형성된 콜렉터층(30) 및 베이스층(40); 상기 콜렉터층(30) 및 베이스층(40)이 형성되지 않은 상기 콜렉터 접촉층(20)의 외곽 상부에 상기 콜렉터층(30) 및 베이스층(40)과 소정 간격 이격되어 형성된 콜렉터 전극(100); 상기 베이스층(40)의 중앙 상부에 형성된 공핍 보호층(80); 상기 공핍 보호층(80)의 중앙 상부에 상기 공핍 보호층(80)과 동일한 물질로 형성된 에미터층(50); 상기 에미터층(50)의 상부에 형성된 에미터 접촉층(60); 상기 에미터 접촉층(80)의 상부에 상기 에미터 접촉층(80)보다 넓은 범위로 형성된 에미터 전극(70); 상기 에미터 전극(70), 에미터 접촉층(60), 에미터층(50)과 소정 간격 이격된 상기 베이스층(40) 및 공핍 보호층(80)의 상측 일부에 형성된 베이스 전극(90)으로 이루어진 이종접합 바이폴라 트랜지스터의 구조를 제공한다.
한편, 상술한 목적을 달성하기 위한 본 발명의 다른 관점에서는, 이종접합 바이폴라 트랜지스터를 제조하는 방법에 있어서, 절연성 반도체 기판(10)의 상부에 소정 두께의 콜렉터 접촉층(20), 콜렉터층(30), 베이스층(40), 에미터층(50), 에미터 접촉층(60)을 순차적으로 형성하는 제 1 공정; 상기 에미터 접촉층(60)의 상부에 소정 형상의 에미터 전극(70)을 형성하는 제 2 공정; 상기 에미터 접촉층(60)의 외곽 일부 및 상기 에미터층(50)의 외곽 상표면을 식각하여 상기 에미터 접촉층(60) 및 상기 에미터층(50)을 소정 형상으로 패터닝하는 제 3 공정; 상기 제 3 공정에서 식각된 상기 에미터층(50)의 외곽 상표면 일부를 식각하여 공핍 보호층(80)을 형성하는 제 4 공정; 상기 베이스층(40) 및 상기 공핍 보호층(80)의 상측 일부에 소정 형상의 베이스 전극(90)을 형성하는 제 5 공정; 상기 베이스층(40) 및 상기 콜렉터층(30)의 외곽 일부를 식각하여 소정 형상으로 패터닝하는 제 6 공정; 상기 제 6 공정에 의하여 노출된 상기 콜렉터 접촉층(20)의 상부에 상기 콜렉터층(30) 및 상기 베이스층(40)과 소정 간격만큼 이격된 콜렉터 전극(100)을 형성하는 제 7 공정을 포함하여 이루어지는 이종접합 바이폴라 트랜지스터의 제조 방법을 제공한다.
도 1은 본 발명에 따라 개선된 구조를 갖는 이종접합 바이폴라 트랜지스터의 평면을 도시한 평면도,
도 2는 본 발명에 따른 이종 접합 바이폴라 트랜지스터를 도 1의 A-A' 선으로 자른 후, 화살표 방향에서 바라본 단면을 도시한 단면도,
도 3은 본 발명에 따른 이종 접합 바이폴라 트랜지스터를 도 1의 A-A' 선으로 자른 후, 우상방향에서 바라본 사시도,
도 4는 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조 공정을 순차적으로 도시한 제조 공정도.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 20 : 콜렉터 접촉층
30 : 콜렉터층 40 : 베이스층
50 : 에미터층 60 : 에미터 접촉층
70 : 에미터 전극 80 : 공핍 보호층
90 : 베이스 전극 100 : 콜렉터 전극
본 발명의 장점 및 기타 다른 장점과 목적은 첨부된 도 1 내지 도 3을 참조한 하기의 설명에 의해 더욱 명확해질 것이다.
도 1은 본 발명에 따라 개선된 구조를 갖는 이종접합 바이폴라 트랜지스터의 평면을 도시한 단면도이고, 도 2는 본 발명에 따른 이종 접합 바이폴라 트랜지스터를 도 1의 A-A' 선으로 자른 후, 화살표 방향에서 바라본 단면을 도시한 단면도이며, 도 3은 본 발명에 따른 이종 접합 바이폴라 트랜지스터를 도 1의 A-A' 선으로 자른 후, 우상방향에서 바라본 사시도이다. 또한, 도 4는 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조 공정을 순차적으로 도시한 제조 공정도로서, 상술한 첨부도면에서는 본 발명에 대한 이해를 돕기위해 실제 두께를 고려하지 않고 도시하지만, 그 두께에 대한 설명은 하기의 본 발명에 대한 설명에서 상세히 기재하기로 한다.
이하, 본 발명에 대한 이해를 돕기 위하여, 도 1 내지 도 3을 참조하여 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구조를 설명한후, 도 4를 참조하여 본 발명에 따른 개선된 구조를 갖는 이종접합 바이폴라 트랜지스터의 제조 방법을 설명하기로 한다.
한편, 하기에 기술한 본 발명에 대한 설명에서는, 갈륨아르세나이드(AlGaAs/GaAs) 이종접합 바이폴라 트랜지스터를 예로 들어 설명하는바, 당 분야에 종사하는 자라면 InGaP/GaAs 이종접합 바이폴라 트랜지스터, AlGaAs/InGaAs 이종접합 바이폴라 트랜지스터, InP/InGaAs 이종접합 바이폴라 트랜지스터, InAlAs/InGaAs 이종접합 바이폴라 트랜지스터 등과 같은 다른 이종접합 바이폴라 트랜지스터에서도 본 발명에 따른 이종접합 바이폴라 트랜지스터의 개선된 구조 및 제조 방법의해 동일한 효과를 얻을 수 있음을 알 수 있을 것이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일실시예에 따른 AlGaAs/GaAs 이종접합 바이폴라 트랜지스터의 구조에 대해 설명하면 다음과 같다.
먼저, 콜렉터 접촉층(20)은 반절연성 GaAs 기판(10)의 상부에 강하게 도핑된 N+GaAs층으로 형성된다. 이때, 콜렉터 접촉층(20)을 강하게 도핑된 N+GaAs층으로 형성하는 이유는 콜렉터 전극(100)과 오믹 콘택(Ohmic Contact)을 이루기 위해서 이다. 또한, 본 발명의 바람직한 실시예에 따른 콜렉터 접촉층(20)은 2,000∼8,000Å의 두께 범위 내에서 형성되는 것이 바람직하며, 더욱 바람직하게는 약 6,000Å 정도의 두께로 형성하는 것이 바람직할 것이다.
콜렉터 접촉층(20)의 상부에는, 그 중앙에 소정 넓이 범위의 콜렉터층(30)이 형성되고, 콜렉터층(30)과 소정 간격(t3) 이격된 둘레에는 콜렉터 전극(100)이 형성된다.
이때, 콜렉터 전극(100)은 전기 전도성이 양호한 도전성 물질로 형성될 것이고, 콜렉터층(30)은 실리콘 등의 N형 불순물을 도핑한 GaAs로 형성되며, 콜렉터층(30)의 두께는 2,000∼3,0000Å의 두께 범위 내에서 형성되는 것이 바람직할 것이다.
콜렉터층(30)의 상부에는, 강하게 도핑된 P+형의 GaAs층으로 베이스층(40)이 형성되며, 그 넓이 범위는 콜렉터층(30)과 동일하고, 그 두께는 500∼1,400Å의 두께 범위로 형성되는 것이 바람직할 것이다. 이때, P형 불순물로는 탄소(Carbon) 이나 베릴륨(Beryllium) 등을 사용하는 것이 바람직할 것이며, P형 불순물로 강하게 도핑하는 이유는 베이스 저항을 감소시키기 위해서이다.
베이스층(40)의 중앙 상부에는 공핍 보호층(80)과 에미터층(50)은 동일 공정에 의해 동일 물질로 한꺼번에 형성되며, 그 형상은 이후 수행되는 식각 공정에 의해 달라지게된다. 이때, 공핍 보호층(80)과 에미터층(50)은 N형의 AlGaAs층으로 형성되며, 공핍 보호층(80)은 100∼300Å, 에미터층(50)은 200∼2,000Å의 두께 범위로 형성되는 것이 바람직할 것이다. 또한, 공핍 보호층(80)을 100∼300Å의 두께 범위로 형성하는 이유는, 약하게 도핑된 에미터층(50)과 강하게 도핑된 베이스층(40)간의 접합에서 형성되는 전하의 공핍 현상을 이용하여, 에미터 전극(70)과 베이스 전극(90) 사이(t1 범위)의 베이스층 표면에서 전하가 재결합되는 것을 방지하기 위해서는 공핍 보호층(80) 내의 전하가 완전히 공핍되어야하기 때문이다. 여기에서, 공핍 보호층(80) 내의 전하가 완전히 공핍되지 않으면, 공핍 보호층(80)이 에미터 전극(70) 과 베이스 전극(90) 사이의 축전기로 작용하여, 전류 이득 차단 주파수 및 최대 발진 주파수를 떨어드린다.
상기 에미터층(50)의 상부에는 강하게 도핑된 N+형의 GaAs 또는 InGaAs층으로 에미터 접촉층(60)이 형성되며, 그 넓이 범위는 에미터층(50)과 동일하게 형성되며, 그 두께는 200∼2,000Å의 두께 범위로 형성되는 것이 바람직할 것이다. 이때, 에미터 접촉층(60)을 강하게 도핑된 N+형의 GaAs 또는 InGaAs층으로 형성하는 이유는 에미터 전극(70)과의 오믹 콘택을 이루기 위해서이고, 도핑하기 위한 N형 불순물로는 실리콘등이 사용될 것이다.
상기 에미터 접촉층(60)의 상부에는 도전성 금속으로 이루어진 에미터 전극(70)이 형성되는 바, 에미터 전극(70)의 넓이 범위는 에미터층(50) 및 에미터 접촉층(60)의 넓이보다 사방으로 소정 간격(t1)만큼 더 넓게 형성된다.
한편, 베이스층(40) 및 공핍 보호층(80)의 상측 일부에 베이스 전극(90)이 형성되되, 베이스 전극(90)은 에미터층(50) 및 에미터 접촉층(60)과 소정 간격(t1) 이격되어 형성되는바, 그 이격 간격은 에미터 전극(70)과 에미터 접촉층(60)과의 둘레 차이(t1)만큼이 될 것이다. 이때, 베이스 전극(90)은 베이스층(40)에서부터 공핍 보호층(80)에 걸쳐 넓게 형성되기 때문에 직류 전류에 대한 베이스 저항이 증가하여 온도 안정용 저항의 역할을 수행한다. 또한, 공핍 보호층(80) 중에서 베이스 전극(90) 하부에 위치한 부분은 우회 축전기 역할을 수행하여 고주파 전류의 흐름을 가능하게 한다.
이하, 본 발명에 따라 상술한 바와 같은 개선된 구조를 갖는 이종접합 바이폴라 트랜지스터의 제조 방법에 대해, 본 발명에 첨부된 도 4의 제조 공정도를 참조하여 상세히 설명하기로 한다.
먼저, 반절연성 GaAs 기판(10)의 상부에 유기 금속 화학 기상 증착법이나 분자선 결정 성장법 등에 의해 콜렉터 접촉층(20), 콜렉터층(30), 베이스층(40), 에미터층(50), 에미터 접촉층(60)을 순차적으로 형성한다. 이때, 에미터층(50)은 후술하는 식각 공정에 의해, 공핍 보호층(80)을 포함하는 소정 형상을 이루게 될 것이다.
즉, 반절연성 GaAs 기판(10)의 상부에 실리콘 등의 N형 불순물을 5×1017∼5×1019cm-3정도의 범위, 보다 바람직하게는 5×1018cm-3정도로 강하게 도핑된 N+GaAs 단결정층을 약 2,000∼8,000Å의 두께 범위, 보다 바람직하게는 약 6,000Å 정도의 두께로 적층하여 콜렉터 접촉층(20)을 형성한다. 이때, 콜렉터 접촉층(20)을 강하게 도핑된 N+GaAs층으로 형성하는 이유는 콜렉터 전극(100)과 오믹 콘택(Ohmic Contact)을 이루기 위해서이다. (도 4a)
이후, 콜렉터 접촉층(20)의 상부에 실리콘 등의 N형 불순물을 1×1015∼5×1018cm-3정도로 도핑한 GaAs 단결정층을 2,000∼3,0000Å의 두께 범위로 적층하여 콜렉터층(30)을 형성한다. (도 4b)
이후, 콜렉터층(30)의 상부에 베이스 저항을 감소시키기 위하여 탄소(Carbon)이나 베릴륨(Beryllium) 등의 P형 불순물을 1×1019∼1×1020cm-3정도로 강하게 도핑한 P+형 GaAs 층을 500∼1,400Å의 두께 범위로 적층하여 베이스층(40)을 형성한다. (도 4c)
이후, 베이스층(40)의 상부에 실리콘 등의 N형 불순물을 1×1017∼1×1018cm-3정도로 도핑한 AlGaAs 층을 소정 두께 범위로 적층하여 형성하되, 이후의 공정에 의해 형성될 공핍 보호층(80)의 두께 범위(100∼300Å)와 에미터층(50)의 두께 범위(200∼2000Å)를 고려하여 대략 1000Å 정도의 두께로 형성하는 것이 바람직할 것이다. 이때, Al의 몰분율은 약 0.2∼0.4 정도로 한다.(도 4d)
이후, 에미터층(50)의 상부에 실리콘 등의 N형 불순물을 5×1017∼5×1019cm-3정도로 강하게 도핑된 N+형 GaAs 또는 인듐갈륨아르세나이드(InGaAs) 등을 200∼2,000Å의 두께 범위, 보다 바람직하게는 약 400Å의 두께로 적층하여 에미터 접촉층(60)을 형성한다.(도 4e)
상술한 바와 같이, 반절연성 GaAs 기판(10)의 상부에 콜렉터 접촉층(20), 콜렉터층(30), 베이스층(40), 에미터층(50), 에미터 접촉층(60)을 순차적으로 형성한후, 최상부에 형성된 에미터 접촉층(60)의 상부에 도전성 금속으로 이루어진 에미터 전극(70)을 형성한다. 이때, 본 발명에 따른 바람직한 실시예에서는, 공정을 간소화하고 식각 공정에 의한 크기 변화를 방지하기 위하여 에미터 전극(70)을 리프트 오프(Lift-Off) 공정 등으로 형성함이 바람직할 것이다.(도 4f)
이후, 인산계열, 염산계열 또는 황산계열의 식각 용액에 의한 식각 작용에 의하여, 에미터층(50)이 노출될 때까지 에미터 접촉층(60)의 일부를 제거하여 소정 형상으로 패터닝하되, 에미터 전극(70)의 하부에 언더컷(Undercut)을 형성하여 에미터 접촉층(60)을 에미터 전극(70)보다 좁은 넓이 범위로 형성한다.(도 4g)
이후, 인산 계열, 염산계열 또는 황산 계열의 식각 용액에 의한 식각 작용에 의하여, 에미터 점촉층(60)의 패턴 모양을 따라 에미터층(50)을 패터닝하되, 공핍 보호층(80)을 형성하기 위해 100∼300Å 두께를 남겨둔다.(도 4h)
이후, 에미터 전극(70) 및 그 하부에 소정 모양으로 형성된 에미터 접촉 영역(60)과 에미터층(50) 및 공핍 보호층(80)을 형성하기 위한 에미터층(50)의 일부에 실리콘나이트라이드(Si3N4) 또는 SiO2등의 전기절연층을 이용한 사이드월(Sidewall, 도시 생략된)을 형성하거나, 포토 레지스트(Photo Resist)를 이용한 식각 보호막(도시 생략된)을 형성한후, 나머지 에미터층(50)을 식각 공정에 의해 제거하므로써, 공핍 보호층(80)을 소정 모양으로 형성한다.(도 4i)
이후, 에미터층(50)의 식각 공정에 의해 노출된 베이스층(40) 및 공핍 보호층(80)의 상측 일부에 셀프 얼라인(Self-align) 공정으로 베이스 전극(90)을 형성한다. 이때, 베이스 전극을 베이스층(40)에서 공핍 보호층(80)에 걸쳐 길게 형성하므로써, 직류 전류에 대한 베이스 저항을 증가시켜 온도 안정용 저항으로 사용하며, 베이스 전극(90) 하부에 형성된 공핍 보호층(80, t2 구간)은 우회 축전기로 사용하여 고주파가 흐를 수 있도록 한다.(도 4j)
이후, 에미터 전극(70), 에미터 접촉층(60), 에미터층(50), 공핍 보호층(80), 베이스 전극(90)의 상부와 베이스층(40)의 상측 일부에 포토 레지스트 등의 식각 보호막(도시 생략된)을 형성한 후, 식각 보호막이 형성되지 않은 나머지 부분의 베이스층(40) 및 콜렉터층(30)을 식각 공정에 의해 제거하므로써, 콜렉터 전극(100)이 형성될 콜렉터 접촉층(20)의 외곽 일부를 노출시킨다.(도 4k)
이후, 노출된 콜렉터 접촉층(20)의 상부에 리프트 오프 공정 등을 통해서, 콜렉터층(30) 및 베이스층(40)과 소정 구간(t3) 이격시켜 형성한다.(도 4l)
따라서, 본 발명에 따른 이종접합 바이폴라 트랜지스터는 베이스 전극(90)과 공핍보호층(80)이 겹치는 부분의 하단에 형성된 베이스층(40)이 온도 안정용 저항으로 작용하고, 베이스 전극(90) 하부에 형성된 공핍 보호층(80, t2 구간)이 우회 축전기로 작용하므로, 추가 공정 및 면적 증대 없이도 온도에 대한 안정성과 고주파에서의 우수한 효율, 이득, 출력 특성을 얻을 수 있다.

Claims (35)

  1. 이종 접합 바이폴라 트랜지스터에 있어서,
    반절연성 반도체 기판(10)의 상부에 형성된 콜렉터 접촉층(20);
    상기 콜렉터 접촉층(20)의 중앙 상부에 순차적으로 형성된 콜렉터층(30) 및 베이스층(40);
    상기 콜렉터층(30) 및 베이스층(40)이 형성되지 않은 상기 콜렉터 접촉층(20)의 외곽 상부에 상기 콜렉터층(30) 및 베이스층(40)과 소정 간격 이격되어 형성된 콜렉터 전극(100);
    상기 베이스층(40)의 중앙 상부에 형성된 공핍 보호층(80);
    상기 공핍 보호층(80)의 중앙 상부에 상기 공핍 보호층(80)과 동일한 물질로 형성된 에미터층(50);
    상기 에미터층(50)의 상부에 형성된 에미터 접촉층(60);
    상기 에미터 접촉층(80)의 상부에 상기 에미터 접촉층(80)보다 넓은 범위로 형성된 에미터 전극(70);
    상기 에미터 전극(70), 에미터 접촉층(60), 에미터층(50)과 소정 간격 이격된 상기 베이스층(40) 및 공핍 보호층(80)의 상측 일부에 형성된 베이스 전극(90)으로 이루어진 이종접합 바이폴라 트랜지스터의 구조.
  2. 제 1 항에 있어서, 상기 이종접합 바이폴라 트랜지스터는 AlGaAs/GaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  3. 제 1 항에 있어서, 상기 이종접합 바이폴라 트랜지스터는 InGaP/GaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  4. 제 1 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 AlGaAs/InGaAs 이종 접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  5. 제 1 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 InP/InGaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  6. 제 1 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 InAlAs/InGaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  7. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 콜렉터 접촉층(20)은 5,000∼7,000Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  8. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 콜렉터층(30)은 3,000∼10,000Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  9. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 베이스층(40)은 500∼1,400Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  10. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 공핍 보호층(80)은 100∼300Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  11. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 공핍 보호층(80)을 제외한 에미터층(50)은 200∼2000Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  12. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 에미터 접촉층(60)은 200∼2,000Å의 두께 범위로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  13. 제 1 항 내지 6 항중 어느 한 항에 있어서, 상기 에미터 전극(70), 베이스 전극(90), 콜렉터 전극(100)은 도전성 금속으로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  14. 이종접합 바이폴라 트랜지스터를 제조하는 방법에 있어서,
    절연성 반도체 기판(10)의 상부에 소정 두께의 콜렉터 접촉층(20), 콜렉터층(30), 베이스층(40), 에미터층(50), 에미터 접촉층(60)을 순차적으로 형성하는 제 1 공정;
    상기 에미터 접촉층(60)의 상부에 소정 형상의 에미터 전극(70)을 형성하는 제 2 공정;
    상기 에미터 접촉층(60)의 외곽 일부 및 상기 에미터층(50)의 외곽 상표면을 식각하여 상기 에미터 접촉층(60) 및 상기 에미터층(50)을 소정 형상으로 패터닝하는 제 3 공정;
    상기 제 3 공정에서 식각된 상기 에미터층(50)의 외곽 상표면 일부를 식각하여 공핍 보호층(80)을 형성하는 제 4 공정;
    상기 베이스층(40) 및 상기 공핍 보호층(80)의 상측 일부에 소정 형상의 베이스 전극(90)을 형성하는 제 5 공정;
    상기 베이스층(40) 및 상기 콜렉터층(30)의 외곽 일부를 식각하여 소정 형상으로 패터닝하는 제 6 공정;
    상기 제 6 공정에 의하여 노출된 상기 콜렉터 접촉층(20)의 상부에 상기 콜렉터층(30) 및 상기 베이스층(40)과 소정 간격만큼 이격된 콜렉터 전극(100)을 형성하는 제 7 공정을 포함하여 이루어지는 이종접합 바이폴라 트랜지스터의 제조 방법.
  15. 제 14 항에 있어서, 상기 이종접합 바이폴라 트랜지스터는 AlGaAs/GaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  16. 제 14 항에 있어서, 상기 이종접합 바이폴라 트랜지스터는 InGaP/GaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  17. 제 14 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 AlGaAs/InGaAs 이종 접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  18. 제 14 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 InP/InGaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 구조.
  19. 제 14 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 InAlAs/InGaAs 이종접합 바이폴라 트랜지스터인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  20. 제 14 내지 19항 중 어느 한 항에 있어서, 상기 제 1 공정은, 유기금속 화학 기상 증착법(Metal-organic Chemical Vapor Deposition)에 의하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  21. 제 14 내지 19항 중 어느 한 항에 있어서, 상기 제 1 공정은, 분자선 결정 성장법(Molecular Beam Epitaxy)에 의하여 이루어지는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  22. 제 14 내지 19항 중 어느 한 항에 있어서, 상기 에미터 전극(70), 베이스 전극(90), 콜렉터 전극(100)은 리프트 오프(Lift-OFF) 공정으로 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  23. 제 14 내지 19항 중 어느 한 항에 있어서, 상기 베이스 전극(90)의 소정 형상은 상기 에미터 전극(70)을 마스크로한 셀프-얼라인 방법에 의하여 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  24. 제 14 항 내지 19 항중 어느 한 항에 있어서, 상기 콜렉터 접촉층(10), 콜렉터층(20), 공핍 보호층(80), 에미터층(50), 에미터 접촉층(60)은 제 1 도전형 불순물이 도핑된 물질로 형성하고, 상기 베이스층(40)은 제 2 도전형 불순물이 도핑된 물질로 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  25. 제 24 항에 있어서, 상기 제 1 도전형 불순물은 N형 불순물인 실리콘(Si)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  26. 제 25 항에 있어서, 상기 제 2 도전형 불순물은 P형 불순물인 탄소(C)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  27. 제 25 항에 있어서, 상기 제 2 도전형 불순물은 P형 불순물인 베릴륨(Be)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  28. 제 24 항에 있어서, 상기 제 2 도전형 불순물은 N형 불순물인 실리콘(Si)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  29. 제 28 항에 있어서, 상기 제 1 도전형 불순물은 P형 불순물인 탄소(C)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  30. 제 28 항에 있어서, 상기 제 1 도전형 불순물은 P형 불순물인 베릴륨(Be)인 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조 방법.
  31. 제 24 항에 있어서, 상기 콜렉터 접촉층(20)을 형성하는 물질의 불순물 도핑은 5×1017∼5×1019cm-3의 범위내에서 수행하는 것을 특징으로 하는 이종 접합 바이폴라 트랜지스터의 제조 방법.
  32. 제 24항에 있어서,, 상기 콜렉터 접촉층(20)을 형성하는 물질의 불순물 도핑은 5×1017∼5×1019cm-3의 범위내에서 수행하는 것을 특징으로 하는 이종 접합 바이폴라 트랜지스터의 제조 방법.
  33. 제 24 항에 있어서, 상기 베이스층(40)을 형성하는 물질의 불순물 도핑은 1×1019∼1×1020cm-3의 범위내에서 수행하는 것을 특징으로 하는 이종 접합 바이폴라 트랜지스터의 제조 방법.
  34. 제 24 항에 있어서, 상기 공핍 보호층(80) 및 에미터층(50)을 형성하는 물질의 불순물 도핑은 1×1015∼1×1018cm-3의 범위내에서 수행하는 것을 특징으로 하는 이종 접합 바이폴라 트랜지스터의 제조 방법.
  35. 제 24 항에 있어서, 상기 에미터 접촉층(60)을 형성하는 물질의 불순물 도핑은 5×1017∼5×1019cm-3의 범위내에서 수행하는 것을 특징으로 하는 이종 접합 바이폴라 트랜지스터의 제조 방법.
KR1019970067341A 1997-12-10 1997-12-10 이종접합바이폴라트랜지스터의개선된구조및제조방법 KR100298126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067341A KR100298126B1 (ko) 1997-12-10 1997-12-10 이종접합바이폴라트랜지스터의개선된구조및제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067341A KR100298126B1 (ko) 1997-12-10 1997-12-10 이종접합바이폴라트랜지스터의개선된구조및제조방법

Publications (2)

Publication Number Publication Date
KR19990048599A true KR19990048599A (ko) 1999-07-05
KR100298126B1 KR100298126B1 (ko) 2001-08-07

Family

ID=37528311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067341A KR100298126B1 (ko) 1997-12-10 1997-12-10 이종접합바이폴라트랜지스터의개선된구조및제조방법

Country Status (1)

Country Link
KR (1) KR100298126B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440253B1 (ko) * 2002-05-31 2004-07-15 한국전자통신연구원 광수신기 및 그 제조 방법
KR100687758B1 (ko) * 2005-12-08 2007-02-27 한국전자통신연구원 이종 접합 바이폴라 트랜지스터 및 그 제조방법
KR100847848B1 (ko) * 2007-02-26 2008-07-23 삼성전기주식회사 이종접합 바이폴라 트랜지스터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440253B1 (ko) * 2002-05-31 2004-07-15 한국전자통신연구원 광수신기 및 그 제조 방법
KR100687758B1 (ko) * 2005-12-08 2007-02-27 한국전자통신연구원 이종 접합 바이폴라 트랜지스터 및 그 제조방법
KR100847848B1 (ko) * 2007-02-26 2008-07-23 삼성전기주식회사 이종접합 바이폴라 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR100298126B1 (ko) 2001-08-07

Similar Documents

Publication Publication Date Title
US6673687B1 (en) Method for fabrication of a heterojunction bipolar transistor
US5331186A (en) Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter
US5247192A (en) Heterojunction bipolar transistor
EP0177246B1 (en) Heterojunction bipolar transistor and method of manufacturing the same
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
US6147371A (en) Bipolar transistor and manufacturing method for same
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US20010048120A1 (en) Heterojunction bipolar transistor composed of emitter layer which includes orderly structured layer and disorderly structured layer
KR100298126B1 (ko) 이종접합바이폴라트랜지스터의개선된구조및제조방법
EP0197424B1 (en) Process of fabricating a heterojunction bipolar transistor
JPH05136159A (ja) ヘテロ接合型バイポーラトランジスタ及びその製造方法
KR20020031722A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법
JP3189878B2 (ja) バイポーラトランジスタ
US6657279B1 (en) PNP lateral bipolar electronic device and corresponding manufacturing process
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JP2003303827A (ja) 半導体装置及びその製造方法
JPH09246281A (ja) ヘテロ接合バイポーラトランジスタ
JP4075514B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
KR100319738B1 (ko) 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법
JP2805864B2 (ja) ダブルヘテロ接合バイポーラトランジスタ
KR950001149B1 (ko) 이종접합 바이폴라 트랜지스터의 제조방법
EP0387010A2 (en) Hetero-junction bipolar transistor
Loga et al. Fabrication and characterization of circular geometry InP/InGaAs double heterojunction bipolar transistors
EP1134809A2 (en) Ultra high speed heterojunction bipolar transistor having a cantilivered base
KR20020041660A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee